JPH07115045A - 半導体装置の製造方法及びその製造装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体基板のアライメントマーク上のレジス
ト塗布むらを解消することにより、位置合わせ精度を向
上させる。 【構成】 アライメントマーク１１を有する半導体基板
１３上にレジスト１２を塗布した後、アライメントマー
ク１１上に対称形状を持つレジスト形状制御板１７を押
し当て、アライメントマーク上及び近傍のレジスト膜を
対称形状に成形する工程を設けることにより、レジスト
の粘性に起因するアライメントマーク上のレジスト塗布
むらを解消し、アライメントマークの位置情報が正確に
検出される。 【効果】 半導体集積回路のパターン形成において下層
パターンと上層パターンの位置合わせ精度が向上し、半
導体集積回路の特性と歩留まりを向上させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法及
び製造装置に関し、とくにレジストの塗布された半導体
基板のアライメントマークの読み取り精度を向上するた
めのレジスト成形方法及びその製造装置に関する。

【０００２】

【従来の技術】半導体集積回路の高集積化、微細化に伴
い、半導体集積回路のパターン形成において下層パター
ンと上層パターンの位置合わせ精度の高精度化が必要と
なり、その精度が特性と歩留まりに大きく寄与する。

【０００３】半導体集積回路のパターン形成はレジスト
塗布、露光、現像という手順であるため、露光時の位置
合わせはアライメントマークをレジストを介して検出す
る方法で行われる。しかしながら、アライメントマーク
の段差によってレジストの塗布むらが発生し、レジスト
膜厚の不均一によりアライメントマークの位置を誤検出
してしまう。位置を誤認識したままレジストは露光され
るので、レジストの塗布むらに起因する位置検出誤差が
直接パターンの重ね合わせ精度に影響を及ぼす。また基
板の表面が荒れているときはレジスト塗布むらのために
アライメントマークが全く検出されない場合もある。

【０００４】上記した従来の半導体装置の製造方法の一
例について図３を用いて説明する。あらかじめ表面にア
ライメントマーク３１を形成した基板３３上に、スピン
コート法によりレジスト３２を塗布する。図３（ａ）の
ようにアライメントマーク３１を中心に左右対称にレジ
ストが塗布された場合、アライメントマークの真の中心
位置３４とアライメントマーク検出信号３６の中心位置
３５とが一致し、レジスト塗布むらに起因するパターン
の重ね合わせずれは生じない。しかし、レジスト自身が
粘性を有するため、図３（ｂ）のようにアライメントマ
ーク段差部の左右でレジスト塗布むらを生じる場合、位
置検出信号はアライメントマーク中心をΔｘだけ誤検出
し、レジストを露光したとき形成されたパターンとアラ
イメントマークとの間にΔｘの重ね合わせずれが起こ
る。

【０００５】上記の合わせずれを解決するため、従来は
同様のプロセスを経た基板を先行露光し、重ね合わせず
れ量をΔｘを測定し、−Δｘを補正して露光することに
より対応してきた。しかしプロセス中の熱的要因による
基板の伸縮や反りによりレジスト塗布むらの基板間のば
らつきがあるため十分に補正することは不可能である。

【０００６】また、プロセスでのアライメントマークく
ずれやレジスト塗布むらの影響を受けない裏面アライメ
ント法も考えられているが、従来のプロセスでは裏面が
傷つき易いため適用が困難である。

【０００７】

【発明が解決しようとする課題】上記のような半導体装
置の製造方法では、レジスト自身が粘性を有するため回
転による遠心力によって段差部の左右で膜厚が不均一と
なる塗布むらが発生し、重ね合わせ精度を低下させると
いう問題点を有していた。

【０００８】本発明は上記問題点に鑑み、レジストの塗
布むらを解消することによる高精度な位置合わせ方法を
有する半導体装置の製造方法及び製造装置の提供を目的
とするものである。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、アライメントマ
ークを有する半導体基板上にレジストを塗布する工程
と、前記レジストを塗布した基板のアライメントマーク
部分のみにレジストと接触する面がほぼ対称形状を持つ
板を押し当て、アライメントマーク上及び近傍のレジス
トをほぼ対称形状に成形する工程と、前記対称形状に成
形されたレジストを介して基板上のアライメントマーク
を検出する工程と、前記検出したアライメントマークの
位置情報を利用してレジストを露光する工程とを備えた
ものである。

【００１０】望ましくは、前記半導体装置の製造方法
が、前記半導体基板のアライメントマーク上に押し当て
る板のレジストと接触する面が平坦で、前記半導体基板
面に対し平行であることを条件として備えたものであ
る。

【００１１】さらに、上記問題点を解決するために本発
明の半導体装置の製造装置は、レジストが塗布されたア
ライメントマークを有する半導体基板を固定するステー
ジ部と、少なくとも１つの面が対称形状をしているレジ
スト形状制御板と、前記レジスト形状制御板の対称形状
の面を前記アライメントマーク上に押し当ててアライメ
ントマーク上及び近傍のレジストを対称形状に成形する
レジスト形状制御板駆動部と、前記対称形状に成形され
たレジストを介してアライメントマークの位置を検出す
る検出部とを備えたものである。

【００１２】

【作用】本発明によれば、表面にアライメントマークを
有する基板上にレジスト溶液を塗布した後、アライメン
トマーク上に対称形状を持つ板を押し当ててアライメン
トマーク上のレジスト膜を対称形状に形成するため、正
確にアライメントマークの位置を検出することが可能と
なり、レジスト塗布むらによる誤差成分が解消され、重
ね合わせ精度を向上させることが可能となる。

【００１３】

【実施例】以下、本発明の一実施例の半導体装置の製造
方法について、図面を参照しながら説明する。

【００１４】図１は本発明の半導体装置の製造方法を説
明するための工程断面図である。半導体基板１３上には
２０ｍｍ角のチップが２１チップパターン形成され、各
チップともチップの４角にアライメントマーク１１を有
する。アライメントマーク１１は、位置検出方向と垂直
な辺を有する長方形の凹形構造とし、段差は０．５μ
ｍ、アライメントマーク本数は７本とする。ただし、図
面では簡単のため１本のアライメントマークについて説
明する。

【００１５】前記基板上に、スピンコート法によりレジ
スト１２を１．２μｍ厚に塗布する。スピンコート法は
高速、高精度にレジストを塗布する有効な方法である
が、遠心力により塗布を行うため、粘性を持つレジスト
はアライメントマークの段差部分でむらを生じる。従っ
て、塗布したレジスト膜１２の形状は、図１（ａ）のよ
うにアライメントマーク１１付近で非対称となる。この
状態で位置検出を行うと、レジスト塗布むらの影響によ
り検出信号は真のアライメントマーク中心位置１４とΔ
ｘ離れたところでピークとなり、Δｘの位置検出ずれを
発生する。

【００１６】次に基板上のアライメントマーク１１を検
出し、アライメントマーク１１上にレジスト１２との接
触面が平坦なレジスト形状制御板１７を図１（ｂ）のよ
うに押し当て、アライメントマーク１１上及び近傍のレ
ジスト膜１２をほぼ対称形状に成形する。成形するアラ
イメントマーク１１は予め選択され、基板１３を固定し
た位置決めステージが決められたアライメントマーク１
１に合わせてステップアンドリピートを繰り返し、順次
レジスト１２を成形していく。

【００１７】レジスト形状制御板１７によりアライメン
トマーク１１上のレジスト１２は図１（ｃ）のように成
形される。このとき回折光強度法によりアライメントマ
ーク１１の位置を検出すると、検出信号強度は真のアラ
イメントマーク中心位置１４と同じ位置で最大になり、
正確に位置検出が行われている。

【００１８】レジストを対称形状に成形した場合と成形
しない場合とで基板をそれぞれ１０枚ずつ露光、現像
し、重ね合わせ精度を測定した結果を（表１）に示す。
レジストを対称形状に成形することにより、レジスト塗
布むらの影響であると考えられる重ね合わせ誤差の平均
値ｘ_ave.は小さくなり、レジスト塗布むらのばらつきか
ら発生する重ね合わせ誤差のばらつきも減少する。

【００１９】

【表１】

【００２０】次に、本発明の一実施例の半導体装置の製
造装置について、図面を参照しながら説明する。

【００２１】図２に本発明の半導体装置の製造装置の概
略図を示す。最初にキャリアローダーに設置された、レ
ジストを塗布したアライメントマークを有する半導体基
板２５をステージ２６上に搬送する。基板２５はステー
ジ２６上に真空吸着で固定される。

【００２２】次にアライメントマーク検出部２４によ
り、アライメントマーク位置を検出し、検出したアライ
メントマーク位置近傍までレジスト形状制御板２８を移
動する。アライメントマーク検出部２９によりアライメ
ントマークとレジスト形状制御板２８の相対位置を認識
し、アライメントマーク上にレジスト形状制御板２８が
位置決めされるようにステージ２６を移動する。

【００２３】次にレジスト形状制御板２８をアライメン
トマーク上に押し当てる。圧力センサ２１０によりアラ
イメントマーク上のレジストとレジスト形状制御板２８
の接触を検知し、レジスト形状制御板２８の押し込み量
を検出する。所定の押し込み量までレジスト形状制御板
２８を押し込んだ後、レジスト形状制御板２８をレジス
ト膜から離し、所定の位置に戻す。レジストの成形は終
了する。

【００２４】アライメントマーク上のレジストを複数点
成形するときは、成形する全ての点の位置を明らかにし
ておき、ステージ２６をステップ状に移動することによ
り、一度に複数点を成形する。

【００２５】成形した後、アライメントマーク検出部２
４により各アライメントマークの位置情報を取得し、そ
の位置情報に基づいて露光を行う。

【００２６】

【発明の効果】以上のように、本発明はアライメントマ
ークを有する半導体基板上にレジスト溶液を塗布した
後、アライメントマーク上に対称形状を持つ板を押し当
て、アライメントマーク上のレジスト膜形状を対称形状
に成形する工程を設けることにより、アライメントマー
クの位置を正確に検出することが可能となり、高精度の
重ね合わせ精度を容易に達成することが可能となる。従
って、本発明を用いることによって半導体集積回路のパ
ターン形成において下層パターンと上層パターンの位置
合わせ精度を向上させ、半導体集積回路の特性と歩留ま
りを向上させることができ、超高密度集積回路の製造に
大いに寄与することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の工程を説明す
る半導体基板のアライメントマーク近傍の断面図

【図２】本発明の製造装置の構成配置図

【図３】従来の技術を説明する半導体基板のアライメン
トマーク近傍の断面図

【符号の説明】

１１ アライメントマーク １２ レジスト １３ 基板 １４ アライメントマーク中心位置 １７ レジスト形状制御板 ２４ アライメントマーク検出部 ２５ 基板 ２６ ステージ ２８ レジスト形状制御板 ２９ アライメントマーク検出部 ２１０ 圧力センサ ２１１ レジスト形状制御板駆動部

Claims (4)

【特許請求の範囲】
1. 【請求項１】アライメントマークを有する半導体基板上
   にレジストを塗布する工程と、前記レジストを塗布した
   基板のアライメントマーク部分にレジストと接触する面
   が対称形状を持つ板を押し当てアライメントマーク上及
   び近傍のレジストをほぼ対称形状に成形する工程と、前
   記対称形状に成形されたレジストを介して基板上のアラ
   イメントマークを検出する工程と、前記検出したアライ
   メントマークの位置情報を利用してレジストを露光する
   工程とを備えたことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】前記半導体基板のアライメントマーク上に
   押し当てる板のレジストと接触する面が平坦であること
   を特徴とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】レジストが塗布されたアライメントマーク
   を有する半導体基板を固定するステージ部と、少なくと
   も１つの面が対称形状をしているレジスト形状制御板
   と、前記レジスト形状制御板の対称形状の面を前記アラ
   イメントマーク上に押し当てて、アライメントマーク上
   及び近傍のレジストを対称形状に成形するレジスト形状
   制御板駆動部と、前記対称形状に成形されたレジストを
   介してアライメントマークの位置を検出する検出部とを
   備えたことを特徴とする半導体装置の製造装置。
4. 【請求項４】前記レジスト形状制御板の少なくとも１つ
   の面が平坦であることを特徴とする請求項３記載の半導
   体装置の製造装置。