JPH011232A - パタ−ン重ね合わせ精度測定方法 - Google Patents
パタ−ン重ね合わせ精度測定方法Info
- Publication number
- JPH011232A JPH011232A JP62-157295A JP15729587A JPH011232A JP H011232 A JPH011232 A JP H011232A JP 15729587 A JP15729587 A JP 15729587A JP H011232 A JPH011232 A JP H011232A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- overlay accuracy
- measurement method
- pattern overlay
- accuracy measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000691 measurement method Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造において各工程間のパタ
ーン重ね合わせ精度を測定する方法蕃こ関するものであ
る。
ーン重ね合わせ精度を測定する方法蕃こ関するものであ
る。
半導体装置の製造に当って、各工程間のパターンの重ね
合わせ精度の測定方法蟲こついては従来より種々の方法
が考案され、また、実際に適用されている。例えば、バ
ーニア法がある。この方法は2つの工程の各々番こピン
チの異なるパターンを入れておき、どの部分が重なって
いるかを調べることによって、工程間蕃ことのぐらいズ
レがあるかがわかる。しかし、この方法では検査に時間
がかかり、また、精度的にも期待できない。更に、工程
間の重ね合わせを行6ために以前の工程で形成された専
用パターン(以ドアライメントマータと称す)を自動的
に検出する方法か一般的である。第2図はこのマーク検
出を利用して、2つの工程間の位置合わせズレを測定す
る方法を説明するための断面図である。第1の工程で半
導体基板【1)の表面1こ形成された第1のアライメン
トマーク(2)の上を含めて全上面に第2の工程で加工
されるべき被加工部材層(3)を形成し、その上に感光
性高分子材料(レジスト)の膜(4)を形成し、このレ
ジスト膜(4)Iこ第2の工程用の第2のアライメント
マーク(5)が形成される。
合わせ精度の測定方法蟲こついては従来より種々の方法
が考案され、また、実際に適用されている。例えば、バ
ーニア法がある。この方法は2つの工程の各々番こピン
チの異なるパターンを入れておき、どの部分が重なって
いるかを調べることによって、工程間蕃ことのぐらいズ
レがあるかがわかる。しかし、この方法では検査に時間
がかかり、また、精度的にも期待できない。更に、工程
間の重ね合わせを行6ために以前の工程で形成された専
用パターン(以ドアライメントマータと称す)を自動的
に検出する方法か一般的である。第2図はこのマーク検
出を利用して、2つの工程間の位置合わせズレを測定す
る方法を説明するための断面図である。第1の工程で半
導体基板【1)の表面1こ形成された第1のアライメン
トマーク(2)の上を含めて全上面に第2の工程で加工
されるべき被加工部材層(3)を形成し、その上に感光
性高分子材料(レジスト)の膜(4)を形成し、このレ
ジスト膜(4)Iこ第2の工程用の第2のアライメント
マーク(5)が形成される。
この第2のアライメントマーク(5)は最上面番こある
ので、その位置検出は当然精度よくできる。それに対し
て、第1の工程で形成された第1のアライメントマーク
(2]はその段差故に、マーク(2)の上層の被加工部
材層(3)とレジスト膜(4)とからなる被覆層がマー
ク(2)の周辺で非対称番こなり、その位置検出には見
掛は上の誤差を伴いやすい。
ので、その位置検出は当然精度よくできる。それに対し
て、第1の工程で形成された第1のアライメントマーク
(2]はその段差故に、マーク(2)の上層の被加工部
材層(3)とレジスト膜(4)とからなる被覆層がマー
ク(2)の周辺で非対称番こなり、その位置検出には見
掛は上の誤差を伴いやすい。
従来のアライメントマーク位置を検出して重ね合わせ精
度を求める方法では、以前の(第1の)工程で形成した
アライメントマークの位置検出時に誤差を生じやすいと
いろ問題点があった。
度を求める方法では、以前の(第1の)工程で形成した
アライメントマークの位置検出時に誤差を生じやすいと
いろ問題点があった。
この発明は、上記の従来広の欠点を解消するため蚤こな
されたもので、第1の工程で形成された第1のアライメ
ントマークを誤差な(検出し、第1の工程での第2のア
ライメントマークとの関係位置をn度よ(測定できる方
法を提供することを目的とする。
されたもので、第1の工程で形成された第1のアライメ
ントマークを誤差な(検出し、第1の工程での第2のア
ライメントマークとの関係位置をn度よ(測定できる方
法を提供することを目的とする。
この発明に係るパターン重ね合わせn1度測定方法では
、第1の工程でgtのアライメントマークを形成した後
1こ、その上部を、アライメ/ト時−〇使用する照射線
を透過させる膜でお2い、 、fi)つその膜の上部が
平坦であるよう昏こするものである。
、第1の工程でgtのアライメントマークを形成した後
1こ、その上部を、アライメ/ト時−〇使用する照射線
を透過させる膜でお2い、 、fi)つその膜の上部が
平坦であるよう昏こするものである。
この発明では、第1のアライメントマークの上部が平坦
であるX1l)ら、その上盛ことのようfヨ膜が形成さ
れようとも、その上部は平坦で、マーク検出時に従来広
のような誤差が生じない。
であるX1l)ら、その上盛ことのようfヨ膜が形成さ
れようとも、その上部は平坦で、マーク検出時に従来広
のような誤差が生じない。
第1図はこの発明の一実施状況を示す断面図で。
(2a)は半導体基板(1)1こ第1の工程で凹形蚤こ
形成されたatのアライメントマークで、 (6)はア
ライメント光を透過させる材料の薄膜で、マーク段差1
こ応じて上面が平坦番こなるように膜厚を選ぶ。(5)
は現第2の工程で形成されたレジスト膜(4)での第2
のアライメントマークである。
形成されたatのアライメントマークで、 (6)はア
ライメント光を透過させる材料の薄膜で、マーク段差1
こ応じて上面が平坦番こなるように膜厚を選ぶ。(5)
は現第2の工程で形成されたレジスト膜(4)での第2
のアライメントマークである。
第1図における@l及び第2のアライメントマーク(2
a)及びf5)を1例えばHe −Neレーザ光でスキ
ャンさせて、マーク段差部D)らの散乱光を検出するこ
とによって、2つのマーク(2i) 、 (5)の相対
位置、即ち重ね合わせズレを測定することができる。
a)及びf5)を1例えばHe −Neレーザ光でスキ
ャンさせて、マーク段差部D)らの散乱光を検出するこ
とによって、2つのマーク(2i) 、 (5)の相対
位置、即ち重ね合わせズレを測定することができる。
しかも、第1の工程で形成された第1の・7−り(2a
)の上部は平坦である刀)ら、レジスト被覆の非対称性
薔こよる見かけ上のスレ等の誤検出はすく。
)の上部は平坦である刀)ら、レジスト被覆の非対称性
薔こよる見かけ上のスレ等の誤検出はすく。
精度良い測定が可能である。
また、第1図の実施例では、レーザ光スキャンによるア
ライメントマーク検出方式を例≦ことって説明したが、
勿論他の7ライメントマ一ク=出方式についても同様の
効果が期待できる。
ライメントマーク検出方式を例≦ことって説明したが、
勿論他の7ライメントマ一ク=出方式についても同様の
効果が期待できる。
以上のように、この発明昏こよれば@lの工程で形成さ
nたアライメントマーク上部を平坦≦こするよう基こし
たので、そのマーク位置を正確纏こ検出することにより
、精度よく重ね合わせズレの測定ができる。
nたアライメントマーク上部を平坦≦こするよう基こし
たので、そのマーク位置を正確纏こ検出することにより
、精度よく重ね合わせズレの測定ができる。
第1図はこの発明の一実施例の実施状況を示す断面図、
第2図は従来のパターン重ね合わせ精度測定方法の実施
状況を示すfr面図である。 図に右いて、(1)は半導体基板、(k)は第1のアラ
イメントマーク、(4)はレジスト+ (5)は第2の
アライメントマーク、(6)は透明部材である。 なお1図中同一符号は同一、または相当部分を示す。
第2図は従来のパターン重ね合わせ精度測定方法の実施
状況を示すfr面図である。 図に右いて、(1)は半導体基板、(k)は第1のアラ
イメントマーク、(4)はレジスト+ (5)は第2の
アライメントマーク、(6)は透明部材である。 なお1図中同一符号は同一、または相当部分を示す。
Claims (2)
- (1)半導体装置の製造の第1の工程において形成され
る第1のアライメントマークの上を、重ね合わせ時に用
いる照射光を透過する透明部材からなり上面が平坦な膜
で覆い、 その後の第2の工程において、更に上層に形成される第
2のアライメントマークと上記第1のアライメントマー
クとを上記照射光で検出して、上記第1及び第2の工程
のパターンの重ね合わせ精度を測定することを特徴とす
るパターン重ね合わせ精度測定方法。 - (2)第1のアライメントマークは凹形に形成されるこ
とを特徴とする特許請求の範囲第1項記載のパターン重
ね合わせ精度測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-157295A JPH011232A (ja) | 1987-06-23 | パタ−ン重ね合わせ精度測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-157295A JPH011232A (ja) | 1987-06-23 | パタ−ン重ね合わせ精度測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS641232A JPS641232A (en) | 1989-01-05 |
JPH011232A true JPH011232A (ja) | 1989-01-05 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2754609B2 (ja) | 半導体装置の製造方法 | |
KR0170909B1 (ko) | 반도체 소자의 오버레이 검사방법 | |
US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
US4433911A (en) | Method of evaluating measure precision of patterns and photomask therefor | |
JPH1069066A (ja) | マスクおよびその検査方法ならびに露光方法 | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
JPH09166866A (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
JPS6233739B2 (ja) | ||
KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
KR950015703A (ko) | 측정 마크 패턴을 사용하는 반도체 장치의 제조방법 | |
US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
JPH011232A (ja) | パタ−ン重ね合わせ精度測定方法 | |
JPS6297327A (ja) | 重ね合わせ精度評価方法 | |
KR100263323B1 (ko) | 반도체 노광장비의 정렬 정밀도 측정방법 | |
JPH06324475A (ja) | レチクル | |
JP2975872B2 (ja) | 合わせマークの位置ずれ検査方法 | |
KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
JPH0238287Y2 (ja) | ||
KR19980021308A (ko) | 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법 | |
KR100375290B1 (ko) | 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치 | |
KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
JPH0355865A (ja) | 半導体装置の製造方法 | |
JPS6111461B2 (ja) | ||
KR20000042843A (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
JPH06273131A (ja) | フォトマスクパターンの評価方法及びその装置 |