KR20000042843A - 반도체 소자의 오버레이 측정패턴 형성방법 - Google Patents
반도체 소자의 오버레이 측정패턴 형성방법 Download PDFInfo
- Publication number
- KR20000042843A KR20000042843A KR1019980059135A KR19980059135A KR20000042843A KR 20000042843 A KR20000042843 A KR 20000042843A KR 1019980059135 A KR1019980059135 A KR 1019980059135A KR 19980059135 A KR19980059135 A KR 19980059135A KR 20000042843 A KR20000042843 A KR 20000042843A
- Authority
- KR
- South Korea
- Prior art keywords
- inner box
- box
- pattern
- semiconductor device
- overlay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 미세패턴 및 두꺼운 마스크 패턴을 이용한 반도체 소자를 제조하는데 있어서, 정확한 오버레이 측정이 가능한 반도체 소자의 오버레이 측정패턴 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 오버레이 측정패턴 형성방법은 다이와 다이 사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하는 단계; 반도체 기판의 스크라이브 라인 상에 전공정에서 내부박스를 형성하는 단계; 및, 내부박스가 형성된 기판 상에 현공정에서 외부박스를 형성하는 단계를 포함하는 것을 특징으로 한다. 또한, 내부박스는 볼록형 또는 오목형으로 형성한다.
Description
본 발명은 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것으로, 특히 오버레이 정확도(overlay accuracy)를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것이다.
오버레이 정확도란 디바이스의 프로세스 스텝의 진행시 전(前)스텝 및 현(現)스텝간의 정렬상태를 나타내는 지수로서 마스크 제작시 발생하는 에러와 디바이스의 프로세스 및 시스템 에러에 의해 영향을 받는다. 이러한 오버레이 정확도를 측정하기 위하여, 다이(die) 사이를 분할하는 스크라이브 라인(scribe line) 내에 오버레이 측정패턴을 형성한다. 일반적으로 오버레이 측정패턴은 전스텝에서 형성된 외부박스(outer box)와 현스텝에서 형성된 내부박스(inner box)로 이루어진다. 여기서, 외부박스는 하부층 패턴으로 이루어지고, 내부박스는 하부층 패턴을 패터닝하기 위하여 사용되는 마스크, 예컨대 감광막으로 이루어진다.
그러나, 상기한 바와 같은 종래의 오버레이 측정패턴은, 고에너지 이온주입용 N웰 및 P웰용 마스크와 같이 감광막의 두께가 3㎛ 이상인 경우나 미세 패턴의 경우에는 감광막에 의해 형성되는 내부박스의 경사도(solpe)가 증가하여, 오버레이 측정장비가 내부박스의 신호를 정확하게 검출하지 못하고 에러를 유발할 뿐만 아니라 정확한 데이터를 얻는데 어려움이 발생한다. 특히, 내부박스의 어스펙트비(aspect ration)가 매우 큰 경우에는 리프팅(lifting)이 유발된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 미세패턴 및 두꺼운 마스크 패턴을 이용한 반도체 소자를 제조하는데 있어서, 정확한 오버레이 측정이 가능한 반도체 소자의 오버레이 측정패턴 형성방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 평면도이다. 또
도 2a 및 도 2b는 내부박스가 볼록형인 경우, 도 1a 및 도 1b의 A-A' 및B-B'의 단면도.
도 3a 및 도 3b는 내부박스가 오목형인 경우, 도 1a 및 도 1b의 A-A' 및 B-B'의 단면도.
도 4a 및 도 4b는 볼록 및 오목형의 내부박스를 덮도록 내부박스 상에 외부박스를 형성한 경우를 나타낸 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 반도체 기판 11 : 내부박스
12 : 외부박스
상기 목적을 달성하기 위한 반도체 소자의 오버레이 측정패턴 형성방법은 다이와 다이 사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하는 단계; 반도체 기판의 스크라이브 라인 상에 전공정에서 내부박스를 형성하는 단계; 및, 내부박스가 형성된 기판 상에 현공정에서 외부박스를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 내부박스는 볼록형 또는 오목형으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 평면도이다. 또한, 도 2a 및 도 2b는 내부박스가 볼록형인 경우 도 1a 및 도 1b의 A-A' 및 B-B'의 단면도이고, 도 3a 및 도 3b는 내부박스가 오목형인 경우의 단면도이다.
도 1a, 도 2a, 및 도 3a에 도시된 바와 같이, 반도체 기판(10)의 스크라이브라인 상에 내부박스(11)를 형성한다. 예컨대, N웰 또는 P웰 마스크의 경우는 소자분리막과 오버레이를 측정하게 되는데, 이때 내부박스(11)는 소자분리막의 형성시 형성한다.
그런 다음, 내부박스(11)가 형성된 기판(10) 상에 감광막을 도포하고 노광 및 현상하여, 도 1b, 도 2b, 및 도 3b에 도시된 바와 같이, 내부박스(11)와 소정의 등간격으로 이격된 외부박스(12)를 형성한다.
한편, 도 4a 및 도 4b는 볼록 및 오목형의 내부박스(11)를 덮도록 내부박스(11) 상에 외부박스(12)를 형성한 경우를 나타낸다.
상기한 바와 같이, 오버레이 측정패턴을 형성한 후, 오버레이 측정장비를 이용하여 패턴의 신호를 검출하여, 오버레이 정확도를 측정한다.
상기한 바와 같이, 오버레이 측정패턴을 4가지의 형태로 형성할 수 있다. 또한, 오버레이 측정장비가 신호는 내부 및 외부박스의 최상부 사이의 거리가 가까울수록 포커싱(focusing)이 용이하기 때문에, 내부박스를 오목형보다는 볼록형으로 형성하는 것이 바람직하다. 한편, 도 4a 및 도 4b와 같이, 내부박스를 덮는 경우에는 내부박스의 선명도가 우수하지 못하므로, 사용하기에 바람직하지 못하다.
또한, 본 발명을 적용하는데 있어서, 종래에는 전공정에서 형성된 외부박스가 움직이지만, 본 발명에서는 내부박스가 움직이므로, 보정 부호를 반대로 입력하여야 한다.
상기한 본 발명에서는 종래와는 달리 현공정에서 형성되는 박스가 외부박스가 되고, 전공정에서 형성된 박스가 내부박스가 되므로, 미세 패턴 또는 포토레지스트막이 두꺼운 경우, 현공정에서의 외부박스의 경사도가 감소된다. 이에 따라, 패턴의 리프팅이 방지되고, 결국 오버레이 정확도가 증가함으로써, 결국 소자의 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (3)
- 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하는 단계;상기 반도체 기판의 스크라이브 라인 상에 전공정에서 내부박스를 형성하는 단계; 및,상기 내부박스가 형성된 기판 상에 현공정에서 외부박스를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
- 제 1 항에 있어서, 상기 내부박스는 볼록형으로 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
- 제 1 항에 있어서, 상기 내부박스는 오목형으로 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059135A KR20000042843A (ko) | 1998-12-28 | 1998-12-28 | 반도체 소자의 오버레이 측정패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059135A KR20000042843A (ko) | 1998-12-28 | 1998-12-28 | 반도체 소자의 오버레이 측정패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000042843A true KR20000042843A (ko) | 2000-07-15 |
Family
ID=19566096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059135A KR20000042843A (ko) | 1998-12-28 | 1998-12-28 | 반도체 소자의 오버레이 측정패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000042843A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801060B1 (ko) * | 2006-08-03 | 2008-02-04 | 삼성전자주식회사 | 오버레이 마크 및 이의 형성 방법 |
-
1998
- 1998-12-28 KR KR1019980059135A patent/KR20000042843A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801060B1 (ko) * | 2006-08-03 | 2008-02-04 | 삼성전자주식회사 | 오버레이 마크 및 이의 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| US5128283A (en) | Method of forming mask alignment marks | |
| US4433911A (en) | Method of evaluating measure precision of patterns and photomask therefor | |
| JPH09148243A (ja) | 半導体素子のオーバレイ検査方法 | |
| KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| US5665495A (en) | Method for fabricating a semiconductor with a photomask | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| US20050156335A1 (en) | Marks and method for multi-layer alignment | |
| KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
| KR20000042843A (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| US20030203288A1 (en) | Overlay measuring pattern, photomask, and overlay measuring method and apparatus | |
| KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
| KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
| KR100675877B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성 방법 | |
| KR20020046286A (ko) | 반도체 장치의 오버레이 측정 방법 | |
| KR100498578B1 (ko) | 반도체 장치의 오버레이 마크 | |
| JP2587614B2 (ja) | 半導体装置 | |
| US6730528B1 (en) | Mask set for measuring an overlapping error and method of measuring an overlapping error using the same | |
| JPH02273914A (ja) | フォトリソグラフィにおけるマスク合わせ方法 | |
| KR100352836B1 (ko) | 반도체 소자의 중첩 정밀도 측정 마크 | |
| JPS588132B2 (ja) | 集積回路製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |