JPH07114363B2 - Ａｆｃ検波回路 - Google Patents
Ａｆｃ検波回路Info
- Publication number
- JPH07114363B2 JPH07114363B2 JP60215515A JP21551585A JPH07114363B2 JP H07114363 B2 JPH07114363 B2 JP H07114363B2 JP 60215515 A JP60215515 A JP 60215515A JP 21551585 A JP21551585 A JP 21551585A JP H07114363 B2 JPH07114363 B2 JP H07114363B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、家庭用ビデオテープレコーダ（以下、VTR
という）の色同期回路におけるAFC検波回路に関する。
という）の色同期回路におけるAFC検波回路に関する。
VTRにおいては、たとえば、8mmVTRの記録時には、バー
スト信号にロックされた基準3.58MHz信号及び （水平周波数）の信号を合成した和周波数4.27MHzの信
号と記録色信号と合成して差周波数 へ色信号の低域変換を行って、YFM信号とAFM信号とパイ
ロット信号との重畳信号をビデオヘッドによりテープに
記録する。
スト信号にロックされた基準3.58MHz信号及び （水平周波数）の信号を合成した和周波数4.27MHzの信
号と記録色信号と合成して差周波数 へ色信号の低域変換を行って、YFM信号とAFM信号とパイ
ロット信号との重畳信号をビデオヘッドによりテープに
記録する。
また、再生時には、再生された低域変換色信号を第４図
に示すようにAFC（自動周波性制御）、APC（自動位相制
御）ループによって3.58MHzに変換して、再生Ｙ信号と
重畳して再生ビデオ信号を得る色信号再生方式がある。
に示すようにAFC（自動周波性制御）、APC（自動位相制
御）ループによって3.58MHzに変換して、再生Ｙ信号と
重畳して再生ビデオ信号を得る色信号再生方式がある。
この第４図の点線で示したAFCループ100において、記録
または再生ビデオ信号の水平同期信号ａが位相比較器１
に入力される。この位相比較器１には、1/378カウタ３
の出力も入力されるようになっている。
または再生ビデオ信号の水平同期信号ａが位相比較器１
に入力される。この位相比較器１には、1/378カウタ３
の出力も入力されるようになっている。
この1/378カウンタ３は電圧制御発振器２の出力を1/378
にカウントダウンして、Ｈ信号を出力するものであ
り、このＨ信号との位相を位相比較器１で比較して、
その偏差を電圧制御発振器２に出力する。
にカウントダウンして、Ｈ信号を出力するものであ
り、このＨ信号との位相を位相比較器１で比較して、
その偏差を電圧制御発振器２に出力する。
電圧制御発振器２を水平同期信号ａと378Ｈの中心周
波数の差がなくなるように1/378カウンタ３に出力し
て、負帰還ループを形成する。これにより、正確に水平
同期周波数の378倍の周波数を有する信号を得る。
波数の差がなくなるように1/378カウンタ３に出力し
て、負帰還ループを形成する。これにより、正確に水平
同期周波数の378倍の周波数を有する信号を得る。
この電圧制御発振器２の出力はパイロット信号発生回路
200、1/8分周器４にも送出するようになっている。
200、1/8分周器４にも送出するようになっている。
また、1/8分周器４は、電圧制御発振器２の出力を1/8に
分周して、色変換信号 や、ATF用パイロット信号の発生にも用いられている。
分周して、色変換信号 や、ATF用パイロット信号の発生にも用いられている。
さらに、1/8分周器４から出力される743KHzの信号と可
変電圧発振器６からの3.58MHzの信号とを周波数変換器
５に加えて4.27MHzに周波数変換し、周波数変換器10に
送出するようになっている。
変電圧発振器６からの3.58MHzの信号とを周波数変換器
５に加えて4.27MHzに周波数変換し、周波数変換器10に
送出するようになっている。
この周波数変換器10は周波数変換器５の出力の4.27MHz
と再生低域変換色信号ｂ（743kHz）とを入力して周波数
変換を行って、その出力を櫛形フィルタ９に送り、3.58
MHzの信号を出力とする。
と再生低域変換色信号ｂ（743kHz）とを入力して周波数
変換を行って、その出力を櫛形フィルタ９に送り、3.58
MHzの信号を出力とする。
この出力信号は位相比較器７に送られ、基準信号発生器
８からの3.58MHzの基準信号との位相を比較して、その
比較結果を可変電圧発振器６に出力するようにしてい
る。
８からの3.58MHzの基準信号との位相を比較して、その
比較結果を可変電圧発振器６に出力するようにしてい
る。
この第４図において、AFCループ100を構成する位相比較
器１として、第５図に示すような回路が用いられている
ことがある。この第５図において、第６図（ａ）に示す
ような水平同期信号ａが差動アンプを構成する１対のト
ランジスタTr1,Tr2のベースに加えて、その両エミッタ
は定電流源300を介してアースされ、この水平同期信号
ａの水平同期パルス期間中にトランジスタTr1,Tr2をオ
ンさせ、トランジスタTr1のコレクタには電源Vccを供給
し、トランジスタTr2のコレクタから出力を差動アンプ
を構成する１対のトランジスタTr3,Tr4のエミッタに加
えている。
器１として、第５図に示すような回路が用いられている
ことがある。この第５図において、第６図（ａ）に示す
ような水平同期信号ａが差動アンプを構成する１対のト
ランジスタTr1,Tr2のベースに加えて、その両エミッタ
は定電流源300を介してアースされ、この水平同期信号
ａの水平同期パルス期間中にトランジスタTr1,Tr2をオ
ンさせ、トランジスタTr1のコレクタには電源Vccを供給
し、トランジスタTr2のコレクタから出力を差動アンプ
を構成する１対のトランジスタTr3,Tr4のエミッタに加
えている。
トランジスタTr3,Tr4のベースには第６図（ｂ）に示す
ような電圧制御発振器の出力を1/378分周した信号 すなわち、第４図の1/378カウンタの出力が加えられて
いる。したがって、トランジスタTr3,Tr4により、水平
同期信号ａの水平同期パルス期間中に位相比較を行う。
ような電圧制御発振器の出力を1/378分周した信号 すなわち、第４図の1/378カウンタの出力が加えられて
いる。したがって、トランジスタTr3,Tr4により、水平
同期信号ａの水平同期パルス期間中に位相比較を行う。
このトランジスタTr3,Tr4のコレクタはそれぞれトラン
ジスタTr5,Tr6のコレクタおよびトランジスタTr7,Tr8の
ベースに接続されている。トランジスタTr5,Tr6のコレ
クタとベースが直結され、各エミッタは抵抗R1,R2をそ
れぞれ介して、電源Vccに接続されている。
ジスタTr5,Tr6のコレクタおよびトランジスタTr7,Tr8の
ベースに接続されている。トランジスタTr5,Tr6のコレ
クタとベースが直結され、各エミッタは抵抗R1,R2をそ
れぞれ介して、電源Vccに接続されている。
トランジスタTr7,Tr8のエミッタはそれぞれ抵抗R3,R4を
介して、電源Vccに接続されている。トランジスタTr7,T
r8のコレクタはそれぞれトランジスタTr10,Tr9のコレク
タに接続されている。
介して、電源Vccに接続されている。トランジスタTr7,T
r8のコレクタはそれぞれトランジスタTr10,Tr9のコレク
タに接続されている。
トランジスタTr10,Tr9のエミッタは抵抗R5,R6を介して
アースされて、トランジスタTr10のベースとコレクタは
直結してトランジスタTr9のベースに接続されている。
アースされて、トランジスタTr10のベースとコレクタは
直結してトランジスタTr9のベースに接続されている。
トンジスタTr8のコレクタはコンデンサC1を介してアー
スされるとともに、抵抗R7とコンデンサC2を介してアー
スされ、さらに、第４図の電圧制御発振器２の入力端に
接続されている。
スされるとともに、抵抗R7とコンデンサC2を介してアー
スされ、さらに、第４図の電圧制御発振器２の入力端に
接続されている。
トランジスタTr1,Tr2のベースに水平同期信号ａが加え
られ、そのパルス期間中のトランジスタTr2がオンとな
って定電流I0がトランジスタTr2に流れ、トランジスタT
r3,Tr4によって水平同期信号ａの水平同期パルス期間中
に との位相差により、トランジスタTr3またはTr4がオンと
なってトランジスタTr5,Tr6をオンまたはオフさせる。
られ、そのパルス期間中のトランジスタTr2がオンとな
って定電流I0がトランジスタTr2に流れ、トランジスタT
r3,Tr4によって水平同期信号ａの水平同期パルス期間中
に との位相差により、トランジスタTr3またはTr4がオンと
なってトランジスタTr5,Tr6をオンまたはオフさせる。
トランジスタTr6がオンのとき、トランジスタTr8がオン
となり、このときトランジスタTr5,Tr7,Tr10,Tr9がオフ
となる。トランジスタTr8のオンにより、コンデンサC1
が充電される。
となり、このときトランジスタTr5,Tr7,Tr10,Tr9がオフ
となる。トランジスタTr8のオンにより、コンデンサC1
が充電される。
また、トランジスタTr8のオフ時に、トランジスタTr7,T
r10,Tr9がオンとなり、コンデンサC1の電荷はトランジ
スタTr9を通して放電する。
r10,Tr9がオンとなり、コンデンサC1の電荷はトランジ
スタTr9を通して放電する。
このようにして、コンデンサC1の充電と放電の時間を水
平同期信号と との位相差により、変化させ、第６図（ｃ）に示すよう
に、その電流Ｉを変化させ、電圧制御発振器２への制御
電圧（第６図（ｄ）に示すＡ点の電圧）を変化させる。
平同期信号と との位相差により、変化させ、第６図（ｃ）に示すよう
に、その電流Ｉを変化させ、電圧制御発振器２への制御
電圧（第６図（ｄ）に示すＡ点の電圧）を変化させる。
その他の期間はトランジスタTr8,Tr9はカットオフして
いる。そして、位相ロックしている場合は、概略コンデ
ンサC1の充電電荷と、放電電荷が等しくなるようにな
り、充電電流と放電電流を等しく選んでおけば、充電期
間と放電期間が等しくなっている。
いる。そして、位相ロックしている場合は、概略コンデ
ンサC1の充電電荷と、放電電荷が等しくなるようにな
り、充電電流と放電電流を等しく選んでおけば、充電期
間と放電期間が等しくなっている。
なお、第５図のＡ点の電圧は第６図（ｅ）に示すように
本来は点線部がないのが望ましい。
本来は点線部がないのが望ましい。
以上の場合に、水平同期期間ａはＡ点の電圧は第６図に
示すように持ち上がり、その期間電圧制御発振器の周波
数は高くなり、その他の期間は目標の周波数より低くな
りＨ−周期期間と電圧制御発振器の周期の378個の和
が一致するように位相ロックされることになる。
示すように持ち上がり、その期間電圧制御発振器の周波
数は高くなり、その他の期間は目標の周波数より低くな
りＨ−周期期間と電圧制御発振器の周期の378個の和
が一致するように位相ロックされることになる。
また、抵抗R7、コンデンサC2などの位相補償、ゲイン調
整回路がついた場合には水平同期期間にコンデンサC2に
電荷がチャージされるため、水平同期以外でコンデンサ
C2からC1へ電荷の移動が生じるため、位相ロック点が中
心より少しずれ、第６図（ｄ）のようなＡ点の電圧とな
り、周波数が次第に変化する。
整回路がついた場合には水平同期期間にコンデンサC2に
電荷がチャージされるため、水平同期以外でコンデンサ
C2からC1へ電荷の移動が生じるため、位相ロック点が中
心より少しずれ、第６図（ｄ）のようなＡ点の電圧とな
り、周波数が次第に変化する。
以上のように色変換周波数や、ATFパイロット信号が目
標周波数よりずれ、また1H期間内で周波数変化が生じる
ため、色相の変化や、ATF検波信号のゆれとなり、悪影
響を及ぼす。
標周波数よりずれ、また1H期間内で周波数変化が生じる
ため、色相の変化や、ATF検波信号のゆれとなり、悪影
響を及ぼす。
この発明は、上記従来の欠点を除去するためになされた
もので、位相ロック点において、周波数変化の生じない
AFC検波回路を提供することを目的とする。
もので、位相ロック点において、周波数変化の生じない
AFC検波回路を提供することを目的とする。
［発明の概要］ 本願発明は、水平同期パルスと電圧制御発振器の発振出
力の分周信号との位相差を、水平同期期間内であって前
記分周信号の位相位置に応じた位置で電流波形の極性が
切換わる検波電流として得る第１の回路と、前記第１の
回路の出力端に接続されたコンデンサの電圧を制御電圧
として前記電圧制御発振器に負帰還させる第２の回路
と、前記水平同期パルスを用いて前記検波電流とは逆波
形の補償電流を作成して前記第１の回路の出力端に供給
し、前記電圧制御発振器の発振出力と前記水平同期パル
スが位相ロック点にあるときには、前記補償電流と前記
検波電流との合成出力成分が零となり、位相ロック点か
らずれた場合には前記補償電流と前記検波電流との合成
出力成分が存在するようにする第３の回路とを備えるも
のである。
力の分周信号との位相差を、水平同期期間内であって前
記分周信号の位相位置に応じた位置で電流波形の極性が
切換わる検波電流として得る第１の回路と、前記第１の
回路の出力端に接続されたコンデンサの電圧を制御電圧
として前記電圧制御発振器に負帰還させる第２の回路
と、前記水平同期パルスを用いて前記検波電流とは逆波
形の補償電流を作成して前記第１の回路の出力端に供給
し、前記電圧制御発振器の発振出力と前記水平同期パル
スが位相ロック点にあるときには、前記補償電流と前記
検波電流との合成出力成分が零となり、位相ロック点か
らずれた場合には前記補償電流と前記検波電流との合成
出力成分が存在するようにする第３の回路とを備えるも
のである。
［発明の実施例］ 以下、この発明のAFC検波回路の実施例について図面に
基づき説明する。第１図はその一実施例の構成を示す回
路図である。この第１図に於いて第５図の回路と同一部
分は同一符号を付してその説明を省略し、第４図とは異
なる部分のみを説明する。
基づき説明する。第１図はその一実施例の構成を示す回
路図である。この第１図に於いて第５図の回路と同一部
分は同一符号を付してその説明を省略し、第４図とは異
なる部分のみを説明する。
トランジスタTr11,Tr12は差動アンプを構成し、その両
ベースには、水平同期信号ａが加わるようになってお
り、両エミッタは定電流源500を介してアースされてい
る。トランジスタTr11のベースはトランジスタTr1のコ
レクタに接続されている。
ベースには、水平同期信号ａが加わるようになってお
り、両エミッタは定電流源500を介してアースされてい
る。トランジスタTr11のベースはトランジスタTr1のコ
レクタに接続されている。
トランジスタTr12のコレクタはトランジスタTr13,Tr14
のエミッタに接続されている。トランジスタTr13のコレ
クタはトランジスタTr15のコレクタとベースに接続され
ている。同様にして、トランジスタTr14のコレクタはト
ランジスタTr16のコレクタとベースに接続されている。
のエミッタに接続されている。トランジスタTr13のコレ
クタはトランジスタTr15のコレクタとベースに接続され
ている。同様にして、トランジスタTr14のコレクタはト
ランジスタTr16のコレクタとベースに接続されている。
トランジスタTr15,Tr16の各エミッタは抵抗R8,R9を介し
て電源Vccに接続されている。トランジスタTr15,Tr16の
ベースはそれぞれトランジスタTr17,Tr18のベースにそ
れぞれ接続されている。
て電源Vccに接続されている。トランジスタTr15,Tr16の
ベースはそれぞれトランジスタTr17,Tr18のベースにそ
れぞれ接続されている。
トランジスタTr17,Tr18のエミッタはそれぞれ抵抗R10,R
11を介して電源Vccに接続されており、トランジスタTr
17のコレクタはトランジスタTr20のベースとコレクタに
接続され、トランジスタTr20のコレクタはトランジスタ
Tr19のベースに接続されている。
11を介して電源Vccに接続されており、トランジスタTr
17のコレクタはトランジスタTr20のベースとコレクタに
接続され、トランジスタTr20のコレクタはトランジスタ
Tr19のベースに接続されている。
トランジスタTr18のコレクタはトランジスタTr19のコレ
クタに接続されているとともに、トランジスタTr8,Tr9
のコレクタに接続されている。トランジスタTr20,Tr19
の各エミッタは抵抗R12,R13を介してアースされてい
る。
クタに接続されているとともに、トランジスタTr8,Tr9
のコレクタに接続されている。トランジスタTr20,Tr19
の各エミッタは抵抗R12,R13を介してアースされてい
る。
一方、上記水平同期信号ａはモノマルチバイブレータ40
0に入力されるようになっている。このモノマルチバイ
ブレータ400の出力端は抵抗R16を介してトランジスタ
Tr14のベースに接続されている。
0に入力されるようになっている。このモノマルチバイ
ブレータ400の出力端は抵抗R16を介してトランジスタ
Tr14のベースに接続されている。
モノマルチバイブレータ400の出力端Ｑは抵抗R17を介し
てトランジスタTr13ベースに接続されているとともに、
さらに、抵抗R15,R14を介してトランジスタTr14のベー
スに接続されている。抵抗R14とR15との接続点はトラン
ジスタTr4のベースに接続されている。
てトランジスタTr13ベースに接続されているとともに、
さらに、抵抗R15,R14を介してトランジスタTr14のベー
スに接続されている。抵抗R14とR15との接続点はトラン
ジスタTr4のベースに接続されている。
次に、この発明のAFC検波回路の動作を第２図，第３図
のタイムチャートを併用して説明する。第２図はAFCル
ープが引き込んだ場合を示し、第３図は の位相がずれた場合を示している。
のタイムチャートを併用して説明する。第２図はAFCル
ープが引き込んだ場合を示し、第３図は の位相がずれた場合を示している。
第４図に示した従来例においては抵抗R7、コンデンサC2
を無視すれば、ロック点においては、充電電流，放電電
流を等しく設定してあれば、 信号の立上り点が水平同期信号ａの中央の位置にて、コ
ンデンサC1の充電電荷と放電電荷が等しくなり、コンデ
ンサC1の両端の電圧は水平同期パルス以外の期間では一
定値を保っている。
を無視すれば、ロック点においては、充電電流，放電電
流を等しく設定してあれば、 信号の立上り点が水平同期信号ａの中央の位置にて、コ
ンデンサC1の充電電荷と放電電荷が等しくなり、コンデ
ンサC1の両端の電圧は水平同期パルス以外の期間では一
定値を保っている。
すなわち、水平同期信号ａ（第２図（ａ）と （第２図（ｂ））が同期しているとき、水平同期信号ａ
のパルス幅の期間トランジスタTr2がオンとなって、ト
ランジスタTr2に定電流I0が流れ、トランジスタTr4,Tr6
がオンとなり、トランジスタTr8がオンとなる。このと
き、トランジスタTr3,Tr5,Tr7,Tr10,Tr9がオフとなる。
トランジスタTr8がオンとなることにより、Ａ点には第
２図（ｃ）のようなコンデンサC1の充電電流I1（検波電
流）が流れる。
のパルス幅の期間トランジスタTr2がオンとなって、ト
ランジスタTr2に定電流I0が流れ、トランジスタTr4,Tr6
がオンとなり、トランジスタTr8がオンとなる。このと
き、トランジスタTr3,Tr5,Tr7,Tr10,Tr9がオフとなる。
トランジスタTr8がオンとなることにより、Ａ点には第
２図（ｃ）のようなコンデンサC1の充電電流I1（検波電
流）が流れる。
また、水平同期信号ａがモノマルチバイブレータ400に
入力され、このモノマルバイブレータ400の出力端Ｑか
らは第２図（ｄ）に示す信号が出力される。この出力は
トランジスタTr13,Tr14のベースに加えられ、トランジ
スタTr13の方がオンとなって、トランジスタTr17,Tr19
がオンとなり、そのコレクタには第２図（ｅ）に示すよ
うにコンデンサC1の放電電流I2（補償電流＝検波電流と
は逆波形）が流れる。このとき、第２図（ｆ）に示すよ
うに、電流I3は０であり、Ａ点の電圧は第２図（ｇ）の
ように一定である。
入力され、このモノマルバイブレータ400の出力端Ｑか
らは第２図（ｄ）に示す信号が出力される。この出力は
トランジスタTr13,Tr14のベースに加えられ、トランジ
スタTr13の方がオンとなって、トランジスタTr17,Tr19
がオンとなり、そのコレクタには第２図（ｅ）に示すよ
うにコンデンサC1の放電電流I2（補償電流＝検波電流と
は逆波形）が流れる。このとき、第２図（ｆ）に示すよ
うに、電流I3は０であり、Ａ点の電圧は第２図（ｇ）の
ように一定である。
次に、 の位相が水平同期信号ａからずれた場合について説明す
る。この場合、第３図（ａ）に示す水平同期信号ａに対
して、第３図（ｂ）に示すように、 の位相がずれると、第３図（ｃ）に示すように、コンデ
ンサC1の充電電流I1と第３図（ｆ）に示すコンデンサC1
の放電電流I2がアンバランスになり、コンデンサC1の両
端の電圧がこの発明によって付加され回路がなければ第
３図（ｄ）に示すように変化する。第３図の例では、こ
の電圧が高くなる。これにより、水平同期以外の期間に
増加した分の電荷が、抵抗R7を通してコンデンサC2に充
電されるため第３図（ｄ）のような波形になる。したが
って、Ａ点の電圧はしだいに上昇し、位相の修正が行な
われる。
る。この場合、第３図（ａ）に示す水平同期信号ａに対
して、第３図（ｂ）に示すように、 の位相がずれると、第３図（ｃ）に示すように、コンデ
ンサC1の充電電流I1と第３図（ｆ）に示すコンデンサC1
の放電電流I2がアンバランスになり、コンデンサC1の両
端の電圧がこの発明によって付加され回路がなければ第
３図（ｄ）に示すように変化する。第３図の例では、こ
の電圧が高くなる。これにより、水平同期以外の期間に
増加した分の電荷が、抵抗R7を通してコンデンサC2に充
電されるため第３図（ｄ）のような波形になる。したが
って、Ａ点の電圧はしだいに上昇し、位相の修正が行な
われる。
ところが、この発明においては、水平同期信号ａから同
期信号の1/2の幅のパルスをモノマルチバイブレータ400
で作り、その出力端Q,を抵抗R16,R17を介して、差動
アンプのトランジスタTr13,Tr14のベースに加える。ま
た、水平同期信号ａがトランジスタTr11,Tr12の差動ア
ンプに加えられており、水平同期期間のみトランジスタ
Tr12に定電流I0が流れる。
期信号の1/2の幅のパルスをモノマルチバイブレータ400
で作り、その出力端Q,を抵抗R16,R17を介して、差動
アンプのトランジスタTr13,Tr14のベースに加える。ま
た、水平同期信号ａがトランジスタTr11,Tr12の差動ア
ンプに加えられており、水平同期期間のみトランジスタ
Tr12に定電流I0が流れる。
水平同期期間の最初の1/2の期間には、トランジスタTr
15がオンし、トランジスタTr17,Tr20,Tr19に電流がなが
れ、Ａ点には放電電流（第３図（ｆ）のI2）が加えられ
る。後の1/2の期間には充電電流が加えられる。したが
って、ロック点においてはコンデンサC1への電流の流出
入はほとんど０になる。ただし、保存期間のわずかな電
荷の逃げ分を補う充電電流がロック点がわずかにずれる
ことにより発生される。したがって、Ａ点の電圧変化は
ほとんどなく、一定な電圧制御発振器の発振が継続され
る。位相がずれた場合には、第３図の例では第３図
（ｇ）に示すように、２倍の充電電流がずれの期間のみ
流れ、従来例と同じだけのコンデンサC1の両端の電圧変
化を生じさせ、従来例概略と同じだけの補正電圧を発生
する。
15がオンし、トランジスタTr17,Tr20,Tr19に電流がなが
れ、Ａ点には放電電流（第３図（ｆ）のI2）が加えられ
る。後の1/2の期間には充電電流が加えられる。したが
って、ロック点においてはコンデンサC1への電流の流出
入はほとんど０になる。ただし、保存期間のわずかな電
荷の逃げ分を補う充電電流がロック点がわずかにずれる
ことにより発生される。したがって、Ａ点の電圧変化は
ほとんどなく、一定な電圧制御発振器の発振が継続され
る。位相がずれた場合には、第３図の例では第３図
（ｇ）に示すように、２倍の充電電流がずれの期間のみ
流れ、従来例と同じだけのコンデンサC1の両端の電圧変
化を生じさせ、従来例概略と同じだけの補正電圧を発生
する。
この例では充電電流と放電電流を等しいと設定したが、
異なる場合も、モノマルチバイブレータ400の出力のパ
ルス幅をロック点と同じ位置に設定すれば可能である。
異なる場合も、モノマルチバイブレータ400の出力のパ
ルス幅をロック点と同じ位置に設定すれば可能である。
以上説明したように、この発明のAFC検波回路によれば
位相ロック点において、電圧制御発振器の制御電圧変化
をなくすことができ、電圧制御発振器の周波数変化の少
ないAFCループを構成できる。これにより、色相変化の
少ない色同期回路が実現でき、安定なATFパイロット信
号を作ることができる。
位相ロック点において、電圧制御発振器の制御電圧変化
をなくすことができ、電圧制御発振器の周波数変化の少
ないAFCループを構成できる。これにより、色相変化の
少ない色同期回路が実現でき、安定なATFパイロット信
号を作ることができる。
第１図はこの発明のAFC検波回路の一実施例の回路図、
第２図は同上AFC検波回路のループが引き込んだ場合の
タイムチャート、第３図は同上AFC回路の位相ずれた場
合のタイムチャート、第４図は従来の色同期回路のブロ
ック図、第５図は第４図の色同期回路におけるAFC検波
回路の回路図、第６図は第５図のAFC検波回路の各部の
波形図である。 Tr1〜Tr20……トランジスタ、C1,C2……コンデンサ、R1
〜R15……抵抗、400……モノマルチバイブレータ。
第２図は同上AFC検波回路のループが引き込んだ場合の
タイムチャート、第３図は同上AFC回路の位相ずれた場
合のタイムチャート、第４図は従来の色同期回路のブロ
ック図、第５図は第４図の色同期回路におけるAFC検波
回路の回路図、第６図は第５図のAFC検波回路の各部の
波形図である。 Tr1〜Tr20……トランジスタ、C1,C2……コンデンサ、R1
〜R15……抵抗、400……モノマルチバイブレータ。
Claims (1)
- 【請求項１】水平同期パルスと電圧制御発振器の発振出
力の分周信号との位相差を、水平同期期間内であって前
記分周信号の位相位置に応じた位置で電流波形の極性が
切換わる検波電流として得る第１の回路と、 前記第１の回路の出力端に接続されたコンデンサの電圧
を制御電圧として前記電圧制御発振器に負帰還させる第
２の回路と、 前記水平同期パルスを用いて前記検波電流とは逆波形の
補償電流を作成して前記第１の回路の出力端に供給し、
前記電圧制御発振器の発振出力と前記水平同期パルスが
位相ロック点にあるときには、前記補償電流と前記検波
電流との合成出力成分が零となり、位相ロック点からず
れた場合には前記補償電流と前記検波電流との合成出力
成分が存在するようにする第３の回路と を具備したことを特徴とするAFC検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215515A JPH07114363B2 (ja) | 1985-09-28 | 1985-09-28 | Ａｆｃ検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215515A JPH07114363B2 (ja) | 1985-09-28 | 1985-09-28 | Ａｆｃ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276387A JPS6276387A (ja) | 1987-04-08 |
| JPH07114363B2 true JPH07114363B2 (ja) | 1995-12-06 |
Family
ID=16673688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215515A Expired - Lifetime JPH07114363B2 (ja) | 1985-09-28 | 1985-09-28 | Ａｆｃ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114363B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323257A (en) * | 1976-08-14 | 1978-03-03 | Fujitsu Ltd | Phase difference detection circuit |
| JPS5432220A (en) * | 1977-08-17 | 1979-03-09 | Nec Corp | Phase synchronizing circuit |
-
1985
- 1985-09-28 JP JP60215515A patent/JPH07114363B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6276387A (ja) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| SU1314967A3 (ru) | Генератор с автоматической регулировкой фазы | |
| JPS6053987B2 (ja) | テレビ受像機 | |
| JPH0528850Y2 (ja) | ||
| US5517159A (en) | Frequency modulating system including feedback clamping circuit | |
| CA1076695A (en) | Reference signal generator | |
| US4717891A (en) | Phase locked loop circuit having temperature compensated VCO control voltage | |
| JPH07114363B2 (ja) | Ａｆｃ検波回路 | |
| JPS6228908B2 (ja) | ||
| KR840000113B1 (ko) | 주기적으로 바이어스되는 비데오 디스크 플레이어 서보장치 | |
| US4520402A (en) | Video apparatus with burst locked heterodyne chroma converter and residual time base error correction | |
| JP2531135B2 (ja) | 水晶発振回路 | |
| US4435657A (en) | Phase detector circuit | |
| JP3481309B2 (ja) | Ｆｍ変調回路 | |
| JPS6276385A (ja) | Ａｆｃ検波回路 | |
| JPH03953B2 (ja) | ||
| JPS6117588Y2 (ja) | ||
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| JPS6276386A (ja) | Ａｆｃ検波回路 | |
| KR890000151Y1 (ko) | 동기신호 부재시의 의사동기신호 발생회로 | |
| JPH02218278A (ja) | Ｆｍ変調回路 | |
| JPS6117589Y2 (ja) | ||
| KR880002750Y1 (ko) | 발신진호 조절회로 | |
| JPS6111517B2 (ja) | ||
| JP2602851B2 (ja) | 水平画像位相調整回路 |