JPH07114073B2 - 磁気バブルメモリ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気バブルメモリ、特に薄形化，小型化，低消
費電力化に好適な磁気バブルメモリに関する。

〔従来技術〕

ここ数年実用化されている磁気バブルメモリデバイス
は、磁気バブルメモリチップをマウントしたＥ字状のセ
ラミックや合成樹脂等の配線基板に、互いに非対称構造
を有する矩形状ソレノイドコイルからなる回転磁界発生
用Ｘコイル,Yコイルをそれぞれ挿入し直交配置して組み
立てた構造となっている。

〔発明が解決しようとする問題点〕 ＸコイルおよびＹコイルは磁気バブルメモリチップだけ
でなく、チップよりもはるかに大きい配線基板を巻く構
造であるため、各コイルの端から端迄長さが長くなり、
駆動電圧，消費電力が大きくなってしまう。また、Ｘコ
イル,Yコイルは磁気バブルメモリ素子に均一かつ安定し
た面内回転磁界を付与するために均一なインダクタバラ
ンスが要求されることから、そのコイル形状が互いに異
なる非対称構造となりかつ大型化構造とならざるを得な
かった。さらにはこれらのＸコイル,Yコイルの外面には
磁気バブルメモリ素子に垂直方向のバイアス磁界を付与
する一対の永久磁石板およびその整磁板が配置されてそ
れらの周辺部分が樹脂モールドにより被覆されている構
造であるため、垂直方向の積層厚が増大し、磁気バブル
メモリデバイスの薄形化，小型化への要請に対して障害
となっていた。

本件出願人が知る本発明に最も近い先行技術としては昭
和54年特許出願公開第55129号公報が挙げられる。この
公報には、チップを囲む額縁型コアとそれらを完全に囲
む導電性磁界反射箱の構造が記載されている。しかしな
がら、それ以上の具体的な構造は何ら示されておらず、
例えば導体ケースで完全にとり囲んでいるチップへの電
気的結線を導体ケースの外側からそれに短絡させること
なく行うことは理論的に不可能であり、永久磁石、整磁
板、バイアスコイル等の取付方法が不明であることも含
め、その記載をきっかけに実用化しようと思い立つには
見るからに不十分である。すなわち、本発明の実施例が
結果として額縁型コアを使用した点で上記公報の記載と
たまたま一致したに過ぎない。

本発明の目的は、薄形化を可能とした磁気バブルメモリ
を提供することにある。

本発明の他の目的は、全体の体積を小さくして小型化を
可能とした磁気バブルメモリを提供することにある。

本発明の他の目的は、消費電力を低減させた磁気バブル
メモリを提供することにある。

本発明の他の目的は、回転磁界発生用コイルのインダク
タンスを小さくしてVI積を小さくさせた磁気バブルメモ
リを提供することにある。

本発明の他の目的は、構成部品の組立の自動化を可能又
は容易にした磁気バブルメモリを提供することにある。

本発明の他の目的は、大容量化等に入出力等の接続端子
数を増大させることができる磁気バブルメモリを提供す
ることにある。

本発明の他の目的は、磁気バブルメモリ素子のバイアス
磁界方向に対する傾斜角度を容易かつ高精度で設定可能
とした磁気バブルメモリを提供することにある。

本発明の他の目的はカセットの小型化が可能な磁気バブ
ルメモリを提供することである。

本発明の他の目的は磁気バブルメモリデバイスの周辺回
路を安いコストで製造できる磁気バブルメモリを提供す
ることである。

本発明の他の目的はボード実装を容易にした磁気バブル
メモリを提供することにある。

本発明の更に他の目的は高密度実装を可能とした磁気バ
ブルメモリを提供することである。

〔問題点を解決するための手段〕

本発明の一実施例によれば、情報を記憶する磁気バブル
メモリチップ（CHI）と、該チップと電気的に接続され
たフレキシブル配線基板（FPC2）と、上記チップを囲む
ように配置された額縁状のコア（COR）と、上記コアの
各対向辺に施された回転磁界を発生するためのコイル
（COI）と、上記配線基板の一部、上記チップ、上記コ
ア及び上記コイルを収納する矩形状の回転磁界閉じ込め
ケース（RFS2）と磁石（MAG2）と、該磁石及び上記閉じ
込めケースを収納する磁気シールドケース（SHI2）とを
具備して成り、上記閉じ込めケース及び上記シールドケ
ースの四角には切欠き（132、135、154、158）が設けら
れ、上記配線基板は矩形状の上記チップの搭載部とその
四角から上記２つのケースの各切欠きを通して上記シー
ルドケースの外側に放射状に延びる配線引出部（102a〜
102d）を有し、上記配線引出部より上記２つのケースの
外側に引き出された配線の端部（109a〜109d）と外部接
続ピン（204）とを接続した磁気バブルメモリが提供さ
れる。

〔作用〕

このような構成によれば、フレキシブル配線基板を小さ
くさせかつ全体形状を小形化，薄形化させしかもボード
実装が容易で高密度実装が可能となる。

〔実施例〕

次に図面を用いて本発明の実施例を説明する。

まず、第１図から第31図を用いて本発明が対象とする
（適用される）磁気バブルメモリを説明し、つぎに第32
図から第58図を用いて本発明の特徴部分を説明する。

（全体構造の概要第1,2図） 第１図および第２図Ａ、第２図Ｂは本出願人による先の
出願である特願昭60−66456号（特開昭61−227286号）
で開示されているところの、本発明が対象とする磁気バ
ブルメモリの全体構造を説明するための図であり、第１
図は一部破断斜視図、第２図Ａはその底面図、第２図Ｂ
は第２図Ａの2B−2B断面図である。これらの図におい
て、CHIは磁気バブルメモリチップ（以下チップと称す
る）であり、これらの図ではチップCHIを省略して１個
のみ表示している本例では２個並べて配置しているもの
とする。（１つの大容量チップよりも、合計記憶容量を
それに合せた複数分割チップ構成の方がチップ歩留が良
い）。FPCは２個のチップCHIを搭載しかつ４隅にチップ
CHIと外部接続端子との結線用線群延長部を有するフレ
キシブル配線基板（以下基板と称する）である。COIは
２個のチップCHIをほぼ同一平面上でとり囲み対向辺が
互いに平行となるように配置された駆動コイル（以下コ
イルと称する）、CORは四角形コイル集合体COIの中空部
分を貫通するように設けられた固定配置された軟磁性材
からなる額縁形コア（以下コアと称する）であり、この
コアCORと各コイルCOIとでチップCHIに面内回転磁界を
付与する磁気回路PFCを構成している。RFSは基板FPCの
中央四角形部分と、２個のチップCHIおよび磁気回路PFC
の全体を収納する回転磁界閉じ込めケース（以下ケース
と称する）である。ケースRFSは２枚の独立した板を加
工して形成され、ケースの側面部で上下の板は電気的に
接続されている。チップCHIが配置された部分よりやや
広めの範囲で中央部分の隙間が狭くなるよう周辺部分に
絞り部が形成されている。この絞り部は磁石体の位置決
めにも利用できる。ケースRFSは磁気磁界閉じ込めと軟
弱な基板FPCを機械的に支持する一石二鳥の効果，働き
を持っている。

ケースRFSとチップCHIとの間には、特にチップCHIの側
面部に隙間SIRがあるが、チップCHIの平面部も含めてこ
の隙間部分SIRにはシリコーン樹脂がコーティング又は
充填され、チップ主表面に組立中に異物が付着したり、
組立後に水分がチップ主表面又は側面部に侵入すること
が少なくなるよう、パッシベーション効果が意図されて
いる。もし、ケースRFSの外側で完全な気密封止ができ
る場合、樹脂SIRの充填は省略しても良い。INMはケース
RFSの外側に配置された磁性材からなる一対の傾斜板で
あり、第２図で上側の傾斜板INMは左に寄るに従ってま
た下側の傾斜板INMは右に寄るに従って板厚が厚くなっ
ており、双方はケースRFS側に傾斜面が形成されてい
る。傾斜板INMの材料としては、透磁率μが高く保持力H
cの小さいソフト・フェライトやパーマロイ等を使用す
れば良く、本例では傾斜面の加工が容易なソフト・フェ
ライトを選んだ。MAGは一対の傾斜板INMの内側でそれと
重ねて配置された一対の永久磁石板（以下磁石板と称す
る）である。HOMは前記各磁石板MAGの内側でそれと重ね
て配置されたソフトフェライトのような磁性材からなる
一対の整磁板である。磁石板MAGは全面にわたって均一
の板厚を有して形成されている。INNは一対の整磁板HOM
の内側対向面にそれと重ねて配置された銅のように熱伝
導性が良く非磁性体の材料からなる一対の傾斜板であ
る。これらの傾斜板INNは傾斜板INMとほぼ同等の傾斜角
でかつ逆方向の傾斜面を有して形成されている。傾斜板
INM、磁石板MAG、整磁板HOM及び傾斜板INNは、それぞれ
積み重ねて配置し一体化してバイアス磁界発生用磁石体
BIM（以下磁石体と称する）を構成したときに積層板磁
石体全体の厚さがほぼ全面にわたって均一となるように
形成されている。一対の磁石体BIMはケースRFSの絞り部
によって囲まれた中央の平な部分に接着されている。BI
Cは磁石体BIMの周縁部とケースRFSとの間の溝状隙間部
分に配置されたバイアス磁界発生用コイル（以下バイア
スコイルと称する）である。バイアスコイルBICは磁石
板MAGの磁力をチップCHIの特性に合せて調整したり、不
要バブル発生不良の有無をテストする際、チップCHIの
バブルをオールクリア（全消去）する場合に駆動され
る。SHIは前記チップCHIを搭載した基板FPCおよび磁気
回路PFCを収納したケースRFSと、その外側で、一対の磁
石体BIMa,BIMbおよびバイアスコイルBICを収納する磁性
材からなる外部磁気シールドケース（以下シールドケー
スを称する）である。シールドケースSHIの材料として
は、透磁率μが高く、飽和磁束密度Bsが大きく、Hcの小
さい磁性体が好ましく、パーマロイやフェライトがその
ような特性を持っているが、本例では折り曲げ加工に適
し、機械的な外力に対して強いパーマロイの鉄・ニッケ
ル合金が選択された。PKGは前記シールドケースSHIの外
周面に接着あるいははめ込みにより取り付けられた熱伝
導率が高く、加工のし易いAlのような材質からなるパッ
ケージングケースである。CNPは前記基板FPCの４隅から
延長して設けられ、シールドケースSHIの背面に折り返
された外部接続端子に接触するように配置されたコンパ
クトパッドである。TEFは各コンタクトパッドCNPを開口
部の段差部で支持固定する絶縁性部材からなる端子固定
板である。

（全体構造の特長第1,2図） 第１図及び第２図に示した磁気バブルメモリデバイス全
体構造の特長点は下記のように列挙される。しかし、本
例による特長点はこれらに限定されるものではなく、他
の特長点は第３図以降の説明からも明らかとなるであろ
うが、ここでは各構成部品間の関連性を中心として特長
点を述べる。

（１）回転磁界発生コイルPFCを額縁型にして、バブル
メモリチップCHIをそ額内にほぼ同一平面上で配置して
いるので、バブルデバイス全体の厚さを薄くできる。現
今の主流技術では、チップ上下面をＸ及びＹコイルでぐ
るぐる巻いているため、デバイス全体の厚さはチップ
厚、Ｘコイル厚及びＹコイル厚の和の関数となるからで
ある。

（２）Ｘコイル及びＹコイルがほぼ同一平面に配置され
ているので、従来のＸコイル上に重ねてＹコイルを巻い
た構造に比べ下記の効果がある。

コイルの総巻線長が長くならない。従ってインダク
タンスＬを小さくでき、低電圧駆動や低消費電力化を可
能とした。

Ｘコイル及びＹコイルとチップCHIとの距離を等し
くすることができ、磁界分布をバランスのとれたものと
することができる。

（３）回転磁界発生コイルPFCを導体ケースRFSで囲んで
いるので磁束の漏れが少なくチップCHIに対する駆動効
率を高められる。

（４）導体ケースRFSは、回転磁界Hr発生コイルPFCから
発生された交流磁界が透磁率μの大きい磁石体BIMに漏
れるのを防ぎ、他方磁石体BIMからチップCHIへ加えられ
るべきバイアス磁界Hbの直流磁界に対しては実質的にそ
の通過を妨げないという選択性がある。

（５）導体ケースRFSとしては、従来配線基板として使
用されていたエポキシガラス等に比べ硬い銅のような材
質を使用しているため、チップCHIを機械的に強固に支
持できる。従って、特に製造歩留を上げるため等に複数
チップ実装構成とした場合は、チップ間の傾斜角度バラ
ツキが磁気特性に大きな影響を与えるが、本例によれば
チップ間の傾斜角度のバラツキを小さく押えられる。

（６）配線基板としてフレキシブルフィルム基板FPCを
使用しているため下記の効果が得られる。

基板厚を小さくできる。

リードボンディング方式を採用できるので従来のワ
イヤホンディング方式に比べボンディング部分が占める
厚さを小さくできる。

上記，の効果は、磁気回路のギャップ（透磁率
μの小さい部分）を小さくでき小さい厚さ，又は小さい
平面積のバイアス磁石MAGを使用することができ、デバ
イス全体の薄型化又は平面積の縮小化につながる。

チップCHIからの配線の折り曲げ等が自由自在であ
る。従って、端子部分の180°の裏返し等が可能であ
り、デバイス全体の平面積を制限することができる。

回転磁界閉じ込めケースRFSの配線取り出し用開口
幅を小さくできる。従って、回転磁界の漏れを最小限に
留めることができる。

（７）配線基板FPCの外部導出配線を四角形の角部に集
約させているので、回転磁界閉じ込めケースRFSの開口
を最も影響の小さい角部に設けることができる。

（８）傾斜板INNの機能を磁石或は整磁機能と兼用させ
ていないので下記の効果がある。

傾斜角を形成するために、加工性の良い銅等の材料
を使用できる。

熱導率の良い銅等の材料を使用でき、回転磁界発生
コイルCOIで発生した熱を効率良く発散できる。

非磁性体の材料を使用することによって、整磁板HO
Mを通る磁界を乱さないようにすることができる。

（９）傾斜板INNは磁気的ギャップを小さくするために
できるだけ薄い方が好ましく、その幅を磁石MAGや整磁
板HOMに比べて、傾斜角形成に必要十分なところに制限
することによって、薄い厚さでの傾斜角形成を容易とし
ている。

（10）磁石MAGとシールドケースSHI間には、透磁率μの
大きいソフトフェライトのような板INMが挿入されてい
るので、その間の磁気的ギャップを埋めることができ
る。また、板INMは放熱にも寄与する。板INMとしては磁
石MAGよりも保持力Hcの小さい材料を選んでいるので、
永久磁石の実効的な厚さを均一なままにしておくことが
できる。

（11）シールドケースSHIは透磁率μの大きいパーマロ
イ等の磁性材料で構成しているため、磁石MAGを磁界源
とする磁気回路の磁気抵抗を小さくできるので、磁石MA
Gの厚さや平面積を小さくできる。

（12）シールドケースSHIは飽和磁束密度Bsの大きいパ
ーマロイ等の磁性材料で構成しているため、外来の磁界
ノイズをバイパスし、チップCHIに伝えない働きがあ
る。

（13）上記（11），（12）はそれぞれ、シールドケース
SHIの厚さを薄くすることにつながる。

（14）シールドケースSHIはパーマロイのような鉄−ニ
ッケル合金を使用しているため、折り曲げ加工に適し、
又機械的な外力に対してその中に組み込まれた部品を保
護する働きがある。

（15）回転磁界発生コイルPFCとバイアスコイルBICを共
にコア型にしているので、パッケージングケースSHI又
はPKG内での収納効率又は実装密度を高めることができ
る。

（16）コアーCORと整磁板HOMとの間にはケースRFSを挿
入しているため、その間隔はコイルCOIの厚さの他に回
転磁界閉じ込めケースRFSの厚さ及び折り曲げ角度で微
調整できる。この距離は短ければ短い程全体の平面的な
大きさを小さくすることができ、コイル長の低減による
低消費電力化につながる。しかしながら、その距離が短
か過ぎると磁石MAGからの直流バイアス磁界Hbが透磁率
の高いコアーCORに漏れてしまい、チップ周辺部分にお
けるバイアス磁界の一様性が悪くなる。従って、この距
離は上記特性上非常にシビアであり、本構造によるとそ
の調整が精密にできる。

（17）回転磁界閉じ込めケースRFSの周辺に絞り部を設
けているため、磁石体BIMの位置合せが容易である。

（18）傾斜板INNは同じ製造条件で作った２枚のもの
を、チップの上下面で平面的に180°の回転角度差があ
るように配置することによって、チップをはさんで上下
面に配置された１対の整磁板HOMや１対の磁石MAGをほぼ
平行に合せることができる。

（組立の概要第３図） 第３図は前述した磁気バブルメモリデバイスを構成する
各構成部材の積重ね組み立て手順を説明するための組み
立て斜視図であり、前述と同一符号は同一部材を示して
いる。同図において、まず、４隅に突出して入出力配線
の接続部を有しかつ中央部に素子搭載部を有する基板FP
C上に２個の素子CHIを搭載した基板組立体BNDを、底面
に絶縁性シートを接着配置した外側ケースRFSa内に配置
し、さらにこの基板FPC上に磁気回路PFCを組み込んだ
後、シリコーン樹脂SIR（図示せず）を充填しその上部
に内側ケースRFSbを外側ケースRFSaに対して組み込み、
外側ケースRFSaと内側ケースRFSbとの側面接触部分を半
田付等により電気的に接続する。次にこれらの外側ケー
スRFSaおよび内側ケースRFSbの外面に設けられている凹
状の絞り部に上側磁石体BIMaおよび下側磁石体BIMbを配
置した後、この上側磁石体BIMaの外縁部と内側ケースRF
Sbの内側とで形成される図示しない隙間に整列巻きされ
たバイアスコイルBICを配置し、これらを外側ケースSHI
a内に収納し、更に内側ケースSHIbを組み込み、外側ケ
ースSHIaと内側ケースSHIbとの側面接触部分を溶接等に
より磁気的に接続する。次に内側ケースSHIbの４隅から
突出している前記基板FPCの外部接続端子接続部をこの
内側ケースSHIbの背面に第４図Ｂに示すように折り返
し、一定形状を有するように組み合わせて配置し、これ
らの接続部にそれぞれ設けられている半田等で被覆され
た各外部接続端子に、図示しないコンタクトパッドCNP
を各開口部に搭載した端子固定板TEFを接触配置して熱
圧着等により各外部接続端子とコンタクトパッドNPを半
田付等により電気的に接続させる。次にこれらの組み立
て体にパッケージングケースPKG内に収納し、端子固定
板TEFとパッケージングケースPKGの接触部においてハー
メチックシール等の封止を行って組み立てられる。

次に前述した各構成部品の構造について説明する。

（フレキシブル配線基板第４図） 第４図は基板FPCを示す図であり、同図Ａはその平面
図、同図Ｂは４隅から突出している外部接続端子の接続
部を折り返し組み合わせて配置した平面図、同図Ｃは同
図Ａの4C−4C拡大断面図、同図Ｄは同図Ａの4D−4D拡大
断面図である。同図において、基板FPCは、中央部に角
形状の素子保護部１と、この４隅に巾の小さい折り曲げ
部２（2a,2b,2c,2d）と、この先端部に角形状の外部接
続端子接続部（以下接続部と称する）３（3a,3b,3c,3
d）とを有し、全体形状がほぼ風車状をなして一体的に
形成されており、また、この素子保護部１の対向辺側に
は後述する２個の素子CHIを搭載しその端子部を接続さ
せる２重枠構造の矩形状開口部４（4a,4b）および位置
決め用の３個の穿孔５（5a,5b,5c）が設けられ、さらに
１個の接続部3cの先端には位置決め用の基板突出部６が
設けられている。

また、この基板FPCは、同図Ｃに示すように厚さ例えば
約50μｍ程度のポリイミド樹脂フィルムからなるベース
フィルム７上にエポキシ系の接着剤８を介して銅薄膜９
（以下、配線層として総称する場合は９と表わし、その
各部を示すときは９に添字を付加して表す）を形成し、
これを所要のパターン形状にエッチングすることによ
り、同図Ａに示すような配線用リード9a,円形状の外部
端子9b,楕円状のコイルリード接続用端子9c,記号9dおよ
びインデックスマーク9e等のパターンが形成され、さら
にこれらの上面には前記同様な部材からなる接着剤８を
介して透光ないし半透光性のカバーフィルム10が接着配
置されている。そして、この基板FPCの開口部４におい
ては、図示しない素子CHI搭載側となるベースフィルム
７が高い精度の寸法で開口が形成され、また、その上面
側カバーフィルム10には比較的寸法の大きい開口が形成
され、さらにベースフィルム７とカバーフィルム10との
間には配線用リード9aが露出し、この配線用リード9aの
表面には錫メッキ層11が形成され、開口形状が２層構造
でかつ２重枠構造を有して形成されている。一方、接続
部３においては、同図Ｄに示すようにカバーフィルム10
の前記円形状外部端子9bおよび図示しない楕円状の外部
端子9cと対応する部位に円形状の開口12が形成され、そ
の開口12から露出した外部端子9b,9c銅薄膜パターン上
にはめっき或いはディップ等による半田層13が形成され
ている。そして、これらの接続部３に設けられた各外部
端子9b,9cは各接続部3a,3b,3c,3dおよび折り曲げ部2a,2
b,2c,2d並びに素子保護部１上に連続して形成された各
配線用リード9aに接続され、これらの配線用リード9aは
素子搭載部１に設けられた各開口部4a,4bの開口端の一
部に各接続部3a,3b,3c,3dのブロック毎に集結してその
先端部が各開口部4a,4b内に露出されている。すなわち
同図Ａに示すように接続部3aの配線用リード9aは開口部
4aの左上部に、接続部3bの配線用リード9aは開口部4bの
左下部に、接続部3cの配線用リード9aは開口部4aの右上
部に、また接続部3dの配線用リード9aは開口部4bの右下
部にそれぞれ配線されている。そして、この基板FPC
は、後工程で各接続部3a,3b,3c,3dの各折り曲げ部2a,2
b,2c,2dで折り曲げられて同図Ｂに示すように組み合わ
され、半田層13を形成した各外部端子9b,9cが表面に露
出し、また、配線用リード9a,記号9dおよびインデック
スマーク9eは表面がカバーフィルム10により被覆されて
いるので、これらのパターンはカバーフィルム10を透か
して容易に判読できるように構成されている。

このような構成において、基板FPCはポリイミド樹脂フ
ィルムを用い、素子保護部１の４隅に各折り曲げ部2a,2
b,2c,2dを介して各接続部3a,3b,3c,3dを設けた風車状に
構成し、これらの各接続部3a,3b,3c,3dを折り返し組み
合わせて外部端子部に構成したことにより、素子保護部
１と接続部とが２層配線構造となるので、接続部３の面
積を小さくすることなく、素子保護部１の面積を大きく
させ、併せて外部端子部の多端子化が可能となり、全体
形状を小形化することができる。

また、このような構成において、各外部端子9bから素子
保護部１の各開口部4a,4bまでの配線リード9aを大幅に
短縮できるので、外部雑音等による影響を大幅に減らす
ことができる。すなわちS/N比の高い信号を入出力させ
ることができる。さらに接続部3cの一端に基板突出部６
を設けるとともに、この突出部６にインデックスマーク
9eを設けたことにより、折り返し組み立てた際の基板中
央部の表示用，ケースRFSおよびSHI（第２図参照）に組
み込む際の位置合せ用，配線リード9aの種類の区別用あ
るいは製品型式の表示用等の判別に利用してその判別が
容易となるので、組み立ておよび基板管理等を合理化す
ることができる。また、基板FPCの素子保護部１の両端
側に穿孔5a,5b,5cを設けたことにより、基板FPCの左右
の区別，素子CHIの位置決め等が容易となり、同様に組
み立て性を合理化することができる。

（基板組立体第5,6,7図） 第５図は前述した基板FPCに素子CHIを搭載した平面図を
示したものである。同図において、基板FPCの素子搭載
部１には２個の素子CHIが開口部4a,4b間に並列配置して
搭載され基板組立体BNDが構成されており、この素子CHI
の１個は、第６図に拡大平面図で示すように1Mbチップ
の２ブロックが一体化して構成され、２個の素子CHIで
は４ブロック、合計で4Mbチップを構成している。な
お、第６図に示した素子CHIの１ブロックにおいて、太
線は導体パターン，細線はシェブロンパターン転送路を
それぞれ示している。また、第５図に示した素子CHI
は、第７図A,第７図Ｂにそれぞれ拡大断面図で示すよう
に素子CHIの端部に金メッキして設けられた各ボンディ
ングパット14と、基板FPC開口部４の錫メッキ層11が形
成された配線用リード9aとの間に金バンプ15を介在させ
て熱圧着法によるAu−Sn共晶によりリードボンディング
されて搭載されている。

このような構成によれば、基板FPCの開口部4a,4bの配線
用リード9aと素子CHIのボンディングパット14とがAu−S
n共晶によるリードボンディングにより接続されて素子C
HIが支持固定できるので、接続強度を大幅に向上できる
とともに、薄形化が可能となる。また、素子CHIの表面
が基板FPCの素子搭載部１により被覆されるので、素子C
HIの表面が保護され、ハンドリング性を向上させること
ができるとともに、基板FPCの機械的強度を保持するこ
とができる。また、このような構成によれば、各素子CH
Iが２ブロックからなり、２個の素子CHIは４ブロックで
構成されているので、各ブロックをそれぞれ最も近接す
る各接続部3a,3b,3c,3dへ分配して配線でき、素子CHI配
置の対称性が得られ、試験，検査等が極めて容易とな
る。さらに基板FPCに４個の接続部3a,3b,3c,3dを設けて
いるので、各素子CHIの磁気バブル検出器DETおよびマッ
プループ等の配線を他の機能配線と区別して１個所の接
続部に集結させ、この接続部を雑音発生源から遠ざける
部位に選定して配置することにより、雑音の極めて少な
い入出力信号を授受することができる。

（駆動磁気回路第8,9図） 第８図は磁気回路PFCを示す図であり、同図Ａは斜視
図、同図Ｂはその駆動磁気回路を示す平面図である。同
図において、磁気回路PFCは、軟磁性材料からなる額縁
形のコアCORの互いに平行な対向する辺上に、矢印方向
に巻線を施して４組のコイル20a,20b,20c,20dからなる
コイルCOIが巻設され、互いに対向する辺上のコイル20a
と20bとを接続点21bを介して直列巻きさせてＸコイル22
aを、コイル20cと20dとを接続点21aを介して直列巻きさ
せてＹコイル22bをそれぞれ構成している。そして、Ｘ
コイル22aおよびＹコイル22bに位相の90度異なる電流Ix
およびIy（例えば三角波電流）を供給することにより、
同図Ｂに示すようにｘ軸方向に漏洩磁界Hxが、ｙ軸方向
には漏洩磁界Hyが発生し、前述した２個の素子CHIに回
転磁界として供給される。

また、このように構成される磁気回路PFCは、第９図に
斜視図で示すように１本の軟磁性材料からなる直方体状
の磁気コア23に巻線を複数ブロック毎にタップ24を設
け、直列巻きして一対のコイル、例えばコイル20a,20b
からなる一対のＸコイル22aを形成した後、各コイル20a
と20bとの間に一定の巾を有する幅の広い溝25とさらに
幅の小さい溝26とを切削加工して設け、しかる後、この
幅の小さい溝26部分から切断して両者に分割された幅の
広い溝25を互いに直交する方向に組み合わせて接着し、
第８図に示すように額縁形に構成する。また、逆に前述
した幅の広い溝25および幅の小さい溝26を予め形成した
直方体コア23にコイル20a,20bをタップ24を介して巻設
し、一対のＸコイル22aを形成してもよい。また、前述
した一対のＹコイル22bについても全く同様に形成され
る。

このような構成において、直方体状磁気コア23にコイル
20a,20bを直列方向にタップ24を設けて巻設しているの
で、第８図に示すように組み立て構成した場合、互いに
交差させて結線（接続点）する必要がなくなり、巻線の
引き廻しを簡素化することができる。

このような構成によれば、Ｘコイル22aとＹコイル22bと
が対称構造となるので、粗カップリングとなり、インダ
クタンスバランスが向上し、漏洩磁界に対する磁性体間
の磁気的干渉を防止することができる。また、この磁気
回路PFCは素子CHIの上，下面に配置されない額縁形構造
となるので、積層方向の厚さが小さくなり、薄形化が可
能となる。

（回転磁界閉込めケース第10,11,12図） 第10図は内側ケースRFSbを示す図であり、同図Ａは平面
図、同図Ｂはその10B−10B断面図である。同図におい
て、内側ケースRFSbは、その中央部分が凹状となる枠形
状の絞り部30と、その対向端辺が上方向にほぼ90度折り
曲げられた折り曲げ部31と、その各４隅が斜め方向に切
断された切り欠き部32とをそれぞれ有して構成されてお
り、このケースRFSbは良導電性材料、例えば無酸素銅板
をプレス加工して形成されている。この場合、絞り部30
および折り曲げ部31はこの内側ケースRFSbのねじれ方向
の機械的強度を向上させるとともに、互いに対向する折
り曲げ部31相互間の縦横方向の外径寸法L1,L2を適宜制
限することができる。また、絞り部30は、このケースRF
Sbの外面側に配設される磁石体BIMbと、内面側に配置さ
れる素子CHIとの間の距離を適宜調整することができ
る。なお、４隅に設けた切り欠き部32は、このケースRF
Sb内に配設される基板FPCの各折り曲げ部2a,2b,2c,2dの
引出し部分を形成している。

このような構成によれば、内側ケースRFSbは、プレス加
工法により形成できるので、高精度寸法でかつ低コスト
を製作することができる。

なお、内側ケースRFSbは、無酸素銅を用いたが、この他
に銅，銀，金板あるいはこれらの合金板にメッキを施し
た板材を用いても良い。

第11図は前述した内側ケースRFSbに対応する外側ケース
RFSaを示す図であり、同図Ａは平面図、同図Ｂはその11
B−11B断面図である。同図において、この外側ケースRF
Saは、前述した内側ケースRFSbと同等の材料および製作
法により形成され、その構造は前述とほぼ同様にその中
央部が凹状となる枠形状の絞り部33と、その対向端辺が
上方向にほぼ90度に折り曲げられた折り曲げ部34と、そ
の各４隅が斜め方向に切断された切り欠き部35とを有し
て構成されている。この場合、互いに対向する折り曲げ
部34は、その相互間の内側寸法が、前述した内側ケース
RFSbの折り曲げ部31相互間の外側寸法L1,L2ほぼ同等値
を有しかつ高さH1を大きくして形成されている。なお、
この絞り部33および切り欠き部35は前述した内側ケース
RFSbとほぼ同等の寸法を有して形成されている。

このように構成された外側ケースRFSaおよび内側ケース
RFSbは、第12図Ａにその平面図、第12図Ｂに12B−12B断
面図でそれぞれ示すように外側ケースRFSa内に内側ケー
スRFSbを挿入し、外側ケースRFSaの折り曲げ部31の外面
とを互いに接触させて接続することにより、一体化させ
ケースRFSが組み立てられる。

（ケース組立体第13図） 第13図は前述したケースRFS内に基板組立体BNDを収納配
置した断面図を示したものである。同図において、外側
ケースRFSaの底面には、電気的絶縁性シートとして、例
えば厚さ約0.1mm程度のポリイミドフィルム36が接着配
置され、このフィルム36上には基板組立体BNDが、ま
た、その周縁部には磁気回路FPCがそれぞれ配置され、
さらに基板組立体BNDの上面にエポキシ系の接着剤37を
塗布した後、これらの上方部には内側ケースRFSbが挿入
されて接合配置されている。この場合、この外側ケース
RFSaの折り曲げ部34の内面と内側ケースRFSbの折り曲げ
部31の外面とが×印で示す部分でメタルフローあるいは
半田付等により電気的，機械的に接合されている。ま
た、この外側ケースRFSaと内側ケースRFSbとの間の隙間
部分にはシリコーン樹脂SIRが充填され基板組立体BNDお
よび磁気回路PFCが固定配置されている。なお、この場
合、これらの外側ケースRFSaおよび内側ケースRFSbの４
隅に設けられた図示しない各切り欠き部32,35には基板F
PCの折り曲げ部２（2a,2b,2c,2d）が外部へ引出されて
いる。38はコイルCOI同志の接続またはコイルCOIと基板
FPC上に設けられた外部端子9cを接続するためのリード
線である。

このような構成において、磁気回路FPCの駆動により漏
洩磁界が発生すると、ケースRFSには閉ループを形成す
るように誘起電流が流れ、この誘起電流によって回転磁
界がケースRFS内に封じ込められ、したがって素子CHIに
は均一な回転磁界を付与される。

このような構成によれば、外側ケースRFSaおよび内側ケ
ースRFSbとの間の中央部分の凹状部内に基板FPCに搭載
された素子CHIを、周縁部分の凸状部内に磁気回路PFCを
それぞれ挟持させて配置したのでパッケージング効果が
向上できるとともに、組立性が大幅に向上できる。ま
た、外側ケースRFSaおよび内側ケースRFSbで覆われる体
積が減少することにより、VI積（OC体積）が低減でき、
回転磁界を発生させる磁気回路PFCの小形化が可能とな
る。さらに外側ケースRFSaおよび内側ケースRFSbに絞り
部30,33で形成される凹状部を設け対向する凹状部間の
ギャップを減少させることにより、回転磁界は素子CHI
の平面に垂直な成分（Ｚ成分）が零に近接して水平な成
分のみとなり、一様性を向上させることができる。

（磁石体第14図） 第14図は磁石体BIMを示す図であり、同図Ａは平面図、
同図Ｂはその側面図、同図Ｃはその正面図である。同図
において、磁石体BIMは、対向面の一方が所定の傾斜面
を有する非磁性材、例えば銅からなる傾斜板INNと、こ
の傾斜板INNの傾斜面側に配置する板厚の均一な整磁板H
OMと、この整磁板HOMの上面側に配置する板厚の均一な
磁石板MAGと、この磁石板MAGの上面側に傾斜面を有する
傾斜板INMとを順次積層し、エポキシ系の接着剤により
一体化されて形成され、全体の積層板厚がほぼ全面にわ
たって均一となるように構成されている。そして、この
磁石体BIMの上，下面からはほぼ全面にわたって均一な
バイアス磁界発生用の磁界が放出される。

（バイアスコイル第15図） 第15図はバイアスコイルBICを示す図であり、同図Ａは
斜視図、同図Ｂはその15B−15B断面図である。同図にお
いて、バイアスコイルBICは、表面に絶縁部材として例
えば熱硬化性樹脂が外面に被覆された巻線40を、断面が
５×４線の配列とし全体形状が額縁状となるように整列
巻きした後、熱溶着で圧着し、冷却させて所定値の額縁
形状に成形して構成されている。この場合、各巻線40の
外面に被覆されている熱硬化樹脂が互いに熱溶着すると
ともに、圧着により各巻線40が目詰りして成形され、冷
却されることにより、各巻線40が結束した状態で硬化さ
れるので、所定形状の額縁形状に形成される。

（ケース組立体への磁石体及びバイアスコイルの実装第
16図） 第16図は前記第13図で説明したケースRFS組立体に前述
した磁石体BIMおよびバイアスコイルBICを組み込んだ断
面図を示したものである。同図において、内部に基板組
立体BNDおよび磁気回路PFCを収納したケースRFS組立体
の上，下面にはそれぞれ上部磁石体BIMa下部磁石体BIMb
が接着配置され、さらにこの上部磁石体BIMaの周縁部
と、内側ケースRFSbの折り曲げ部31とで囲まれて形成さ
れる額縁状溝部にはバイアスコイルBICが収納配置され
ている。この場合、上部磁石体BIMaと下部磁石体BIMbと
は全く同一の材料、寸法で構成されており、これらの磁
石体BIMa,BIMbはその傾斜板INN側が、内側ケースRFSbの
絞り部30で囲われた凹状部および外側ケースRFSaの絞り
部33で囲われた凹状部内にそれぞれ密着されて配置され
る。

このような構成において、ケースRFS組立体の中央部両
面側に形成された凹状部内に一対の磁石体BIMa,BIMbが
配置され、さらにその周縁部に形成される額縁状溝部内
にバイアスコイルBICが配設できるので、各構成部品の
積層方向の全体の厚さが小さくなり、小形，薄形化が可
能となる。また、外側ケースRFSaと下部磁石体BIMbの外
縁部分とで額縁状の空間溝が形成されるので、この部分
に前記バイアスコイルBICを配置しても良く、また新た
にバイアスコイルを設けても良く、さらにはコイルボビ
ンとして巻線を施してバイアスコイルを形成することも
できる。

（磁気シールドケース第17,18,19図） 第17図は外側シールドケースSHIaを示す図であり、同図
Ａは平面図、同図Ｂはその17B−17B断面図である。同図
において、外側シールドケースSHIaは、平坦部51と、こ
の平坦部51の対向端辺に上方向にほぼ90度に折り返した
折り曲げ部52と、この折り曲げ部52の中央部に一部が切
り欠かれた凹部53と、その各４隅が傾め方向に切断され
た切り欠き部54とを有して構成されており、このシール
ドケースSHIaは高透磁率および高飽和磁束密度を有し望
ましくは熱伝導率の大きい材料、例えばパーマロイ板を
プレス加工して形成されている。

第18図は前述した外側シールドケースSHIaに対応する内
側シールドケースSHIbを示す図であり、同図Ａは平面
図、同図Ｂはその18B−18B断面図である。同図におい
て、この内側シールドケースSHIbは、前述した外側シー
ルドケースSHIaと同等の材料および製作法により形成さ
れ、その構造は前述とほぼ同様に平坦部55と、この平坦
部55の対向端辺に上方向にほぼ90度に折り返した折り曲
げ部56と、この折り曲げ部56の中央部に一部が切り欠か
れた凹部57と、その各４隅が斜め方向に切断された切り
欠き部58とを有して構成されている。この場合、互いに
対向する折り曲げ部56はその相互間の外側寸法が、前述
した外側シールドケースSHIaの折り曲げ部52相互間の内
側寸法L3,L4とほぼ同等値を有しかつ高さH2を小さくし
て形成されている。

このように構成された外側シールドケースSHIaおよび内
側シールドケースSHIbは第19図Ａにその平面図、第19図
Ｂにその19B−19B断面図でそれぞれ示すように外側シー
ルドケースSHIa内に内側シールドケースSHIbを挿入し、
外側シールドケースSHIaの凹部53と内側シールドケース
SHIbの凹部57とで形成される凹部59にスポット溶接ある
いは半田溶接を施し、磁気的、機械的に固定することに
より一体化させ外側シールドケースSHIaが組み立てられ
る。

このような構成において、外側シールドケースSHIaの折
り曲げ部52および内側シールドケースSHIbの折り曲げ部
56を横方向、つまり積層方向と交差する方向に設定する
ことなく、積層方向に揃えて設定することにより、横方
向の寸法を小さくさせ、小形でかつ構成部品の高集積化
が可能となる。

（磁気シールドケース組立体第20図） 第20図は前述したシールドケースSHI組立体内に、前記
第16図で説明した内部に基板組立体BND,磁気回路FPCを
組み込んだケースRFS組立体と、一対の磁石板BIMa,BIM
b、バイアスコイルBICとからなる組立体を組み込んだ断
面図を示したものである。同図において、外側シールド
ケースSHIaの内部には、その底面側から中央部に上部磁
石体BIMa,周縁部にバイアスコイルBIC,ケースRFS組立体
（内部に基板組立体BND,磁気回路PFC等が組み込まれて
いる），下部磁石体BIMbを順次積層配置させた後、内側
シールドケースSHIbを挿入し、前述した外側シールドケ
ースSHIaの凹部53と内側シールドケースSHIbの凹部57と
で形成される凹部59（第19図参照）で溶接固定して封止
される。この場合、このシールドケースSHI内にグリー
ス等を充填させておくことにより、内部の構成部品が実
質的に相互に密着することになり、ケースRFSから発生
する熱がこのシールドケースSHIを介して外部に放出す
ることができる。また、ケースRFSとシールドケースSHI
を圧入方式により側面で接触させる構造にして放熱効果
を向上させることができる。

このような構成において、外側シールドケースSHIaの底
面側にケースRFS組立体を、その折り曲げ部31,34が対向
するように積層配置させることによって外部シールドケ
ースSHIaと内部シールドケースSHIbとの間に積層される
各構成部品が密着配置できるので、小形化，薄形化が可
能となるとともに放熱効果も同時に得られる。

（パッケージングケース第21図） 第21図はパッケージングケースPKGを示す図であり、同
図Ａは平面図、同図Ｂはその21B−21B断面図である。同
図において、パッケージングケースPKGは、熱伝導の良
好な材料、例えば板厚約0.5mmのアルミニウム板を絞り
加工を施して形成され、図示されないが、その外面には
黒色被膜が設けられている。このパッケージングケース
PKGは、前記外側シールドケースSHIaの形状を改良して
兼用させて使用することができる。

このような構成において、このパッケージングケースPK
Gは、磁気バブルメモリデバイス完成後の外側ケースと
なるとともに放熱体としての機能を有し、さらにその内
側角部は後述するポッティング法による樹脂モールド時
の型としての機能も同時に有している。

（端子固定板及びコンタクトパッド第22,23図） 第22図は端子固定板TEFを示す図であり、同図Ａは平面
図、同図Ｂはその22B−22B断面図、同図Ｃはその背面図
である。同図において、端子固定板TEFは、電気的絶縁
性を有する材料、例えばガラスエポキシ系の樹脂板60か
らなり、その外形状は前記パッケージングケースPKGの
開口部に対して挿入出自在となる縦横方向の寸法を有し
て形成されており、またこの樹脂板60の周辺部を除く部
位には多数個の貫通孔61が縦横方向に所定の間隔をもっ
てマトリックス状の配列で穿設され、さらにこれらの貫
通孔群の角部には回転対称とはならない断面が凹状とな
る非貫通孔62が設けられ、この非貫通孔62内には例えば
方向性あるいは特長を位置付ける白色の塗膜などによる
マーク63が付着されている。また、この樹脂板60に穿設
された多数個の貫通孔61には、同図Ｂに示すようにその
背面側に口径の大きい開口64が同軸的に連通して設けら
れており、これらの開口64の全ては板厚の約60％の深さ
を有しかつ貫通孔61とは途中に段差を有して連通されて
いる。また、この樹脂板60の背面側には同図Ｃに示すよ
うにその周辺部分に沿って前記開口64の深さとほぼ同等
の深さを有しかつ平面方向の幅が異なりその断面が凹形
状となる溝65が形成され、この溝65内は前述したコイル
COIの巻線，バイアスコイルBICの巻線の通路部および接
続部を構成している。また、この樹脂板60の角部66は凹
形状とはならず、所定の板厚寸法を有し、前述したパッ
ケージングケースPKGの内側面に体して接触面を得てい
る。このように樹脂板60の背面側は板厚の異なる２段構
造を有して形成されている。

第23図はコンタクトパッドCNPを示す図であり、同図Ａ
は平面図、同図Ｂはその23B−23B断面図である。同図に
おいて、コンタクトパッドCNPは、良導電性材料、例え
ば板厚約0.5mm程度の銅板をプレス加工により打ち抜い
た素片70の表面にニッケルメッキ層71,金メッキ層72を
形成して構成される。

（最終組立第20,4,2図） このように構成された各構成部品は、まず最初に前述し
たパッケージングケースPKG内に、第20図で説明したシ
ールドケース組立体を挿入する。この状態ではこのパッ
ケージングケースPKGの４隅から前記基板組立体BNDの各
接続部3a,3b,3c,3d（第４図Ａ参照）が各折り曲げ部2a,
2b,2c,2dから約90度で折れ曲がって突出する。次に、こ
のパッケージングケースPKGの４隅にポッティング法に
より樹脂モールドを行なってこのパッケージングケース
PKG内に各個性部品を固定配置させる。引き続きこれら
の各接続部3a,3b,3c,3dを対応する各折り曲げ部2a,2b,2
c,2dでさらに約90度で折り曲げて内側シールドケースSH
Ibの外面に接着剤を介して前記第４図Ｂに示すように組
み合わせた後、前記端子固定板TEF背面側の各開口64内
にコンタクトパッドCNPを搭載し、あるいは更にコンタ
クトパッドCNPの側面を接着剤により固着してパッケー
ジングケースPKGに挿入し、各接続部3a,3b,3c,3dに接触
配置させる。この場合、各接続部3a,3b,3c,3dに設けら
れている各外部端子9bの配列ピッチと各コンタクトパッ
ドCNPの配列ピッチとが一致しているので、各外部端子9
bとコンタクトパッドCNPとは電気的に接触する。次に配
置した端子固定板TEFの裏側から各貫通孔61に例えば先
端部の細い加熱体を挿入し、コンタクトパッドCNPを熱
圧着する事により、各外部端子9bと対応する各コンタク
トパッドCNPが電気的に接続されるとともに端子固定板T
EFも同時に機械的に固定されて第２図に示した磁気バブ
ルメモリデバイスが完成される。

（磁気バブルメモリ素子第24,25,26,27,28図） 第24図は前述した磁気バブルメモリ素子CHIのボンディ
ングパッドPAD近辺の断面図を示すものである。同図に
おいて、GGGはgadolin ium−gallium−garnet基板であ
り、LPEは液相エピタキシャル成長法によって形成され
たバブル磁性膜であり、その組成の一例は次頁表１に示
した通りである。

IONはハードバブル抑制のためにLPE膜表面に形成された
イオン打込層を示している。SP1は第１のスペーサであ
り、例えば3000Åの厚さのSiO₂が気相化学反応により形
成される。CON1及びCON2は２層の導体層を示しており、
後述するバブル発生，複写（分割）及び交換を制御する
機能を持っており、下の第１の導体層CON1がMo,上の第
２の導体層CON2がAu等の材料でそれぞれ形成されてい
る。SP2及びSP3は導体層CONとその上に形成されるパー
マロイ等の転送パターン層Ｐとを電気的に絶縁するポリ
イミド樹脂等から成る層間絶縁膜（第2,第３のスペー
サ）である。PASは気相化学反応法により形成されたSiO
₂膜等からなるパッシベーション膜である。PADは素子CH
Iのボンディングパッドを示しており、Al線等の細いコ
ネクタワイヤがここに熱圧着法や超音波法によりボンデ
ィングされる。このボンディングパッドPADは下の第１
層PAD₁がCr,中央の第２層PAD₂がAu層，上の第３層PAD₃
がAuメッキ層等の材料をそれぞれ形成されており、第２
層PAD₂および第３層PAD₃をCr,Cu等の材料で形成しても
良い。Ｐはバブルの転送路やバブルの分割，発生，交換
及び検出部更にはガードレール部に用いられる層を示し
ており、以後の説明では便宜上転送パターン層と表現す
る。

第24図の例ではこの転送パターン層Ｐは下層P₁にFe−Si
を、上層P₂にFe−Niをそれぞれ使用しているが、両者の
材質を上下入れ替えることも可能である。

以下、前述した複数層から成る転送パターン層を素子CH
Iの各部に適用した例を第25図以降の平面図で説明する
が、これらの平面図では転送パターン層の各層はセルフ
アラインで形成されているため、同じ輪郭線で表されて
いることに注意されたい。第25図はバブル検出器Ｄ部分
を示しており、MEMはメイン磁気抵抗素子であり、横方
向に帯状に引き伸ばされたバブルがそこを通過するとき
抵抗値が変ることを利用してバブルの有無を検出する。
MEDはメイン磁気抵抗素子MEMと同様なパターン形状のダ
ミー磁気抵抗素子であり、回転磁界の影響等による雑音
成分を検出するために用いられる。メイン磁気抵抗素子
MEMの上方には２段分しか図示していないがバブルを横
方向に引き伸ばしながら下方に転送していくバブルスト
レッチャーSTが数10段形成されている。なお、PRはバブ
ルの転送方向を示している。ERはバブルの消去器であ
り、導体層CNDにバブルが達したとき、消去される。こ
の検出器Ｄの周囲及びダミー及びメイン検出の間には、
３列のパターン群から成るガードレールGRが設けられて
おり、ガードレールGRの内部に発生した不要なバブルを
その外側に追い出したり、ガードレールGRの外側で発生
した不要なバブルがその内側に入り込むのを防ぐように
なっている。なお、第25図以下の平面パターン図では導
体層CND以外のパターンは第24図で説明した転送パター
ン層Ｐを示している。同図において、磁気抵抗素子MEM,
MEDを多層磁性層で形成することにより、信号対雑音比
（S/N比）が向上した。例えば、転送パターンとして各
層間にSiO₂膜を介在させた３層パーマロイ層を使用した
場合は、パーマロイ単層用のものに比べ下記表２に示す
ようにS/N比が２倍以上向上させることができる。

また、ガードレールGRの性能も保持力Hcの低減により不
要バブルの排除率が高くなるなど改善される。

第26図は磁気バブル発生器GENを示しており、転送パタ
ーン層Ｐを多層化することにより、磁気バブルの発生電
流を小さくすることができ、磁気バブル発生器の導体層
CNDの寿命を長くすることが可能となった。従って、導
体層CNDの駆動回路も電流容量値の小さい半導体素子が
使用でき、低価格可が可能となる。

第27図はPa〜Ph等の転送パターンで形成されたマイナル
ープm,Pw₁〜Pw₃等の転送パターン列で形成された書き込
みメイジャーラインWML及びヘアピン状導体層CNDで形成
されたスワップゲート部を示している。同図において、
P₇は第26図のバブル発生器GENにおける転送パターンP₇
と同一のものであり、言い換えればバブル発生器GENで
発生されたバブルはP₁〜P₇の転送路を通って書き込みメ
イジャーラインWMLに転送される。スワップ導体層CNDに
電流を流したとき、マイナループm₁の転送パターンPdの
磁気バブルは転送パターンPl,Pmを通ってメイジャーラ
インWMLの転送パターンPw₃に転送され、メイジャーライ
ンPw₁からの磁気バブルは転送パターンPk,Pj,Piを経て
マイナループの転送パターンPeに転送されてバブルの交
換、すなわち情報の書き換えが行なわれる。なお、右端
のマイナループmdはスワップゲートが設けられていない
が、これは、周辺効果を軽減するための磁気バブルを注
入しないダミーのループである。このように交換位置に
おける転送パターン層Pi〜Pmを多層化することにより、
小さい電流値で磁気バブルの交換を行なうことができ
る。

また、第28図に示すように磁気バブルの複写器、即ち分
割器でも同様に小さい電流値駆動が可能となる。同図に
おいて、通常磁気バブルはPn〜Pq,Ps〜Pxの順路で転送
されており、導体層CNDに電流を流したとき、転送パタ
ーンPqの位置でバブルは分割され、分割された１つの磁
気バブルはPy,P₈〜P₁₀を経て読出しメイジャーラインRM
Lに転送される。

（ホールディング磁界及び回転磁界第29図） 磁石板MAGは素子CHIに対して約２度程度傾斜させて配置
される。これは素子CHIに対しバイアス磁界Hbが垂直方
向よりややずれて印加されるようにしたもので、それに
よってバブル転送のスタート、ストップマージンを約６
〔Oe〕向上させるホールディング磁界Hdcを生み出す
（第29図Ａ）。

第29図Ａに示したように磁石体BIMと素子CHIとの角度θ
の傾斜により、直流磁界Hzは、xy平面内の成分Hdcを持
つことになる。そして、この面内成分Hdcの大きさは、H
z・sinθとなり、通常Hdc・＝５〔Oe〕〜６〔Oe〕にな
るように傾斜角度θが選定される。また、この面内成分
Hdcの方向は、回転磁界Hrのスタート・ストップ（St/S
p）方向（＋ｘ軸方向）に一致するように傾斜されてい
る。そして、このxy面内成分Hdcは、回転磁界Hrのスタ
ート・ストップ（St/Sp）動作に対して有効な働きを
し、ホールディングフィールドと呼ばれている公知の磁
界である。なお、素子CHI面に垂直に作用するバイアス
磁界Hbの大きさはHz・cosθとなる。

さて、上述したホールディングフィールドHdcは、素子C
HIのxy面に対して常時作用するため、第29図Ｂに図解し
たように前記素子CHIに作用する回転磁界Hr′は偏心す
る。同図において、Hrは外部から加えられる回転磁界、
Hr′は、素子CHIに作用する回転磁界である。この場
合、CHIに作用する回転磁界Hr′は外部から加えられる
回転磁界Hrと面内成分Hdcとを合成したものとなり、そ
の回転磁界Hr′の中心Ｏ′はスタート・ストップ（St/S
p）方向である＋ｘ軸方向に面内成分Hdc分だけ平行移動
する。このため、同図の結果から明らかなように、外部
から加えている回転磁界Hrの強さが|Hr|であっても実効
的に阻止CHIに作用する回転磁界の強度|Hr′｜は回転磁
界Hrの位相によって異なる。すなわちSt/Sp方向での|H
r′｜は|Hr|＋|Hdc|となり、|Hr|に比べてホールディン
グフィールドHdcの強さ|Hdc|だけ強くなっている。逆
に、St/Sp方向と逆方向の場合の|Hr′｜は|Hr|＋|Hdc|
となり、|Hr|に比べて|Hdc|だけ弱まっている。

（周辺回路第30図） 最後に素子CHIの周辺回路を第30図に説明する。RFは素
子CHIのＸ及びＹコイルに90°位相差の電流を流し回転
磁界Hrを発生するための回路である。SAは素子CHIの磁
気抵抗素子からの微小なバブル検出信号を回転磁界のタ
イミングと合わせてサンブリングし感知、増幅するセン
スアンプである。DRは、MBMデバイスの書き込みに関係
するバブル発生及びスワップ並びに読み出しに関係する
レプリケートの各機能導体に所定のタイミングで電流を
駆動回路である。以上の回路は回転磁界Hrのサイクル及
び位相角に同期して動作するようタイミング発生回路TG
によって同期化されている。

（回転磁界分布特性第31図） 第31図は前述した磁気回路PFCの回転磁界分布特性を示
したものである。すなわち同図において、横軸に第８図
Ｂで示した磁気回路PFC内の中心をＯとしてＸ軸方向の
長さを、縦軸にそのＸ軸方向の回転磁界強度Hx＝０とし
たときのＸ軸方向の回転磁界強度Hxをそれぞれ示すと、
曲線Ｉで示すような回転磁界分布特性が得られた。同図
から明らかなように、磁気回路PFCの対向するコアCOR間
の内側までの距離−Xc〜＋Xcの範囲までほぼ均一な回転
磁界強度Hxが得られ、また、素子CHIの有効エリア（回
転磁界を付与すべき最小範囲）−Xe〜＋Xeの範囲では±
約２％の磁界強度一様性が得られた。なお、破線で示す
曲線IIは従来構成の磁気回路による回転磁界分布特性で
ある。

次に、以上本発明が適用されるべき磁気バブルメモリを
説明したが、以下本発明の特徴部分を第32図乃至第４・
５図を参照しながら説明する。

なお、第１図乃至第23図は同様な構成（材料、構造、方
法）、効果は説明を省略する。

（フレキシブル配線基板実施例１、第32図） 第32図にフレキシブル配線基板の実施例を示す。同図に
おけるフレキシブル配線基板FPC2は第４図のそれと次の
点で異なる。

配線100の引出し方向は、回転磁界閉じ込めケース
内から外側に導き出される部分102a〜102dでは４方向と
なっているが、後述する（第42図）セラミックス印刷基
板との接続部分（フィルム101の開口部104l,104k部分）
では左右の２方向に集約されている。

フレキシブル基板FPC2は、折り曲げをしないで、外
部端子（第42図で説明するピングリッド）との電気的結
線が行われる。

フレキシブル基板FPC2に配線100の延長部分100dを
設け、組立途中段階での特性検査ができるようにした。
端子109bはプローブ針等を接触させることができる端子
である。

自動組立等を容易にするため、或は業界標準仕様の
フィルム基板や製造装置を使用できるように、フィルム
基板101（FPC2）の幅（図中縦の長さ）を35mmに制限し
た（で述べたように配線を２方向に集約した理由の一
つ）。また、フィルム101には送り穴105aが設けられて
いる。

このフィルム101は、組立途中で、図の一点鎖線で示し
た線で切断され、完成品として不要な部分は切り離され
る。基板FPC2は、厚さ50μｍ程度のポリイミド樹脂フィ
ルムから成るベースフィルム上にエポキシ系の接着剤に
よって銅薄膜を貼り合わせ、銅薄膜をエッチング技術に
よりパターニングして得られた銅下地配線パターンを有
する。銅下地配線層上には電気メッキ法等により、Niメ
ッキ層、Auメッキ層が順次形成される。このAuメッキ層
は、銅層の電気的マイグレーションを防止したり、磁気
バブルメモリチップCHIのボンディングパッドとの熱圧
着ボンディングを容易にするために設けられる。Ni層は
銅層と金層との密着性を良くするために使用される。各
コマの配線パターン100はこの段階においては図中外周
に設けられた枠状のパターンや延長部分100eによってつ
ながっているが、これは電気メッキのためである。

１コマのフィルム基板FPC2は前述したように、配線100
の外部接続部分100cが左右２方向に集約されている。上
下方向でなく左右方向に集約させている一つの理由は前
述した35mmフィルムとのコンパチビリティである。別の
理由は次の通りである。フィルム基板FPC2はその下にメ
モリチップCHIがフェスアップボンディングされるが、
後述するように基板FPC2とチップCHIは、図中の左右方
向で傾斜させられる（第2B図と同じバイアス条件下で
は、磁石体を基準にして左が高く右が低くなるように、
右下がりの傾斜にされる）。従って、フィルム基板FPC2
は上下方向には傾斜させられないので、チップCHIを後
述する導体ケースにボンディングしてからフィルム基板
FPCとチップCHIとの電気的接続を行う場合はフィルム基
板FPC2のチップとの接続部分100cとチップCHIのパッド
とのボンディング時に、左側の全接続部分には均一な圧
力が加わり、また右側も同様に均一なボンディングがで
きる。このことはフィルム基板FPCと後述する印刷基板
との接続についても言える。（回転磁界閉込めケース実
施例１、第33,34,35図） 第33図は内側ケースRFSbを示す図であり、同図Ａは平面
図、同図Ｂはその33B−33B断面図である。このケースRF
S2bは第10図のそれと比較して、絞り部が省略されてい
るのと、底面部の板厚が右側に寄るに従って厚くされて
いる点が異なっている。同図ｂに示すように、底板の上
側の面に対し下側の面は右下がりの傾斜が約1.7°の値
で設けられている。第38B図から判るように、上側面に
は整磁板と永久磁石の磁石体が取付けられ、下側面には
チップCHIが配置される。つまりこのケースにおける厚
みの片寄りは、磁石体とチップCHIとの傾斜によるチッ
プCHIにホールディング磁界Hdcを与えるために設けられ
ている。前述した導体ケースの傾斜面は300トン程度の
加重によるプレス加工（偏肉リボン加工）で形成され
る。この傾斜面は他の方法として切削によって形成する
こともでき、また圧延時のローラを傾けること等によっ
て形成することもできる。

第10図に示すような絞り部を無くしたことにより、フィ
ルム基板が絞り部に沿って曲げられることがなくなるの
で、フィルム基板に加わるストレスが緩和される。ま
た、導体ケースRFS2b自体に傾斜面を設けているので、
第14図に示すような傾斜板INMやINNが不要となり（全部
で４枚分）部品点数を減らすことができる。部品点数の
減少は材料費や組立費の節減につながる。

第34図は外側ケースRFS2aを示す図であり、同図Ａは平
面図、同図Ｂはその34B−34B断面図である。外側ケース
RFS2aが内側ケースRFS2bと異なる点は磁気コアーPFCを
収納或ははめ込むため絞り部133を設けている点であ
る。外側ケースRFS2aの底板の上側の面には、内側ケー
スRFS2bの底板の下側の面と同様な右下がりの傾斜面が
設けられている。

第35図は外側及び内側ケースRFS2a及びRFS2bだけを組合
せた状態を示す図であり（第12図と同様、チップCHI、
フィルム基板FPC2及び磁気コアーPFCを図から省略して
いる）、同図Ａは平面図、同図Ｂはその35B−35B断面図
である。

（ケース組立体実施例１、第36図） 第36図はチップCHI、フレキシブル基板FPC2、磁気回路P
FCを外側ケースRFS2a内に実装した状態（内側ケースRFS
2bでふたをする前の状態）を示す図であり、同図Ａは上
面図、同図Ｂはその36B−36B断面図である。

チップCHIはケースRFS2a内に収納される前に基板FPC2に
取付けられる。フレキシブル基板FPC2の配線100がある
方の面を表（おもて）面と命名すると、チップCHIは、
ボンディングパッド、配線、転送路がある主面を上にし
て（フェースアップ）フレキシブル基板FPC2の裏面に取
付けられる。勿論、接続される部分は基板FPC2の配線部
分100aとチップCHIのパッド部分であるが、両者はリー
ド部分100aを上側からキャピラリ等の治具によりパッド
熱圧着することによりボンディングされる。

ボンディング後複数の基板FPC2が連なったフィルム基板
101は個々の基板FPC2に切り離され、また周囲のメッキ
時に使用した不要な配線部分や補強部分は第36図Ａのよ
うに切り落される。

導体ケースRFS2aはスタンプ式でエポキシ系樹脂等の接
着剤が塗布され、その部分に、フィルム基板FPC2にボン
ディングされたチップCHIの裏面が接着される。このと
きのチップCHIとケースRFS2aとの位置関係は、ケースRF
S2aの切欠き部分135とフィルム基板FPC2の外部導出経路
部分102a〜ｄで精度良く決められる。必要あれば更に微
細な位置決め調整は治具等を使用して可能である。

続いて磁気回路PFCがケースRFS2aの絞り部133と外側の
壁134とで形成される溝にはめ込まれる。

この状態でチップCHIの周辺にシリコーン・レジンREG2
がポッティングされ、加熱処理によりシリコーン・レジ
ンREG2は流動性を増し、毛細管現象によりフレキシブル
基板FPC2の裏面とチップCHIの主面との間に入り込み、
チップCHIはゴミの付着や湿気の侵入等から保護され
る。

ケースRFS2aの絞り部133の高さは、磁気回路FPCの厚
さ、チップCHIの厚さ等を考慮し、第36B図に示すように
フレキシブル基板FPC2がケース内全体にわたって平らに
なるように決められる。その後ケースRFS2bがケースRFS
2aとの面接触部分で超音波溶接法によって溶接される。

（磁石体実施例１、第37図） 第37図は磁石体BIM2を示す図であり、同図Ａは平面図、
同図Ｂはその側面図、同図Ｃはその37C−37C断面図であ
る。同図の磁石体BIM2は第14図のそれ（BIM）と、傾斜
板INM及びINNを省略した点で異なる。

（ケース組立体への磁石体及びバイアスコイルの実装実
施例１、第38図） 第38図は第36図で説明したケースRFS2組立体に第37図の
磁石体BIM2及び第15図のバイアスコイルBICを組み込ん
だ状態を示す図であり、同図Ａは上面図、同図Ｂはその
38B−38B断面図である。

上側磁石体BIM2aとバイアスコイルBICはお皿状の内側ケ
ースRFS2bに取付けられ、下側磁石体BIM2bは外側ケース
RFS2aの絞り部38に囲まれた平らな部分に取付けられ
る。

同図Ｂから判るように、チップCHI及び磁気回路PFCは上
下磁石体BIM2a及びBIM2bが作る平行面に対し左右方向に
傾斜させられている。また、磁気回路PFCとチップCHIと
を平行に配置する条件は第13図及び第16図の例と変わり
無いが、磁気回路PFCの最上端面とチップCHIの上面はほ
ぼ同一面となるように、チップCHIの厚さ、磁気回路PFC
の厚さ、外側ケースRFS2aの絞り部38の高さが設計さ
れ、フレキシブル基板FPC2に応力が加わらないようにさ
れている。

（磁気シールドケース実施例１、第39,40図） 第39図は上側シールドケースSHI2aを示す図であり、同
図Ａは上面図、同図Ｂは右側面図、同図Ｃは下側面図で
ある。同図Ａから判るように上側シールドケースSHI2a
の平面形状は正方形状で同じ点を通る４本の水平、垂直
及び右下がり、右上がり45°中心線（図示せず）のどの
軸に対しても対象形とされている。なお、45°中心線と
垂直に交わる４角の切欠き部154は第32図のフィルム基
板FPCの４角の導出部分102a〜102dを通すために設けら
れている。151はケースの平面部であり、152は垂直方向
に立っている壁部分である。壁152には各辺の中央部分
に突出部152a〜152dが設けられている。左右辺の突出部
152a及び152cの高さはh₂とされ、突出高さそのもの（h₂
−h₁）は、第40図で示す下側シールドケースSHI2bの厚
みt₀と同じにされる。また、上下辺の突出部152b及び15
2dの高さはh₃とされ、突出高さそのもの（h₃−h₁）は、
下側シールドケースSHI2bの厚みt₀よりも若干大きくさ
れる。例えば、h₁＝4.5,h₂＝5.0,h₃＝5.3,t₀＝0.5とさ
れ、上下シールドケースSHI2a及びSHI2bを組立てたと
き、上側シールドケースSHI2aの上下辺突出部152b及び1
52dが下側シールドケースSHI2bの下側平面部に対し僅か
に（h₃−h₁−t₀＝0.3）飛び出るようにされ、第42図に
示すセラミック印刷配線基板との位置決めを容易にする
よう工夫されている（各数値の単位はいずれもmmであ
る）。

第40図は下側シールドケースSHI2bを示しており、同図
Ａは平面図、同図Ｂは下側面図を示している。板状の下
側シールドケースSHI2bは左右上下の４辺に上側シール
ドケースSHI2aの壁152の厚さt₀に相当する凹部を有し、
この部分に上側ケースの突出部152a〜152dがはめ込まれ
るようになっている。第39及び40図に示した各ケースの
縦及び横方向の長さL103及びL104は例えば22.4mmで同じ
に設計される。

下側シールドケースSHI2bは、第18図のそれ（SHIb）と
比べて、曲げ加工が不要であり、低コストとなるだけで
なく、出来上がりデバイスの厚みを小さくできる。

（磁気シールドケース組立体実施例１、第41図） 第41図は第39,40図に示した磁気シールドケースSHI2a、
SHI2b内に第38図で示した中間組立体を実装した図を示
しており、第41A図はその平面図、同Ｂ図はその41B−41
B断面図を表わしている。

第41図に示した組立体は、最終組立品としては不要な端
子109a,109bやメッキ用配線延長部分100eを残している
が、この段階で中間組立体の動作試験や良品の選別を行
うことができ、１個当りの平均組立コストの低減が可能
となる。

なお、フィルム基板FPC2とチップCHIとの導通チェック
や短絡チェックは前述したフェースアップボンディング
後や、導体ケースRFS2等を組立てたそれぞれの段階で行
われる。

上側及び下側シールドケースRFS2a及びRFS2bはスポット
溶接法やレーザ溶接法等で接着される。

（ピングリッド端子配線基板、第42図） 第42図は、第41図で示したシールドケース組立体をピン
グリッド外部接続端子に電気的に接続するための配線基
板であり、同図Ａはその上面図、同図Ｂはその42B−42B
断面図、同図Ｃはその下面図である。

201は上面に配線205が施されたセラミックス基板であ
り、この基板は上面スルーホール接続端子206、スルー
ホール207、下面スルーホール接続端子208を有する。配
線205の他端部205aはフレキシブル配線基板FPC2のアウ
ターリード部100cが接続される部分を示している。グリ
ッド状に配置された外部接続ピン204はスルーホール207
内に形成された導電層を通じて上面端子206に電気的に
接続される。配線205のうちやや太めのものはＸコイ
ル、Ｙコイル及びバイアスコイル接続用である（Ix,Iy,
Ib各２端子）。

202はセラミックス板であり、この上にエポキシ樹脂等
によって下側シールドケースSHI2bが接着される。つま
り、このセラミックス板202は、下側シールドケースSHI
2bによって、その下に位置することになる配線部分205b
が短絡するのを防ぐ絶縁板の役割を果たしている。また
セラミックス板202は凹部202b,202dを有し、この部分に
前述した上側シールドケースSHI2aの突出部152b,152dが
はめ込まれるようになっており、シールドケース組立体
の接着時の位置決めの役割も兼ねている。セラミックス
基板201及びセラミックス板202はグリーンセラミックス
の状態で重ね合わされ、その後焼結される。

203は枠状の封止用リングであり、セラミックス基板201
の縁に銀ろう材等によって接着され、基板201から外側
に飛び出している部分に、後術するパッケージングキャ
ップPKG2が溶接されるようになっている。フレーム203
及びグリッドピン204の材質としてはセラミックスと熱
膨張係数が近いFe・Ni・Co合金（通称KOVAR）が選ばれ
る。

配線205,端子206,208,スルーホール207及びフレーム203
をろう付けする部分のセラミックス基板201にはＷのメ
タライズ層が形成されている。

２枚のセラミックス材201,202か焼結された後に、グリ
ッド・ピン204及びフレーム203は銀ろう材によってセラ
ミックス基板201にろう付けされる。Ｗメタライズ層は
銀ろうとの接着力を強める働きがある。その状態で、ピ
ングリッド配線基板TEF2に対して、すなわち露出したＷ
メタライズ層上及びコバール材上に、順次Ni,Au層が電
気メッキされる。Ni層はＷ層とAu層との接着力を強める
ために設けられる。ピン204はコバール材から成るがAu
メッキされているのでユーザにおけるプリント基板等へ
の実装に関連した半田付け性が良くなる。配線205の端
部205aのAuメッキ層はフレーム基板FPC2のAuメッキが施
されたアウターリード100cとの熱圧着ボンディングを可
能とする。フレーム203のAuメッキ層は後述するパッケ
ージングキャップPKG2の気密封止に役立つ。

セラミックス基板201の裏面にはＷメタライズ層、すな
わちAuメッキ層が209及び208の輪郭線で示されるように
フレーム203およびピン204との接着面より広めに形成さ
れ、それらの接着界面に銀ろう材等によるすき間が生じ
ないようにとており、セラミックス材の使用及び後述す
るパッケージングキャップPKG2の使用と併せて気密封止
が達成される。

なお、配線205のセラミックス板202の下に位置する部分
205bにはAuメッキ層が形成されないが、前述したフィル
ム基板FPC2よりも配線のピッチが広いので電気マイグレ
ーションの問題はない。

（ピングリッド配線基板組立体、第43図） 第43図は第41図に示すシールドケース組立体を第42図の
ピングリッド配線基板TEF2に実装した状態を示す図であ
り、同図Ａはその上面図、同図Ｂはその43B−43B断面図
である。

この組立体の作り方は、第42図に関連して説明したので
省略する。

（パッケージングキャップ実施例１、第44図） 第44図は封止用キャップを示す図で、同図Ａはその平面
図、同図Ｂはその44B−44B断面図である。

コバール製キャップPKG2は２つの壁部分221,222を有
し、２つの壁部分221と222の間の折り曲げは、壁222が
第45図からも判るように上側シールドケースSHI2aとほ
ぼ接するようにして、放熱性を上げるために設けられて
いる。

底面部分223はコバール製フレーム223のセラミックス基
板201から露出した部分に抵抗溶接法等によって溶接さ
れる。従って、上記フレーム223の露出部分とセラミッ
クス基板201の側面との段差はキャップPKG2のはめ込み
の位置合わせに役立つ。

（完成デバイス構造実施例１、第45図） 第45図は第32図〜第44図で説明した一連の変形例の完成
構造、すなわち第43図の中間組立体を第44図のキャップ
PKG2で封止した構造を示す図であり、同図Ａはその上面
図、同図Ｂはその45B−45B断面図、同図Ｃはその右側面
図である。

（実施例２、第46図、第47図） この実施例２は、第１図乃至第31図を用いて説明した本
発明が適用される磁気バブルメモリのフレキシブル配線
基板FPCを改良したもので、基板FPCに、ボード搭載時の
接続端子となるピンPINを植立させておくものである。

第46図は、実施例２に使用される基板FPCの傾斜図であ
り、第３図及び第４図に示された基板FPCと異なってい
る点は、外部接続端子接続部３に予めボードに接続する
ためのピンPINが植立されている。その他の構成は、第
３図及び第４図に示した基板FPCと同一である。

第46図に示した基板FPCを用いることによって、第23図
に示したコンタクトパッドCNPが不要となる。これは、
基板FPCに植立されたピンPINが、コンタクトパッドCNP
の持つ電気的接能を果たすからである。

さて、第46図の基板FPCを用いたモジュールの組立方法
は、第１図乃至第22図に説明した方法と殆ど同一であ
る。異なる点を説明すると、まず、第4D図の接続部３に
は、円形状外部端子9bの上に半田層13を介してピンPIN
が植立されている。そして第13図，第16図及び第20図の
ケース組立体において、ケースRFSから延び出ている基
板FPCの接続部３には、上方向にピンPINが突出してい
る。そして、第20図の組立体を本発明が適用される磁気
バブルメモリの例と同様にパッケージングケースPKG内
に挿入した後、延び出た接続部３を内側シールドケース
SHIbの下面の沿うように接着する。しかる後、ピンPIN
を端子固定板TEFの開口に挿入し、端子固定板TEFをシー
ルドケースSHI及びパッケージングケースPKGに固着する
ことにより、第47図に示すモジュールが得られる。

このモジュールによれば、外部駆動回路を搭載したボー
ドヘモジュールを直接実装することができる。

（実施例３、第48図乃至第52図） この実施例３は、端子板に接続端子を予め植立させてお
き、基板FPCの外部接続端子と上記接続端子とを接合さ
せ、端子板の接続端子によってボードへ直接実装するよ
うになすものである。

第48図は本発明の実施例３を説明するための基板FPCの
平面図であり、前述の図と同一部分は同一符号を付して
ある。同図において、基板FPCは、中央部に角形状のチ
ップ搭載部１と、その周辺部に枠形状の外部接続端子接
続部（以下接続部と称する）３′（3a′,3b′,3c′,3
d′）とを有し、全体形状がほぼ矩形状をなして一体的
に形成されている。また、このチップ搭載部１の対向辺
側には、２個の素子CHIを搭載しその端子部を接続させ
る２重枠構造の矩形状開口部４（4a,4b）およびチップC
HI位置決め用の３個の穿孔５（5a,5b,5c）が設けられて
いる。さらにこのチップ搭載部１の周辺部には外側ケー
スRFSaの折り曲げ部34および外側シールドケースSHIaの
折り曲げ部52を貫通させる２組の台形状開口部４′（4
a′,4b′,4c′,4d′）が設けられている。一方、接続部
３′には周辺部分に円環状の導体パターン9fを形成しそ
の中央部に円形状の開口４″を穿設した複数個の外部接
続端子（以下接続端子と称する）９′が所定のピッチで
整列配設され、これらの接続端子９′にはチップCHIに
接続された配線用リード9aが接続されて基板組立体BND
が構成されている。

第49図は端子板PGAを示す図であり、同図Ａは平面図、
同図Ｂはその49B−49B断面図、同図Ｃは同図Ａの49C−4
9C断面図である。同図において、端子板PGAは、電気的
絶縁性を有する材料、例えばガラスエポキシ系の樹脂板
200からなり、中央部には前述したシールドケースSHI組
立体が挿入可能な角形状の開口部201を有し、その外形
状は後述するパッケージングケースPKGの開口部が挿入
できる縦横方向の寸法を有して形成されている。また、
この樹脂板200の周辺部には前記基板FPCに設けられた外
部接続端子９′の配列と同等のピッチを有して複数本の
金属製ピン202が植設されている。

第50図はパッケージングケースPKGを示す図であり、同
図Ａは平面図、同図Ｂはその50B−50B断面図である。パ
ッケージングケースPKGは、熱伝導性の良好な材料、例
えば板厚約0.5mmのアルミニウム板を絞り加工を施し、
本体部210と、内部周辺に空間部を形成する鍔部211と、
開口端周辺部を固定する係止部212とを有して一体的に
成形され、図示しないが、その外面には黒色被膜が形成
されており、磁気バブルメモリデバイス完成後の外側ケ
ースおよび放熱体としての機能を有している。

このように構成された各構成部品は、まず最初に第48図
で説明した基板組立体BNDを第13図に示すような磁気回
路PFCとともに外側ケースRFSaと下側ケースRFSbとの間
に挟持させて接合する。この場合、基板FPCに形成され
た４個の台形状開口部4a′,4b′,4c′,4d′に外側ケー
スRFSaの各折り曲げ部34が貫通し、ケースRFS組立体の
周辺部に基板FPCの各接続部３′が枠形状に突出される
ことになる。

次にこのケースRFS組立体を前述した一対の磁石体BIMお
よびバイアスコイルBICとともに外側シールドケースSHI
aと内側シールドケースSHIbとの間に積層し挟持させて
電気的，機械的に接続する。この場合も基板FPCに形成
された４個の台形状開口部4a′,4b′,4c′,4d′に外側
シールドケースSHIaの各折り曲げ部52が貫通し、同様に
シールドケースSHI組立体の周辺部には基板FPCの各接続
部３′が枠形状に突出されることになる。

引き続きこのシールドケースSHI組立体を第49図で説明
した端子板PGA上に搭載し、端子板PGA上に突出している
各ピン202の先端部に、基板FPCの接続部３′に設けられ
ている各接続端子９′の開口４″を挿入して第51図に拡
大断面図で示すように半田203により電気的，機械的に
接続して配置される。この場合、端子板PGAに設けられ
ている開口部201内にはシールドケースSHI組立体が寸法
的余裕をもって挿入されている。次にこのシールドケー
スSHI組立体をパッケージングケースPKG内に挿入する
（第52図）。この状態ではパッケージングケースPKGの
４隅から前記基板組立体BNDの各接続部3a′,3b′,3c′,
3d′が約90度で折れ曲がり、さらに逆方向に約90度で折
り曲がってパッケージングケースPKGの鍔部211内に配置
される。次にこのパッケージングケースPKG内にポッテ
ィング法により樹脂モールドを行ってこのパッケージン
グケースPKG内に各構成部品を固定配置させるとともに
パッケージングケースPKGの係止部212を端子板PGAの底
面周辺部に係止させて磁気バルブメモリデバイスが完成
される。

このように構成によれば、基板FPCの周辺部に、チップC
HIの各配線リード9cに接続された接続端子９′を集結し
整列配置する接続部３′を設けたので、基板FPCの縦横
方向の幅寸法を小さくすることが可能となり、標準の35
mmフィルムが使用可能となって材料コスト，生産コスト
等が低減できる。また、基板FPCの周辺部に接続部３′
を設けたことにより、周辺部に対応する複数本のピン20
2が植設された端子板PGAに電気的，機械的に接続できる
ので、第51図に示すように外部駆動回路を搭載したボー
ドBODへの実装が容易となるとともに外部駆動回路へ４
方向からの配線リードの引き出しが可能となる。特にチ
ップCHI数が増大した場合、その効果が極めて大きい。
換言すれば、素子CHIの高密度実装が容易に可能とな
る。さらに基板FPCの接続部３′および端子板PGAのピン
202の配列を周辺部に一重構造とすることにより、接続
端子の高密度配置が可能となり、チップCHIにより一層
の高密度実装が可能となる。

以上説明したように本発明の実施例３によれば、フレキ
シブル基板の外部接続端子と端子板の接続端子とを接合
したことにより、フレキシブル配線基板の形状が小さく
でき、全体形状が小形化，薄形化できるとともに、外部
駆動回路を搭載したボードへの実装が容易となりかつ磁
気バブルメモリ素子の高密度実装が容易となるなどの極
めて優れた効果が得られる。

（実施例４、第53図乃至第57図） この実施例４は、モジュールの側面に接続ピンを植設し
た端子板を設け、これによりボード上にモジュールを積
層配置するようになしたものである。

この実施例４の基板としては、実施例３にて説明した第
48図の基板FPCが用いられる。

第53図は端子板PGAを示す図であり、同図Ａは平面図、
同図Ｂはその53B−53B断面図である。同図において、端
子板PGAは、電気的絶縁性を有する材料、例えばガラス
エポキシ系の樹脂板300からなり、その外形状はシール
ドケースSHI組立体の高さおよび横幅寸法とほぼ同等の
縦横方向の寸法を有する矩形状をなして形成されてい
る。またこの樹脂板300の中央部には第48図の基板FPCに
設けられた接続端子９′の配列ピッチと同等のピッチを
有して複数本の導電性ピン310が植設固定されている。
この導電性ピン310は外部駆動回路と電気的に接続させ
る外部接続端子としての機能を有している。

第54図はパッケージングケースPKGを示す図であり、同
図Ａは平面図、同図Ｂはその54B−54B断面図である。同
図において、パッケージングケースPKGは熱伝導性の良
好な材料、例えば板厚約0.5mmのアルミニウム板をプレ
ス加工を施して形成されており、その外面には図示しな
いが、黒色被覆が形成され、磁気バブルメモリデバイス
完成後の外側ケースおよび放熱体としての機能を有して
いる。

このように構成された各構成部品は、まず最初に実施例
３の第48図で説明した基板組立体BNDを、第13図に示す
ような磁気回路PFCとともに外側ケースRFSaと下側ケー
スRFSbとの間に挟持させて接合する。この場合、基板FP
Cに形成された４個の台形状開口部4a′,4b′,4c′,4d′
に外側ケースRFSaの各折り曲げ部34が貫通し、ケースRF
S組立体の周辺部には基板FPCの各接続部３′が枠形状と
なって突出されることになる。

次にこのケースRFS組立体を前述した一対の磁石体BIMお
よびバイアスコイルBICとともに外側シールドケースSHI
aと内側シールドケースSHIbとの間に積層し挟持させて
電気的，機械的に接続する。この場合も基板FPCに形成
された４個の台形状開口部4a′,4b′,4c′,4d′に外側
シールドケースSHIaの各折り曲げ部52が貫通し、同様に
シールドケースSHI組立体の周辺部には基板FPCの各接続
部３′が枠形状となって突出されることになる。

次に第56図に示すように基板FPCの各接続部３′を戦術
した端子板PGAのピン310先端部側に配置し、各接続部
３′に設けられている各接続端子９′の開口４″を各ピ
ン310の先端部310aに挿入して半田320により電気的，機
械的に接続固定する。

次に基板FPCの各接続部３′に接続固定された４個の端
子板PGAを、第55図に示すように基板組立体BNDに対して
約180度折り曲げてシールドケースSHI組立体の４周辺部
に配置し、前述した板状のパッケージングケースPKGを
上下方向から図示しない接着剤により接着する。なお、
その内部にポッティング法により樹脂モールドをおこな
ってこのパッケージングケースPKG間に各構成部品を固
定配置させることにより、第57図に平面図で示すように
４側面側に複数本の接続ピン310が整列配置された外部
接続端子を有する磁気バブルメモリデバイスが完成され
る。

このようにして構成された磁気バブルメモリデバイスDE
Vは、第58図に示すように所定の配列で例えば３個積み
重ねてこれらの端子板PGAの外部接続ピン310に、配線パ
ターン320を形成した回路基板PCBを半田付により接続し
て一体化させ、駆動回路を搭載したボードBODの開口部3
30に挿入し、ボードBODの裏面に形成されている図示し
ない回路用導体パターンと、回路基板PCBに形成されて
いる配線パターンとを半田付により接続して装着され
る。おな、第58図においては３個の磁気バブルメモリデ
バイスDEVの対向する２辺側に回路基板PCBが接続配置さ
れているが、実際には隣接する対向２辺側にも同様にし
て配置される。

このような構成によれば、磁気バブルメモリデバイスDE
VがボードBOD上に３個積層配置されるので、並列駆動が
可能となり、高速度の書き込み，読み出しができる。ま
た、３個の磁気ジキバブルメモリデバイスDEVの同一フ
ァンクション部の外部接続ピン310が同一配列個所に配
列されるので、外部接続配線が極めて容易となる。

なお、前述した実施例４においては、外部接続ピン310
を設けた端子板PGAをモジュールの４側面に設けた場合
について説明したが、本発明はこれに限定されるもので
はなく、対向する２側面に設けても同様の効果が得られ
ることは言うまでもない。

以上説明したように実施例４によれば、フレキシブル配
線基板の周辺部に設けた外部接続端子部と端子板の外部
接続ピンとを接合し、該端子板を良導電性材ケースの側
面に配置して磁気バブルメモリデバイスを構成し、この
デバイスを駆動回路基板上に複数個積層配置して電気的
に接続したことにより、磁気バブルメモリデバイス１個
当りの小さな占有面積で複数個実装配置できるので、磁
気バブルメモリ素子およびデバイスの高密度実装が容易
に実現できるとともに直列，並列駆動が可能となるなど
の極めて優れた効果が得られる。

〔発明の効果〕

以上説明したように本発明によれば、フレキシブル基板
の外部接続端子と端子板の接続端子とを接合したことに
より、フレキシブル配線基板の形状が小さくでき、全体
形状を小形化，薄形化できるとともに、外部駆動回路を
搭載したボードへの実装が容易となりかつ磁気バブルメ
モリ素子の高密度実装が容易となるなどの極めて優れた
効果が得られる。

【図面の簡単な説明】

第１図は本発明が適用される磁気バブルメモリデバイス
の全体を示す一部破断斜視図、第２図Ａは底面図、第２
図Ｂは同図Ａの2B−2B断面図、第３図は積み重ね構造を
示す分解斜視図、第４図は基板FPCを説明する図、第５
図は基板FPCに素子CHIを搭載した基板組立体BNDを示す
平面図、第６図は素子CHIを示す図、第７図は基板組立
体BNDのリードボンディングを説明する図、第８図は磁
気回路PFCを説明する図、第９図は磁気回路PFCの製作方
法を説明する図、第10図は内側ケースRFSbを示す図、第
11図は外側ケースRFSaを示す図、第12図はケースRFSの
組立図、第13図はケースRFS内に基板組立体BNDおよび磁
気回路FPCを収納した組立体の断面図、第14図は磁石体B
IMの構成を説明する図、第15図はバイアスコイルを説明
する図、第16図はケースRFS組立体に一対の磁石体BIMお
よびバイアスコイルBICを組み込んだ組立体の断面図、
第17図は外側シールドケースSHIaを示す図、第18図は内
側シールドケースSHIbを示す図、第19図はシールドケー
スSHIの組立図、第20図は第16図に示す組立体をシール
ドケースSHI内に組み込んだ組立体の断面図、第21図は
パッケージングケースPKGを示す図、第22図は端子固定
板TEFの構成を説明する図、第23図はコンタクトパッド
の構成を示す図、第24図は素子CHIの断面図、第25図は
素子CHIの磁気バブル検出器Ｄの構成を示す図、第26図
は素子CHIの磁気バブル発生器GENの構成を示す図、第27
図は素子CHIのスワップゲートSWPの構成を示す図、第28
図は素子CHIのレプリケートゲートREPの構成を示す図、
第29図Ａはバイアス磁界Hbとホールディング磁界Hdcの
関係を示す図、同図Ｂはトータル回転磁界Hr′を示す
図、第30図は磁気バブルメモリボードの全体回路を示す
図、第31図は回転磁界分布特性図、第32図はフレキシブ
ル配線基板の変形例を示す図、第33図は内側ケースRFS2
bを示す図であり、同図Ａは平面図、同図Ｂはその33B−
33B断面図、第34図は外側ケースRFS2aを示す図であり、
同図Ａは平面図、同図Ｂはその34B−34B断面図、第35図
は外側及び内側ケースRFS2a及びRFS2bだけを組合せた状
態を示す図であり、同図Ａは平面図、同図Ｂはその35B
−35B断面図、第36図はチップCHI、フレキシブル基板FP
C2、磁気回路PFCを外側ケースRFS2a内に実装した状態
（内側ケースRFS2bでふたをする前の状態）を示す図で
あり、同図Ａは上面図、同図Ｂはその36B−36B断面図、
第37図は磁石体BIM2を示す図であり、同図Ａは平面図、
同図Ｂはその側面図、同図Ｃはその37C−37C断面図、第
38図は第36図で説明したケースRFS2組立体に第37図の磁
石体BIM2及び第15図のバイアスコイルBICを組み込んだ
状態を示す図であり、同図Ａは上面図、同図Ｂはその38
B−38B断面図、第39図は上側シールドケースSHI2aを示
す図であり、同図Ａは上面図、同図Ｂは右側面図、同図
Ｃは下側面図、第40図は下側シールドケースSHI2bを示
しており、同図Ａは平面図、同図Ｂは下側面図、第41図
は第39,40図に示した磁気シールドケースSHI2a、SHI2b
内に第38図で示した中間組立体を実装した図を示してお
り、第41A図はその平面図、同Ｂ図はその41B−41B断面
図、第42図は、第41図で示したシールドケース組立体を
ピングリッド外部接続端子に電気的に接続するための配
線基板であり、同図Ａはその上面図、同図Ｂはその42B
−42B断面図、同図Ｃはその下面図、第43図は第41図に
示すシールドケース組立体を第42図のピングリッド配線
基板TEF2に実装した状態を示す図であり、同図Ａはその
上面図、同図Ｂはその43B−43B断面図、第44図は封止用
キャップを示す図で、同図Ａはその平面図、同図Ｂはそ
の44B−44B断面図、第45図は第32図〜第44図で説明した
一連の実施例の完成構造、すなわち第43図の中間組立体
を第44図のキャップPKG2で封止した構造を示す図であ
り、同図Ａはその上面図、同図Ｂはその45B−45B断面
図、同図Ｃはその右側面図である。第46図は実施例２に
使用される基板FPCの斜視図、第47図は実施例２の断面
図、第48図は実施例34に使用される基板FPCの平面図、
第49図は実施例３に使用される端子板PGAの平面図及び
断面図、第50図は実施例３に使用されるパッケージング
ケースPKGの平面図及び断面図、第51図は実施例３の端
子部の拡大断面図、第52図は実施例３の断面図、第53図
は端子板PGAを示す図であり、同図Ａは平面図、同図Ｂ
はその53B−53B断面図、第54図はパッケージングケース
PKGを示す図であり、同図Ａは平面図、同図Ｂはその54B
−54B断面図、第55図は側面に接続ピンを設けたデバイ
スの断面図、第56図は基板FPCと接続ピン310との接続を
示す断面図、第57図は４側面に接続ピンを設けたデバイ
スの平面図、第58図はデバイスをボードに実装した斜視
図である。 CHI……磁気バブルメモリチップ（素子）、FPC……フレ
キシブル配線基板（基板）、BND……基板組立体、COI…
…駆動コイル（コイル）、COR……額縁形コア（コ
ア）、PFC……磁気回路、RFS……回転磁界閉じ込めケー
ス（ケース）、RFSa……外側ケース、RFSb……内側ケー
ス、SIR……シリコーン樹脂、BIM……バイアス磁界発生
用磁石体（磁石体）、BIMa……上部磁石体、BIMb……下
部磁石体、INM……傾斜板、MAG……永久磁石板（磁石
板）、HOM……整磁板、INN……非磁性傾斜板、BIC……
バイアス磁界発生用コイル（バイアスコイル）、SHI…
…外部磁気シールドケース（シールドケース）、SHIa…
…外側シールドケース、SHIb……内側シールドケース、
REG……樹脂モールド剤、PKG……パッケージングケー
ス、TEF……端子固定板、CNP……コンタクトパッド、PG
A……端子板、BOD……ボード、１……素子搭載部、2,2
a,2b,2c,2d……折り曲げ部、3,3′,3a,3a′,3b,3b′,3
c,3c′,3d,3d′……外部接続端子接続部、4,4′,4a,4
a′,4b,4b′,4c′,4d′,4″……開口部、5,5a,5b,5c…
…穿孔、６……基板突出部、７……ベースフィルム、８
……接着剤、９′……外部接続端子、9a……配線用リー
ド、9b……外部端子、9c……接続用端子、9d……記号、
9e……インデックスマーク、9f……導体パターン、10…
…カバーフィルム、11……錫メッキ層、12……開口、13
……半田メッキ層、14……ボンディングパッド、15……
金バンプ、20a,20b,20c,20d……ヘリツクスコイル、21
a,21b……接続点、22a……Ｘコイル、22b……Ｙコイ
ル、23……磁気コア、24……タップ、25……幅の大きい
溝、26……幅の小さい溝、30……絞り部、31……折り曲
げ部、32……切欠き部、33……絞り部、34……折り曲げ
部、35……切欠き部、36……ポリイミドフィルム、37…
…接着剤、38……コイル巻線、40……巻線、51……平坦
部、52……折り曲げ部、53……凹部、54……切欠き部、
55……平坦部、56……折り曲げ部、57……凹部、58……
切欠き部、59……凹部、60,200……樹脂板、61……貫通
孔、62……非貫通孔、63……マーク、64……開口、65…
…溝、66……角部、70……素片、71……ニッケルメッキ
層、72……金メッキ層、201……開口部、202……ピン、
202a……先端部、203……半田、210……本体部、211…
…鍔部、212……係止部。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願昭60−112004 (32)優先日 昭60(1985)５月27日 (33)優先権主張国 日本（ＪＰ） (72)発明者 廣田 和夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 木城 伸夫 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (56)参考文献 特開 昭60−15888（ＪＰ，Ａ) 特開 昭55−14506（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報を記憶する磁気バブルメモリチップ
   （CHI）と、該チップと電気的に接続されたフレキシブ
   ル配線基板（FPC2）と、上記チップを囲むように配置さ
   れた額縁状のコア（COR）と、上記コアの各対向辺に施
   された回転磁界を発生するためのコイル（COI）と、上
   記配線基板の一部、上記チップ、上記コア及び上記コイ
   ルを収納する矩形状の回転磁界閉じ込めケース（RFS2）
   と磁石（MAG2）と、該磁石及び上記閉じ込めケースを収
   納する磁気シールドケース（SHI2）とを具備して成り、
   上記閉じ込めケース及び上記シールドケースの四角には
   切欠き（132、135、154、158）が設けられ、上記配線基
   板は矩形状の上記チップの搭載部とその四角から上記２
   つのケースの各切欠きを通して上記シールドケースの外
   側に放射状に延びる配線引出部（102a〜102d）を有し、
   上記配線引出部より上記２つのケースの外側に引き出さ
   れた配線の端部（109a〜109d）と外部接続ピン（204）
   とを接続したことを特徴とする磁気バブルメモリ。