JPS6374195A - 磁気バブルメモリ - Google Patents

磁気バブルメモリ

Info

Publication number
JPS6374195A
JPS6374195A JP21715486A JP21715486A JPS6374195A JP S6374195 A JPS6374195 A JP S6374195A JP 21715486 A JP21715486 A JP 21715486A JP 21715486 A JP21715486 A JP 21715486A JP S6374195 A JPS6374195 A JP S6374195A
Authority
JP
Japan
Prior art keywords
case
magnetic
chip
magnetic field
bubble memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21715486A
Other languages
English (en)
Inventor
Yoshiyuki Tsujita
辻田 嘉之
Nobuo Kijiro
木城 伸夫
Hiromichi Miyokawa
三代川 博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP21715486A priority Critical patent/JPS6374195A/ja
Publication of JPS6374195A publication Critical patent/JPS6374195A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気バブルメモリ、特に薄形化、小型化、低消
費電力化に好適な磁気バブルメモリに関する。
〔従来技術〕
ここ数年実用化されている磁気バブルメモリデバイスは
、磁気バブルメモリチップをマウントしたE字状のセラ
ミックや合成樹脂等の配線基板に、互いに非対称構造を
有する矩形状ソレノイドコイルからなる回転磁界発生用
Xコイル、Xコイルをそれぞれ挿入し直交配置して組み
立てた構造となっている。
XコイルおよびXコイルは磁気バブルメモリチップだけ
でなく、チップよりもはるかに大きい配線基板を巻く構
造であるため、各コイルの端から端迄長さが長くなり、
駆動電圧、消費電力が大きくなってしまう。また、Xコ
イル、Xコイルは磁気バブルメモリ素子に均一かつ安定
した面内回転磁界を付与するために均一なインダクタバ
ランスが要求されることから、そのコイル形状が互いに
異なる非対称構造となりかつ大型化構造とならざるを得
なかった。さらにはこれらのXコイル、Xコイルの外面
には磁気バブルメモリ素子に垂直方向のバイアス磁界を
付与する一対の永久磁石板およびその整磁板が配置され
てそれらの周辺部分が樹脂モールドにより被覆されてい
る構造であるため、垂直方向の積層厚が増大し、磁気バ
ブルメモリデバイスの薄形化、小型化への要請に対して
障害となっていた。
本件出願人はこのような問題を改善するため、フレキシ
ブル配線基板、チップを平面的に囲む額縁型コアとそれ
らを立体的に囲む回転磁界閉じ込めケース等を使用した
実装技術を開発し、特願昭60−66456号で特許出
願し、また日経エレクトロニクス 1985年12月2
日号 頁203〜218で発表した。
上記の回転磁界閉じ込めケースRFSは、第16図に示
すように導電性の優れた銅でつくられた内側導体ケース
RFSbと外側導体ケースRFSaから1戊る。このケ
ースRFS内にバブルメモリチップCHIを搭載したフ
レキシブル基板FPC1額縁形磁気コアコイルPFCを
組み込み、これらを例えばシリコーンレジンのようなレ
ジンで固定した後、両ケースの接合部分を溶接する。し
かる後、両ケースの外側面にバブルメモリチップにほぼ
垂直なバイアス磁界を与えるための整磁板HOMと磁石
板MAGを、チップCHI面と磁石板MAGとの一定の
傾斜角を与えるための傾斜板INNを介して接着する。
磁気バブルメモリデバイスのパッケージとして完成させ
るためには、以下の工程でバイアスコイル取付け、磁気
シτルドケース取付け、パッケージケース取付け、外部
リードとの接続等の作業が必要であるが、ここでは説明
を省略する。上述の磁石板接着後のパッケージの状態を
第16図に示す。第16図において、内導体ケースRF
Sb及び外導体ケースRF S aの磁石取付は面(傾
斜板INNと接する面)は、チップ表面と平行でその精
度は±0.2’必要であるが、内導体ケースRFSb取
付は時に図に示すように内導体ケースRFSbが外導体
ケースRFSaに対して傾いて取付けられ易い(例えば
第16図では、内導体ケースRFSbが右上がりになっ
ている)。このため、内導体ケースRFSbに接着され
る磁石とチップとの傾斜角が必要精度(例えば、1.7
±0.2°)内に入らないという問題が発生し易い。こ
の理由は、導体ケース内の額縁形磁気コアCORに巻線
したコイルC○工の高さのばらつきが大きくて、左右ま
たは上下で高さが大きく異なっていたり、ケース内に充
填するレジンの厚さがばらつくためである。
このような理由で、磁石MAGとチップCHIとの傾斜
角精度が悪くなると、例えば傾斜角が小さすぎる場合に
は、バブルメモリの読み出し及び書き込み動作の開始及
び終了時にチップ内のバブルが不安定になってエラーを
生ずるいbゆるスタートストップ不良が発生する。また
、傾斜角が大き過ぎる場合には、バブルメモリとして動
作可能なバイアス磁界の範囲が狭くなるというバイアス
マージン不良が発生する。
〔発明が解決しようとする問題点〕
本発明の一つの目的は磁気バブルメモリチップとバイア
ス磁石との傾斜角設定精度の優れた磁気バブルメモリを
提供することである。
本発明の他の目的は、薄形化を可能とした磁気バブルメ
モリを提供することにある。
本発明の他の目的は、全体の体積を小さくして小型化を
可能とした磁気バブルメモリを提供することにある。
本発明の他の目的は、消費電力を低減させた磁気バブル
メモリを提供することにある。
本発明の他の目的は1回転磁界発生用コイルのインダク
タンスを小さくしてV1積を小さくさせた磁気バブルメ
モリを提供することにある。
本発明の他の目的は、構成部品の組立の自動化を可能又
は容易にした磁気バブルメモリを提供することにある。
本発明の他の目的は、大容量化等に入出力等の接続端子
数を増大させることができる磁気バブルメモリを提供す
ることにある。
本発明の他の目的は、磁気バブルメモリ素子のバイアス
磁界方向に対する傾斜角度を容易かつ高精度で設定可能
とした磁気バブルメモリを提供することにある。
本発明の他の目的はカセットの小型化が可能な磁気バブ
ルメモリを提供することである。
本発明の他の目的は磁気バブルメモリデバイスの周辺回
路を安いコストで製造できる磁気バブルメモリを提供す
ることである。
本発明の他の目的はボード実装を容易にした磁気バブル
メモリを提供することにある。
本発明の更に他の目的は高密度実装を可能とした磁気バ
ブルメモリを提供することである。
〔問題点を解決するための手段〕
本発明の一実施例によれば、内側回転磁界閉じ込めケー
スRFSb(Aの部分)を外側回転磁界閉じ込めケース
RFSaの水平端面Bで接合した磁気バブルメモリが提
供される(第1図)。
〔作用〕
このような構成によれば、内側回転磁界閉じ込めケース
RFSbの傾斜角を内外両回転磁界閉じ込めケースだけ
で設定できるので、回転磁界発生コイルCOI等の厚さ
のばらつき等に影響されることなく精度良く設定できる
〔実施例〕
次に図面を用いて本発明の詳細な説明する。
(全体構造の概要 第2図) 第2図(a)、(b)及び(Q)は本発明による磁気バ
ブルメモリデバイスの一実施例を説明するための図であ
り、同図(a)はその上面図、同図(b)はその2B−
2B断面図、同図(c)はその側面図である。CHIは
磁気バブルメモリチップ(以下チップと称する)であり
、この図ではチップCHIは1個のみ表示しているが複
数門並べて配置する場合もある。(1つの大容量チップ
よりも、合計記憶容量をそれに合せた複数分割チップ構
成の方がチップ歩留が良い)。FPCはチップCI(I
を搭載しかつ4隅にチップCHIと外部接続端子との結
線用線群延長部を有する)Iノキシブル配線基板(以下
シん板と称する)である。C○工はチップCHIをほぼ
同一平面上でとり囲み対向辺が互いに平行となるように
配置された駆動コイル(以下コイルと称する)、COR
は四角形コイル集合体COIの中空部分を貫通するよう
に設けられた固定配置された軟磁性材からなる額縁形コ
ア(以下コアと称する)であり、このコアCORと各コ
イルC○工とでチップCHIに面内回転磁界を付与する
磁気回路PFCを構成している。
RFSは基板FPCの中央四角形部分と、2個のチップ
CHIおよび磁気回路PFCの全体を収納する回転磁界
閉じ込めケース(以下ケースと称する)である。ケース
RFSは2枚の独立した板RFSb及びRFSaを加工
して形成され、ケースの側面部で上下の板は電気的に接
続されている。
下側ケースR,F S aはチップCHIが配置された
部分よりやや広めの範囲で中央部分の隙間が狭くなるよ
う周辺部分に絞り部が形成されている。この絞り部は磁
石体の位置決めにも利用できる。ケースRFSは磁気磁
界閉じ込めと軟弱な基板FPCを機械的に支持する一石
二鳥の効果、働きを持っている。
ケースRFSとチップCHIとの間には、特にチップC
HIの側面部に隙間SIRがあるが、チップCHIの平
面部も含めてこの隙間部分SIRにはシリコーン樹脂が
コーティング又は充填され、チップ主表面に組立中に異
物が付着したり、組立後に水分がチップ主表面又は側面
部に侵入することが少なくなるよう、パッシベーション
効果が意図されている。もし、ケースRFSの外側で完
全な気密封止ができる場合、樹脂SIRの充填は省略し
ても良い。上側のケースRFS bは左に寄るに従って
また下側のケースRF S aは右に寄るに従って板厚
がJrJ、<なっており、それによって、チップCHI
と後述する磁石体BIMとの間に傾斜角を持たせ、チッ
プCHIにホールディング磁界が加わるようにしている
。M A GはケースRFSの外側に配置された一対の
永久磁石板(以下磁石板と称する)である。ROMは前
記各磁石板〜IAGの内側でそれと重ねて配置されたソ
フトフェライトのような磁性材からなる一対の整磁板で
ある。
磁石板MAGは全面にわたって均一の板厚を有して形成
されている。BICは上側磁石体B 工Mの周縁部とケ
ースRFSとの間のi4状隙間部分に配置されたバイア
ス磁界発生用コイル(以下バイアスコイルと称する)で
ある。バイアスコイル[3工Cは磁石板MAGの磁力を
チップCHIの特性に合せて調整したり、バイアスマー
ジンを測定したり、チップCHIのバブルをオールクリ
ア(全消去)する場合に駆動される。SHIは前記チッ
プCHIを搭載した基板FPCおよび磁気回路PFCを
収納したケースRFSと、その外側で、一対の磁石体B
IM、BIMおよびバイアスコイルBICを収納する磁
性材からなる外部磁気シールドケース(以下シールドケ
ースと称する)である。
シールドケースSHIの材料としては、透磁率μが高く
、飽和磁束密度Bsが大きく、Hcの小さい磁性体が好
ましく、パーマロイやフェライトがそのような特性を持
っているが、本実施例では折り曲げ加工に適し、機械的
な外力に対して強いパーマロイの鉄・ニッケル合金が選
択された。PKGは前記シールドケースS’HIの外周
面に接着あるいははめ込みにより取り付けられた熱伝導
率が高く、加工のし易いAΩのような材質からなるパッ
ケージングケースである。
(全体構造の特長 第2図) 第2図に示した磁気バブルメモリデバイス全体構造の特
長点は下記のように列挙される。しかし、本実施例によ
る特長点はこれらに限定されるものではなく、他の特長
点は第3図以降の説明からも明らかとなるであろうが、
ここでは各借成部品間の関連性を中心として特長点を述
べる。
(1)回転磁界発生コイルPFCを額縁型にして、バブ
ルメモリチップCHIをその面内にほぼ同一平面上で配
置しているので、バブルデバイス全体の厚さを薄くでき
る。現今の主流技術では、チップ上下面をX及びYコイ
ルでぐるぐる巻いているため、デバイス全体の厚さはチ
ップ厚、Xコイル厚及びYコイル厚の和の関数となるか
らである。
(2)Xコイル及びYコイルがほぼ同一平面に配置され
ているので、従来のXコイル上に重ねてYコイルを巻い
た構造に比べ下記の効果がある。
■コイルの総巻線長が長くならない。従ってインダクタ
ンスLを小さくでき、低電圧駆動や低消費電力化を可能
とした。
■Xコイル及びYコイルとチップCHIとの距離を等し
くすることができ、磁界分布をバランスのとれたものと
することができる。
(3)回転磁界発生コイルPFCを導体ケースRFSで
νaんでいるので磁束の漏れが少なくチップCHIに対
する駆動効率を高められる。
(4)導体ケースRFSは、回転磁界Hr発生コイルP
FCから発生された交流磁界が透磁率μの大きい磁石体
BIMに漏れるのを防ぎ、他方磁石体BIMからチップ
CHIへ加えられるべきバイアス磁界Hbの直流磁界に
対しては実質的にその通過を妨げないという選択性があ
る。
(5)導体ケースRFSとしては、従来配線基板として
使用されていたエポキシガラス等に比べ硬い銅のような
材質を使用しているため、チップCHIを機械的に強固
に支持できる。
従って、特に製造歩留を上げるため等に複数チップ実装
構成とした場合は、チップ間の傾斜角度バラツキが磁気
特性に大きな影響を与えるが、本実施例によればチップ
間の傾斜角度のバラツキを小さく押えられる。
(6)配線基板としてフレキシブルフィルム基板FPC
を使用しているため下記の効果が得られる。
■基板厚を小さくできる。
■リードボンディング方式を採用できるので従来のワイ
ヤホンディング方式に比ベボンディング部分が占める厚
さを小さくできる。
■上記の、■の効果は、磁気回路のギャップ(透磁率μ
の小さい部分)を小さくでき小さい厚さ、又は小さい平
面積のバイアス磁石MAGを使用することができ、デバ
イス全体の薄型化又は平面積の縮小化につながる。
■回転磁界閉じ込めケースRFSの配線取り出し用開口
幅を小さくできる。従って、回転磁界の漏れを最小限に
留めることができる。
(7)配線基板FPCの外部導出配線を四角形の角部に
集約させているので、回転磁界閉じ込めケースRFSの
開口を最も影響の小さい角部に設けることができる。
(8)シールドケースSHIは透磁率μの大きいパーマ
ロイ等の磁性材料で構成しているため。
磁石MAGを磁界源とする磁気回路の磁気抵抗を小さく
できるので、磁石MAGの厚さや平面積を小さくできる
(9)シールドケースSHIは飽和磁束密度Bsの大き
いパーマロイ等の磁性材料で構成しているため、外来の
磁界ノイズをバイパスし。
チップCHIに伝えない働きがある。
(10)上記(8)、’(9)はそれぞれ、シールドケ
ースSHIの厚さを薄くすることにつながる。
(11)シールドケースSHIはパーマロイのような鉄
−ニッケル合金を使用しているため、折り曲げ加工に適
し、又機械的な外力に対してその中に組み込まれた部品
を保護する働きがある。
(12)回転磁界発生コイルPFCとバイアスコイルB
ICを共にコア型にしているので、パッケージングケー
スSHI又はPKG内での収納効率又は実装密度を高め
ることができる。
(13)コアー〇ORと下側整磁板HOMとの間には下
側ケースRFSaを挿入しているため、その間隔はコイ
ルC○工の厚さの他に下側回転磁界閉じ込めケースRF
Saの厚さ及び折り曲げ角度で微調整できる。この距離
は短ければ短い程全体の平面的な大きさを小さくするこ
とができ、コイル長の低減による低消費電力化につなが
る。しかしながら、その距離が短か過ぎると磁石MAG
からの直流バイアス磁界Hbが透磁率の高いコアーCO
Rに漏れてしまい、チップ周辺部分におけるバイアス磁
界の一様性が悪くなる。従って、この距離は上記特性上
非常にシビアであり、本構造によるとその調整が精密に
できる。
(14)下側回転磁界閉じ込めケースRFSaの周辺に
絞り部を設けているため、磁石体BIMの位置合せが容
易である。
次に前述した各構成部品の構造について説明する。
(フレキシブル配線基板 第3図) 第3図にフレキシブル配線基板の平面図を示す。
配線100の引出し方向は、回転磁界閉じ込めケース内
から外側に導き出される部分102a〜102dでは4
方向となっているが、後述する(第13図)セラミック
ス印刷基板との接続部分(フィルム101の開口部10
4込、104に部分)では左右の2方向に集約されてい
る。
フレキシブル基板FPCには配線100の延長部分10
0dを設けられ、組立途中段階での特性検査ができるよ
うにしている。端子109bはプローブ針等を接触させ
ることができる端子である。
自動組立等を容易にするため、或は業界fXI準仕様の
フィルム基板や製造装置を使用できるように、フィルム
基板101 (FPC)の幅(図中縦の長さ)を35+
nmに制限している。また、フィルム1o1には送り穴
105aが設けられている。
このフィルム101は、組立途中で、図の一点鎖線で示
した線で切断され、完成品として不要な部分は切り離さ
れる。基板FPCは、厚さ50μm程度のポリイミド樹
脂フィルムから成るベースフィルム上にエポキシ系の接
着剤によって銅薄膜を貼り合わせ、銅薄膜をエツチング
技術によりパターニングして得られた銅下地配線パター
ンを有する。銅下地配線層上には電気メツキ法等により
、Niメッキ層、Auメッキ層が順次形成される。
このAuメッキ層は、銅層の電気的マイグレーションを
防止したり、磁気バブルメモリチップCH工の′ポンデ
ィングパッドとの熱圧着ボンディングを容易にするため
に設けられる。Ni層は銅層と金層との密着性を良くす
るために使用される。各コマの配線パターン100はこ
の段階においては図中外周に設けられた枠状のパターン
や延長部分100eによってつながっているが、これは
T /!。
メッキのためである。
1コマのフィルム基板FPCは前述したように、配線1
00の外部接続部分100cが左右2方向に集約されて
いる。上下方向でなく左右方向に集約させている一つの
理由は前述した35Mnフィルムとのコンパチビリティ
である。別の理由は次の通りである。フィルム基板FP
Cはその下にメモリチップCHIがフェスアップボンデ
ィングされるが、後述するように基板FPCとチップC
HIは、図中の左右方向で傾斜させられる。従って、フ
ィルム基板FPC2は上下方向には傾斜させられないの
で、チップCHIを後述の導体ケースにボンディングし
てからフィルム基板FPCとチップCHIとの電気的接
続を行う場合はフィルム基板FPCのチップとの接続部
分100cとチップCHIのパッドとのボンディング時
に、左側の全接続部分には均一な圧力が加わり、また右
側も同様に均一なボンディングができる。このことはフ
ィルム基板FPCと後述する印刷基板との接続について
も言える。
(回転磁界閉込めケース、第4.5.6図)第4図は内
側ケースRFSbを示す図であり、同図Aは平面図、同
図Bはその4B−4B断面図である。このケースRFS
bは底面部の板厚が右側に寄るに従って厚くされている
。同図Bに示すように、底抜の上側の面に対し下側の面
は右下がりの傾斜が約1.76の値で設けられている。
第9B図から判るように、上側面には整磁板と永久磁石
の磁石体が取付けられ、下側面にはチップCH工が配置
される。つまりこのケースにおけるノフみの片寄りは、
磁石体とチップCHIとの傾斜によるチップCHIにホ
ールディング磁界Hdcを与えるために設けられている
。前述した導体ケースの傾斜面は300トン程度の加重
によるプレス加工(偏肉リボン加工)で形成される。こ
の傾斜面は他の方法として切削によって形成することも
でき、また圧延時のローラを傾けること等によって形成
することもできる。
内側ケースRFSbの4辺壁部分131の先端は外側に
折り曲げられ突出部Aが設けられる。
特願昭60−66456号のそれに示すような絞り部を
無くしたことにより、フィルム基板が絞り部に沿って曲
げられることがなくなるので、フィルム基板に加わるス
トレスが緩和される。また、導体ケースRFSb自体に
傾斜面を設けているので、同号に示すような傾斜板IN
MやI N Nが不要となり(全部で4枚分)部品点数
を減らすことができる。部品点数の減少は材料費や組立
費の節減につながる。
第5図は外側ケースRFSaを示す図であり、同図Aは
平面図、同図Bはその5B−5B断面図である。外側ケ
ースRFSaが内側ケースRFSbと異なる点は磁気コ
アーPFCを収納或ははめ込むための絞り部133を設
けている点である。
外側ケースRFSaの底抜の上側の面には、内側ケース
RFSbの底板の下側の面と同様な右下がりの傾斜面が
設けられている。
第6図は外側及び内側ケースRF S a及びRFsb
だけを組合せた状態を示す図であり(チップCHI、フ
ィルム基板FPC及び磁気コアーPFCを図から省略し
ている)、同図Aは平面図、同図Bはその6B−6B断
面図である。
同図Bから判るように、内側ケースRFSbはその突出
部Aと外側ケースRFSaの4辺壁先端部Bとで位置決
めされるので、内側ケースRFSbの磁石体を取付ける
上面部の角度は精度良く設定される。
なお、突出部Aは図では内側ケースRFSbの4辺に設
けているが、左右の対向辺2辺にだけ設けても良い。
(ケース組立体、第7図) 第7図はチップCHI、フレキシブル基板FPC1特願
昭60−66456号に示すような磁気回路PFCを外
側ケースRFSa内に実装した状態(内側ケースRFS
bでふたをする前の状態)を示す図であり、同図Aは上
面図、同図Bはその7 B −,7B断面図である。
チップCHIはケースRF S a内に収納される前に
基板FPCに取付けられる。フレキシブル基板FPCの
配線100がある方の面を表(おもて)面と命名すると
、チップCHIは、ポンディングパッド、配線、転送路
がある主面を上にして(フェースアップ)フレキシブル
基板FPCの裏面に取付けられる。勿論、接続される部
分は基板FPCの配線部分100aとチップCHIのパ
ッド部分であるが、両者はリード部分100aを上側か
らキャピラリ等の治具によりパッド八熱圧着することに
よりボンディングされる。
ボンディング後複数の基板FPCが連なったフィルム基
板101は個々の基板FPCに切り離され、また周囲の
メッキ時に使用した不要な配線部分や補強部分は第7図
Aのように切り落される。
導体ケースRF S aはスタンプ式でエポキシ系樹脂
等の接着剤が塗布され、その部分に、フィルム基板FP
CにボンディングされたチップCHIの裏面が接着され
る。このときのチップCHIとケースRFSaとの位置
関係は、ケースRFSaの切欠き部分135とフィルム
基板FPCの外部導出経路部分102a”dで精度良く
決められる。
必要あれば更に微細な位置決め調整は治具等を使用して
可能である。
続いて磁気回路PFCがケースRFSaの絞り部133
と外側の壁134とで形成される溝にはめ込まれる。
この状態でチップC)IIの周辺にシリコーン。
レジンSIRがポツティングされ、加熱処理によりシリ
コーン・レジンSIRは流動性を増し、毛細管現象によ
りフレキシブル基板FPCの裏面とチップCHIの主面
との間に入り込み、チップCHIはゴミの付着や湿気の
侵入等から保菌される。
ケースRFSaの絞り部133の高さは、磁気回路FP
Cの厚さ、チップCHIの厚さ等を考慮し、第7B図に
示すようにフレキシブル呆板FPCがケース内全体にわ
たって平らになるように決められる。その後ケースRF
SbがケースRFSaとの接触部分で超音波溶接法によ
って溶接される。
(磁石体、第8図) 第8図は磁石体B■Mを示す図であり、同図Aは平面図
、同図Bはその側面図、同図Cはその8C−8C断面図
である。
(ケース組立体への磁石体及びバイアスコイルの実装、
第9図) 第9図は第7図で説明したケースRFS組立体に第8図
の磁石体BIM及び特願昭60−66456号に示すよ
うなバイアスコイルBICを組み込んだ状態を示す図で
あり、同図Aは上面図、同図Bはその9B−9B断面図
である。
上側磁石体B I M aとバイアスコイルBICはお
皿状の内側ケースRFSbに取付けられ、下側磁石体B
IMbは外側ケースRF S aの絞り部38に囲まれ
た平らな部分に取付けられる。
同図Bから判るように、チップCHI及び磁気回路PF
Cは上下磁石体B I M a及びBIMbが作る平行
面に対し左右方向に傾斜させられている。
また、磁気回路PFCとチップCHIとを平行に配置す
る条件は同号の例と変わり無いが、磁気回路PFCの最
上端面とチップCHIの上面はほぼ同一面となるように
、チップCHIの厚さ、磁気回路PFCの厚さ、外側ケ
ースRFSaの絞り部38の高さが設計され、フレキシ
ブル基板FPCに応力が加わらないようにされている。
(磁気シールドケース、第10図) 第10図は上側シールドケースS HI aを示す図で
あり、同図Aは上面図、同図Bは右側面(4、同図Cは
下側面図である。同図Aから判るように上側シールドケ
ースS HI aの平面形状は正方形状で同じ点を通る
4本の水平、垂直及び右下がり。
右上がり45°中心線(図示せず)のどの軸に対しても
対象形とされている。なお、45°中心線と垂直に交わ
る4角の切欠き部154は第2図のフィルム基板FPC
の4角の導出部分102a〜102dを通すために設け
られている。151はケースの平面部であり、152は
垂直方向に立っている壁部分である。壁152には各辺
の中央部分に突出部152a〜152dが設けられてい
る。
左右辺の突出部152a及び152cの高さはh2とさ
れ、突出高さそのもの(h2−h□)は、第11図で示
す下側シールドケースS HI bの厚みtoと同じに
される。また、上下辺の突出部152b及び152dの
高さはり、とされ、突出高さそのもの(h、−h工)は
、下側シールドケース5I−I I bの厚さt。より
も若干大きくされる。例えば、h□=4.5.h2=5
.0.h、=5.3.t。
=0.5とされ、上下シールドケースS HI a及び
5HIbを組立てたとき、上側シールドケース5HIa
の上下辺突出部152b及び152dが下側シールドケ
ース5HIbの下側平面部に対し僅かに(h、−hニー
t。=0.3)飛び出るようにされ、第13図に示すセ
ラミック印刷配線基板との位置決めを容易にするよう工
夫されている(各数値の単位はいずれも■である)。
第11図は下側シールドケース5HIbを示しており、
同図Aは平面図、同図Bは下側面図を示している。板状
の下側シールドケース5HIbは左右上下の4辺に上側
シールドケースS HI aの壁152の厚さtoに相
当する凹部を有し、この部分に上側ケースの突出部15
2a〜152dがはめ込まれるようになっている。第1
0及び11図に示した各ケースの縦及び横方向の長さL
103及びL104は例えば22.4mo+で同じに設
計される。
下側シールドケース5HIbは、特願昭60−6645
6号のそれ(SHIb)と比べて、曲げ加工が不要であ
り、低コストとなるだけでなく、出来上がりデバイスの
厚みを小さくできる。
(磁気シールドケース組立体、第12図)第12図は第
10.11図に示した磁気シールドケース5HIa、5
HIb内に第9図で示した中間組立体を実装した図を示
しており、第12A図はその平面図、同B図はその12
B−128!97面図を表わしている。
第12図に示した組立体は、最終組立品としては不要な
端子109a、109bやメッキ用配線延長部分100
eを残しているが、この段階で中間組立体の動作試験や
良品の選別を行うことができ、1個当りの平均組立コス
トの低減が可能となる。
なお、フィルム基板FPCとチップCHIとの導通チェ
ックや短絡チェックは前述したフェースアップボンディ
ング後や、導体ケースRFS等を組立てたそれぞれの段
階で行われる。
上側及び下側シールドケースRFSa及びRFsbはス
ポット溶接法やレーザ溶接法等で接着される。
(ピングリッド端子配線基板、第13図)第13図は、
第12図で示したシールドケース組立体をピングリッド
外部接続端子に電気的に接続するための配線基板であり
、同図Aはその上面図、同図Bはその13B−13B断
面図、同図Cはその下面図である。
201は上面に配線205が施されたセラミックス基板
であり、この基板は上面スルーホール接続端子206、
スルーホール207、下面スルーホール接続端子208
を有する。配線205の他端部205aはフレキシブル
配線基板FPC2のアウターリード部100cが接続さ
れる部分を示している。グリッド状に配置された外部接
続ピン204はスルーホール207内に形成された導電
層を通じて上面端子206に電気的に接続される。
配線205のうちやや太めのものはXコイル、Yコイル
及びバイアスコイル接続用である(Ix、 Iy、Ib
各各端端子。
202はセラミックス板であり、この上にエポキシ樹脂
等によって下側シールドケース5HIbが接着される。
つまり、このセラミックス板202は、下側シールドケ
ース5HIbによって、その下に位置することになる配
線部分205bが短絡するのを防ぐ絶縁板の役割を果た
している。またセラミックス板202は凹部202b、
202dを有し、この部分に前述した上側シールドケー
ス5HIaの突出部152b、152dがはめ込まれる
ようになっており、シールドケース組立体の接着時の位
置決めの役割も兼ねている。セラミックス基板201及
びセラミックス板202はグリーンセラミックスの状態
で重ね合わされ、その後焼結される。
203は枠状の封止用リングであり、セラミックス基板
201の縁に銀ろう材等によって接着され、基板201
から外側に飛び出している部分に、後述するパッケージ
ングキャップPKGが溶接されるようになっている。フ
レーム203及びグリッドピン204の材質としてはセ
ラミックスと熱膨張係数が近いFe−N1−co合金(
通称KOVAR)が選ばれる。
配線205.端子206,208.スルーホール207
及びフレーム203をろう付けする部分のセラミックス
基板201にはWのメタライズ層が形成されている。
2枚のセラミックス材201,202が焼結された後に
、グリッド・ピン204及びフレーム203は銀ろう材
によってセラミックス基板201にろう付けされる。W
メタライズ層は銀ろうとの接着力を強める働きがある。
その状態で、ピングリッド配線基板TPTに対して、す
なわち露出したWメタライズ層上及びコバール材上に、
順次Ni、Au層が電気メッキされる@ N1FPJは
W層とAu層との接着力を強めるために設けられる。ピ
ン204はコバール材から成るがAuメッキされている
のでユーザにおけるプリント基板等への実装に関連した
半田付は性が良くなる。配線205の端部205aのA
uメッキ層はフィルム基板FPC2のAuメッキが施さ
れたアウターリード100Cとの熱圧着ボンディングを
可能とする。フレーム203のAuメッキ層は後述する
パッケージングキャップPKGの気密封止に役立つ。
セラミックス基板201の裏面にはWメタライズ層、す
なわちAuメッキ層が209及び208の輪郭線で示さ
れるようにフレーム203およびピン204との接着面
より広めに形成され、それらの接着界面に銀ろう材等に
よるすき間が生じないようにとており、セラミックス材
の使用及び後述するパッケージングキャップPKGの使
用と併せて気密封止が達成される。
なお、配線205のセラミックス板202の下に位置す
る部分205bにはAuメッキ層が形成されないが、前
述したフィルム基板FPCよりも配線のピッチが広いの
で電気マイグレーションの問題はない。
(ピングリッド配線品板組立体、第14図)第14図は
第12図に示すシールドケース組立体を第13図のピン
グリッド配線基板TEFに実装した状態を示す図であり
、同図Aはその上面図、同図Bはその14B−14B断
面図である。
この組立体の作り方は、第13図に関連して説明したの
で省略する。
(パッケージングキャップ、第15図)第15図は封止
用キャップを示す図で、同図Aはその平面図、同図Bは
その15B−15B断面図である。
コバール製キャップPKGは2つの壁部分221.22
2を有し、2つの壁部分221と222の間の折り曲げ
は、壁222が第2図からも判るように上側シールドケ
ースS HI aとほぼ接するようにして、放熱性を上
げるために設けられている。
底面部分223はコバール製フレーム223のセラミッ
クス基板201から露出した部分に抵抗溶接法等によっ
て溶接される。従って、上記フレーム223の露出部分
とセラミックス基板201の側面との段差はキャップP
KGのはめ込みの位置合わせに役立つ。
(完成デバイス構造、第2図、第1図)第2図は第3図
〜第15図で説明した一連の変形例の完成構造、すなわ
ち第14図の中間組立体を第15図のキャップPKGで
封止した構造を示している。また、第1図は第2図Bの
左側部分を拡大した図である 〔発明の効果〕 以上本発明の実施例によれば、内側シールドケースRF
Sbの先端部を折曲げ(A)、それを外側シールドケー
スRF S aの先端部Bに接合しているので、磁石体
BIMの取付面の角度を精度良く設定できる。
【図面の簡単な説明】
第1図〜第15図は本発明の実施例を示す図であり、第
1図は本発明によるバブルメモリデバイスを示し第2図
Bの左側を拡大した図、第2図は第3図〜第15図で説
明した一連の部品の組立完成構造、すなわち第14図の
中間組立体を第15図のキャップPKGで封止した構造
を示す図であり、同図Aはその上面図、同図Bはその2
B−2B断面図、同図Cはその右側面図、第3図はフレ
キシブル配線基板を示す平面図、第4図は内側ケ−スR
FSbを示す図であり、同図Aは平面図、同図Bはその
4 B −4−B断面図、第5図は外側ケースRFSa
を示す図であり、同図Aは平面図、同図Bはその5B−
5B断面図、第6図は外側及び内側ケースRFSa及び
RFSbだけを組合せた状態を示す図であり、同図Aは
平面図、同図Bはその6B−6B断面図、第7図はチッ
プCHI、フレキシブル基板FPC,磁気回路PFCを
外側ケースRFSa内に実装した状態(内側ケースRF
Sbでふたをする前の状態)を示す図であり、同図Aは
上面図、同図Bはその7B−7B断面図、第8図は磁石
体BIMを示す図であり、同図Aは平面図、同図Bはそ
の側面図、同図Cはその8C−8C断面図、第9図は第
7図で説明したケースRFS組立体に第8図の磁石体B
IM及びバイアスコイルBICを組み込んだ状態を示す
図であり、同図Aは上面図、同図Bはその9B−9B断
面図、第10図は上側シールドケースS HI aを示
す図であり、同図Aは上面図、同図Bは右側面図、同図
Cは下側面図、第11図は下側シールドケース5I(I
bを示しており、同図Aは平面図、同図Bは下側面図、
第12図は第10.11図に示した磁気シールドケース
5HIa、5HIb内に第9図で示した中間組立体を実
装した図を示しており、第12A図はその平面図、同B
図はその12B−12B断面図、第13図は、第12図
で示したシールドケース組立体をビングリッド外部接続
端子に電気的に接続するための配線基板であり、同図A
はその上面図、同図Bはその13B−13B断面図、同
図Cはその下面図、第14図は第12図に示すシールド
ケース組立体を第13図のピングリッド配線基板TEF
に実装した状態を示す図であり、同図Aはその上面図、
同図Bはその14B−14B断面図、第15図は封止用
キャップを示す図で、同図Aはその平面図、同図Bはそ
の15B−15B断面図、第16図は従来の磁気バブル
メモリの組立途中段階を示す断面図である。 CHI・・・磁気バブルメモリチップ(素子)、FPC
・・・フレキシブル配線基板(基板)、cOI・・・駆
動コイル(コイル)、COR・・・額縁形コア(コア)
、PFC・・・磁気回路、RFS・・・回転磁界閉じ込
めケース(ケース)、RFSa・・・外側ケース、RF
Sb・・・内側ケース、SIR・・・シリコーン樹脂、
BIM・・バイアス磁界発生用磁石体(磁石体) 、M
AG・・永久磁石板(磁石板)、HOM・・・整磁板。 BIC・・・バイアス磁界発生声コイル(バイアスコイ
ル)、SHI・・・外部磁気シールドケース(シールド
ケース)、5HIa・・・外側シールドケース、SHよ
り・・・内側シールドケース。 PKG・・・パンケージングケース、201・・セラミ
ックスプリント配線基板、202・・・セラミックス・
カバープレート、203・・・封止リング。 代理人 弁理士   小川 勝男 ζ・さ ドベ 4゜ RFSa RFS 1()5a 第8図B 叩 図面の浄書(内容に変更ない 第11図A 矩功 第11図B 手続補正書(右動 昭和61年12月10日

Claims (1)

    【特許請求の範囲】
  1. 1、情報を記憶する磁気バブルメモリチップと、該チッ
    プに回転磁界を供給するためのコイルと、上記回転磁界
    を閉じ込めるための第1及び第2のケースとを具備して
    成り、上記第2のケース上の外側面に配置された上記チ
    ップにバイアス磁界を与えるための磁石とを具備して成
    り、上記第2のケースは底面と側壁を有する上面開放の
    皿状のケースであって、上記側壁の端面に上記第1のケ
    ースを延長して接合してなることを特徴とする磁気バブ
    ルメモリ。
JP21715486A 1986-09-17 1986-09-17 磁気バブルメモリ Pending JPS6374195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21715486A JPS6374195A (ja) 1986-09-17 1986-09-17 磁気バブルメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21715486A JPS6374195A (ja) 1986-09-17 1986-09-17 磁気バブルメモリ

Publications (1)

Publication Number Publication Date
JPS6374195A true JPS6374195A (ja) 1988-04-04

Family

ID=16699700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21715486A Pending JPS6374195A (ja) 1986-09-17 1986-09-17 磁気バブルメモリ

Country Status (1)

Country Link
JP (1) JPS6374195A (ja)

Similar Documents

Publication Publication Date Title
US7456552B2 (en) Piezo-electric oscillator and method of manufacturing the same
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPS6374195A (ja) 磁気バブルメモリ
EP0201781B1 (en) Magnetic bubble memory module
JP2524482B2 (ja) Qfp構造半導体装置
JPS6381684A (ja) 磁気バブルメモリ
JPS6254890A (ja) 磁気バブルメモリ
JP2004319830A (ja) 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JPS6231088A (ja) 磁気バブルメモリ
JP2008011029A (ja) 圧電発振器
EP0201007A2 (en) Method for measuring holding field of a magnetic bubble memory module using picture-frame-core
JP2008010922A (ja) 圧電発振器
JPS61250889A (ja) 磁気バブルメモリの特性評価方法
JPS61248292A (ja) 磁気バブルメモリ装置
JPS61248291A (ja) 磁気バブルメモリ装置
JPS61250892A (ja) 磁気バブルメモリの特性評価方法
JPS61250888A (ja) 磁気バブルメモリ
JPS61271685A (ja) 磁気バブルメモリ
JPS61264579A (ja) 磁気バブルメモリ
EP0201009A2 (en) Magnetic bubble memory module
JPS61250887A (ja) 磁気バブルメモリ
JPS61227286A (ja) 磁気バブルメモリ
JPS61248283A (ja) 磁気バブルメモリ装置
JPS61248290A (ja) 磁気バブルメモリ装置
JPS61248286A (ja) 磁気バブルメモリ装置