JPH07109975B2 - ディジタルフィルタ - Google Patents

Description

【発明の詳細な説明】

【産業上の利用分野】 本発明は、ディジタル画像データをフィルタ処理するた
めの非巡回型のディジタルフィルタに関するものであ
る。

【従来の技術】

ディジタルの画像データを高速で処理するディジタルフ
ィルタとして、非巡回型のディジタルフィルタが知られ
ている。ディジタルフィルタには、フィルタ演算領域が
１次元領域（多ライン×１タップ）である１次元ディジ
タルフィルムと、フィルタ演算領域が２次元領域（多ラ
イン×多タップ）である２次元ディジタルフィルタとが
ある。以下の説明では、２次元ディジタルフィルタを例
にとって説明する。 フィルタ演算領域の各画素位置に対応して、フィルタ演
算時に乗ずべきフィルタ係数が予め与えられている。対
称型非巡回型ディジタルフィルタにおいては、該フィル
タ係数はフィルタ演算領域の中央位置に関して対称の画
素位置には、同じ値のフィルタ係数が与えられる。 第８図に、５ライン×５タップのフィルタ演算領域のフ
ィルタ係数対応表を示す。ａないしｆはフィルタ係数値
であり、中央位置に対して対称な位置には、同じフィル
タ係数が与えられている。 第９図に５タップ×５ラインのフィルタ演算領域の画像
データの例を示すが、これらの画像データと第８図の対
応するフィルタ係数が乗ぜられ（例えば、画像データI
₁₁にはａが乗ぜられ、I₁₂にはｂが乗ぜられ）、それら
の乗算結果が加算されてフィルタ出力とされる。 第２図に、対称非巡回型の従来の２次元ディジタルフィ
ルタを示す。第２図において、１は入力端子、11ないし
14はラインバッファ、15ないし19はラッチ、20,21は加
算器、31ないし45はラッチ、51ないし56は加算器、61な
いし66はラッチ、67ないし72は乗算器、73ないし78はラ
ッチ、79は加算回路、80はラッチ、81は出力端子、Ｌは
ラッチ部、Ｍは入力処理部、Ｎは加算部、Ｒはフィルタ
処理部である。 今、入力端子１より第９図の画像データが入力されると
する。第１ライン目の「I₁₁,I₁₂,I₁₃,I₁₄,I₁₅」から、
ライン毎に順次入力される。１ライン分のデータは各ラ
インバッファに一時蓄えられ、後のラインのデータが入
力される毎に順送りされて行く。従って、第４ライン目
の画像データが入力された時には、ラインバッファ11に
第１ライン目の画像データ，ラインバッファ12に第２ラ
イン目の画像データ，ラインバッファ13に第３ライン目
の画像データ，ラインバッファ14に第４ライン目の画像
データが蓄えられている。 第５ライン目の画像データが入力端子１より入力される
時、各ラインの画像データは一斉にラッチ15〜19に送ら
れる。その後、加算器20,21により、フィルタ演算領域
の対称ライン（即ち、対称位置にあるライン。具体的に
は、第１ラインと第５ライン，第２ラインと第４ライ
ン。）の画像データが各タップ毎に加算されて、順次ラ
ッチ部Ｌに送られる。第３ラインは、これと対称位置に
あるラインがないので、各タップの値がそのままラッチ
部Ｌへ順次送られる。 ラッチ31〜45は、上記のようにして順次送られて来た値
をラッチする。ラッチ31〜45のブロック内に記したＡ〜
Ｆは、５×５のフィルタ領域の画像データ（第９図）が
全てラッチ部Ｌに送り込まれて来たときに、フィルタ係
数ａ〜ｆと乗ずべき画像データが格納されていることを
示す。 加算部Ｎは、同じフィルタ係数と乗ずべき画像データを
予め加算してしまうためのものである。例えば、加算器
51は、フィルタ係数ａと乗ずべき画像データを加算する
ものであり、Ａと記してあるラッチ31,35の値を加算す
るよう配線されている。 加算結果は、ラッチ61〜66にラッチされる。 フィルタ処理部Ｒでは、まず乗算器67〜72にて、前記加
算結果にフィルタ係数ａ〜ｆを乗ずる。それらの乗算結
果をラッチ73〜78にラッチした後、加算回路79で加算す
る。そして、加算結果をラッチ80でラッチし、出力端子
81よりフィルタ出力を取り出す。 入力端子１に入力した画像データのフィルタ出力として
得るわけであるから、出力端子81から取り出す出力は、
入力した画像データと同じ形式を具えたデータである必
要がある。即ち、画像データは一般に「整数」で表され
ているから、フィルタ出力も整数となっている必要があ
る。また、入力端子１に入力された画像データと、同じ
ビット数となっていなければならない。 例えば、入力端子１に入力された画像データが８ビット
のデータであれば、出力端子81から取り出す出力も８ビ
ットとされる。従って、加算回路79での加算結果が、少
数点以下の値を含む８ビット以上の値であっても、その
中の整数部分（少数点位置より上位）の８ビットだけが
出力として取り出される。 なお、ディジタルフィルタに関する従来の文献として
は、特願昭63-50101号，特願昭63-95345号がある。

【発明が解決しようとする課題】

（問題点） しかしながら、従来のディジタルフィルタでは、与えら
れるフィルタ係数の少数点位置が固定的に設定されてい
るので、実行できるフィルタ処理の種類が限定されてし
まい、その他のフィルタ処理に使用することは出来ない
という問題点があった。 （問題点の説明） 例えば、ハイパスフィルタ用に少数点位置が設定された
ものをローパスフィルタ用として使ったり、逆にローパ
スフィルタ用に少数点位置が設定されたものをハイパス
フィルタ用として使ったりすると、精度が悪くなってし
まい、とても使いものにならなかった。次に、その理由
を説明する。 （１）ハイパスフィルタ用に設定してある場合 フィルタ係数を表すのに使用する桁数は、装置の設計時
に予め決められるから、その限られた桁数の中のどの位
置に小数点を設定するかは、使用するフィルタ係数の値
の大きさを考慮して決める必要がある。 ハイパスフィルタ処理は、フィルタ領域の内の中央部の
値を強調するような処理であるので、第８図に示すフィ
ルタ係数の内、中央部のフィルタ係数ｆの値が大（例、
８）にされているようなフィルタ係数の組が用いられ
る。フィルタ係数全体の和は１でなければならないか
ら、他のフィルタ係数は負の値とか小さな値とかにされ
ている。 従って、ハイパスフィルタ用のディジタルフィルタにお
いては、大きなｆの値を表せるよう、小数点より上位に
多くの桁数（２進法ではビット数と言ってもよい）が確
保できるように小数点位置は設定される。 第３図は、小数点以下が２桁となるよう小数点位置を設
定して表されたフィルタ係数を用いて行うフィルタ演算
処理を示す図である。 イは、フィルタ係数と乗算される画像データである。入
力された画像データを８ビットとした場合、第２図の入
力処理部Ｍや加算部Ｎでの加算によりビット数は増える
が、増えた結果のビット数をここでは11ビットと仮定し
ている。 ロは、フィルタ係数である。斜線を施してある先頭ビッ
トＳは、正負の区別をするための符号ビットである。こ
れが０の時は正を意味し、１の時は負を意味している。
Ｐは小数点である。小数点位置より上位に、数値を表す
桁が５桁あるから、大きなｆの値を表すことが可能であ
る。 ハは、前記イとロを乗算した結果（第２図の乗算器67〜
72での乗算結果）である。小数点Ｐの位置は、ロのフィ
ルタ係数の小数点の位置と同じになる。11ビットの数と
８ビットの数の乗算であるから、乗算結果全体のビット
数（桁数）は、理論的には、点線で表されるところまで
の19ビットになる。 しかし、ディジタルフィルタにおいては、最終的に得る
フィルタ出力（フィルタ処理された画像データ）のビッ
ト数は、入力された画像データのビット数（例、８ビッ
ト）と同じにしなければならないので、そのビット数を
十分包含する程度のビット数にカットすることが、演算
の各過程で行われている。第３図では、16ビットにカッ
トしている場合を示している。 ニは、第２図の出力端子81から最終的に得るフィルタ出
力である。第２図の入力端子１より入力されるデータが
画像データである場合、そのデータは整数で表されてい
るから、フィルタ出力は同じビット数の整数でなければ
ならない。従って、乗算，加算といったフィルタ演算を
重ねて得た結果の整数部分より、入力した画像データと
同じビット数分だけ取り出して出力とする。 一方、ローパスフィルタ処理をする場合は、フィルタ係
数ｆの値は小であり（例、0.7）、他のフィルタ係数も
小数点以下の値である。このような値を、第３図のよう
に小数点以下が２桁しかないよう小数点Ｐの位置が設定
されているディジタルフィルタにセットしようとする
と、小数点以下２桁までしかセット出来ず、それ以下の
桁の値はカットされてしまう。 そのようなフィルタ係数のままで演算を行なってみたと
ころで、このローパスフィルタ処理は精度の悪いものと
なってしまう。 （２）ローパスフィルタ用に設定してある場合 ローパスフィルタ処理は、画像データの場合、画像を滑
らかな感じのものにしたい時に行うが、そのための各フ
ィルタ係数の値は小さく、先にも述べたように、小数点
以下の値となる。 従って、ローパスフィルタ用のディジタルフィルタにお
いては、小さな値のフィルタ係数を精度よく表すため
に、小数点以下の桁数が大となるよう小数点Ｐの位置は
設定されている。 第４図は、小数点以下が７桁となるよう小数点位置を設
定して表されたフィルタ係数を用いて行うフィルタ演算
処理を示す図である。イ〜ニ,S,Pの符号は、第３図のも
のに対応している。 フィルタ係数の小数点以上には符号ビットがあるだけで
あるが、小数点以下には７桁とってあり、小さな値が精
度よく表されるようにされている。従って、ローパスフ
ィルタ処理は、精度よく行われる。 しかし、このディジタルフィルタを、フィルタ係数ｆの
値が大きいハイパスフィルタ用として使おうとすると、
小数点以上の桁数が足りずｆの値を正確にセットするこ
とが出来ない。そのため、ハイパスフィルタ処理を精度
よく行うことは出来ない。 以上述べたように、従来のディジタルフィルタでは、フ
ィルタ係数の少数点位置が固定的に設定されているの
で、実行できるフィルタ処理の種類が限定されてしま
い、その他のフィルタ処理に使用することは出来なかっ
た。 本発明は、以上のような問題点を解決することを課題と
するものである。

【課題を解決するための手段】

前記課題を解決するため、本発明では、１つのディジタ
ルフィルタで、使用するフィルタ係数の小数点位置を異
にする異なった種類のフィルタ処理も精度良く行うこと
が出来るようにするため、次のような手段を講じた。 即ち、フィルタ演算領域の画像データにフィルタ係数を
乗じたものを加算してフィルタ出力を得るディジタルフ
ィルタにおいて、画像データとフィルタ係数との乗算結
果の少数点位置が予め定められた基本少数点位置となる
ように該乗算結果をビットシフトするためのシフト回路
と、前記シフト回路からの全ての出力の加算値を表すビ
ットの中から前記基本小数点位置より上位にある所定ビ
ット数部分を取り出してフィルタ出力とする出力ビット
選択回路とを具えることとした。

【作用】

或るフィルタ処理をするのに使用するフィルタ係数は、
小数点以下２桁あれば十分表現できるとする。このフィ
ルタ係数を用いて乗算をし、乗算結果を加算する。この
加算値は、小数点以下２桁を有するものとなっている。 フィルタ出力として必要とされるのは、例えば８ビット
の整数と定められている場合、出力ビット選択回路は、
上記加算値を表すビット（例えば、16ビット）の中か
ら、小数点位置以上の８ビットの部分を取り出すことを
可能とする。 上記とは異なる種類のフィルタ処理をするため、今度は
小数点以下７桁を有するフィルタ係数を用いた場合、前
記加算値の小数点位置も小数点以下７桁を有する値とな
る。 しかし、この場合でも、出力ビット選択回路の作用によ
り、加算値を表すビットの中から小数点位置以上の８ビ
ットの部分が取り出され、やはり８ビットの整数をフィ
ルタ出力として得ることが可能となる。 そのため、１つのディジタルフィルタで、異なる種類の
フィルタ処理を精度良く行うことが出来るようになる。

【実施例】

以下、本発明の実施例を図面に基づいて詳細に説明す
る。 〔本発明の前段階のディジタルフィルタ〕 第５図に、本発明に至る前段階となったディジタルフィ
ルタを示す。符号は、第２図のものに対応している。そ
して、82は出力ビット選択回路、83はラッチである。 出力ビット選択回路82は、加算回路79からの出力（これ
は、例えば16ビットで表されている）のうち、どのビッ
トからどのビットまでの部分を最終的なフィルタ出力と
して採用するかを種々選択できるようにした回路であ
る。 従来のディジタルフィルタでは、フィルタ係数における
小数点の位置は固定されていたから、加算回路79からの
出力のどの部分をフィルタ出力として取り出すかも決ま
っており、あれこれと選択するなどという余地はなかっ
た。 本発明では、与えるフィルタ係数における小数点の位置
は固定的なものとせず、フィルタ処理の種類（ローパス
フィルタ処理とかハイパスフィルタ処理とか）を変える
度に、任意に設定する。そして、実行しようとしている
フィルタ処理に用いられるフィルタ係数の値を、できる
だけ正確に表現できる位置に小数点位置を定める。 フィルタ出力を取り出すに際しては、その小数点位置に
応じて加算出力の内の所定ビット部分（例、小数点位置
より上位８ビット分）だけを選択して取り出す。 例えば、第３図のように、最下位桁から２桁目と３桁目
の間に小数点位置を定めて表現したフィルタ係数（ａ〜
ｆ）を使用してフィルタ処理を行う時には、その小数点
位置に応じて定められている信号（後に、第10図で述べ
るセレクト信号）が、出力ビット選択回路82に送られ
る。この信号に基づき、出力ビット選択回路82は、加算
出力の最下位から数えて第３桁から第10桁までの部分を
選択するよう動作する。また、第４図のように、最下位
桁から７桁目と８桁目の間に小数点位置があるようなフ
ィルタ係数（ａ〜ｆ）を使用してフィルタ処理を行う時
には、出力ビット選択回路82は、加算出力の最下位から
数えて第８桁から第15桁までの部分を選択するよう動作
する。 従って、ローパスフィルタ用としても、ハイパスフィル
タ用としても、十分な精度をもって作動させることが出
来る。 （出力ビット選択回路） 第10図に、出力ビット選択回路の詳細構成を示す。第10
図において、101ないし108はマルチプレクサ、109ない
し116は出力端子、IN0ないしIN15は第５図の加算回路79
からの入力、SEL0ないしSEL3は入力の内どのビットから
どのビットまでを出力として取り出すかを選択するため
のセレクト信号である。 なお、ここでは、加算回路79からの入力は16ビットと仮
定し（それゆえINの数は０〜15の16個としてある）、フ
ィルタ出力として取り出されるのは８ビットと仮定して
いる（それゆえマルチプレクサの数は８個としてあ
る）。 マルチプレクサ101は、フィルタ出力の最下位ビットを
提供するためのものであり、これには、９個の入力が入
って来ている。つまり、これら９個の入力は最下位ビッ
トの候補である。 最も上位にある８ビット分は、先頭ビットからの８ビッ
ト分であるが、これの最下位ビットは、16ビットの内の
最下位から数えて９桁目のビットである。また、最も下
位にある８ビット分は、16ビットの最下位ビットから上
位方向への８ビット分であるが、これの最下位ビット
は、16ビットの内の最下位桁のビットである。 前記２者の８ビット分は、16ビットの両端から取り出し
た場合であるから、両者の間では、１ビットづつずらし
た形で８ビットの組が７組取り出される。従って、両端
の２組を含めると、合計９組の８ビットが取り出される
ことになる。 ということは、フィルタ出力の最下位ビットの候補とし
ては９個あるということであり、それらがマルチプレク
サ101に入力されて来ている。それらのうちから、１個
を選択して最下位ビットの出力とする。 同様に、マルチプレクサ102ないし108も、それぞれ９個
の入力の中から１個を選択して、それぞれ最下位より２
ビット目ないし８ビット目の出力とする。 マルチプレクサ101〜108は９個の区別をしなければなら
ないから、セレクト信号としては、SEL0〜３の４ビット
を必要とする。 出力ビット選択回路82の動作を、第３図の場合を例にと
って具体的に説明する。 第３図のように小数点位置が最下位より２桁目と３桁目
との間にあるとした場合には、その小数点位置に対応し
て定められているセレクト信号（例えば、0,0,1,1）が
供給される。 すると、各マルチプレクサは、第10図の各マルチプレク
サのブロック中に記したように、下から３番目の入力を
選択して出力する。例えば、マルチプレクサ101では、I
N2を選択して出力とする。これがフィルタ出力の最下位
ビットとなる。その結果、IN2〜９までの８ビットがフ
ィルタ出力として取り出されることになる。 小数点位置を第４図のように変更した時には、セレクト
信号を、マルチプレクサ101ではIN7を選択するような信
号（例えば、1,0,0,0）にしてやればよい。 〔本発明のディジタルフィルタ〕 前記した本発明の前段階となったディジタルフィルタで
は、最下位桁より３桁目に小数点があるフィルタ係数群
を使うとか、最下位桁より５桁目に小数点があるフィル
タ係数群を使うとかというように、小数点位置が異なる
フィルタ係数群を使っても、１つのディジタルフィルタ
で精度のよいフィルタ処理が出来るようにしたものであ
る。従って、同時に使用するフィルタ係数ａ〜ｆの小数
点位置は、皆同じでなければならなかった。 しかし、小数点位置が同じであると、桁数が不足して正
確に（精度良く）値が表せないフィルタ係数が出て来
て、結果としてフィルタ処理の精度が落ちる場合もあ
る。もし、フィルタ係数毎に小数点位置を変えることが
出来、正確に値が表せるように出来れば、フィルタ処理
の精度は一層向上する。 本発明は、それを実現すべく、フィルタ係数ａ〜ｆの間
で小数点位置を異ならしめても、フィルタ処理が出来る
機能を更に追加したものである。これにより、フィルタ
係数値を正確に反映させた、精度の良いフィルタ処理が
出来る。 第１図に、本発明のディジタルフィルタを示す。符号
は、第５図のものに対応している。そして、84〜89はシ
フト回路である。 構成上、第５図のディジタルフィルタと異なる点は、加
算回路79の前段に、各乗算結果の小数点位置をシフトす
るシフト回路を設けた点である。 第５図のディジタルフィルタの時と同様に、使用しよう
としているフィルタ係数全体を眺めてみて、限られたビ
ット数を使って各フィルタ係数を表現するのに、最も都
合の良い位置に小数点位置を決める。 例えば、フィルタ係数を表すためのビット数が８ビット
である場合、小数点位置を最下位桁から２桁目と３桁目
との間と決める。この小数点位置のことを、説明の便宜
上、「基本小数点位置」ということにする。出力ビット
選択回路82に対して送られるセレクト信号は、第５図の
ディジタルフィルタと同様に、基本小数点位置に対応し
た信号とされる。 基本小数点位置で、ａ〜ｆ全てのフィルタ係数の値が正
確に表現できてしまえれば良いが、実行しようとしてい
るフィルタ処理の種類によっては、基本小数点位置では
有効数値がはみ出してしまい、正確に表現し得ないフィ
ルタ係数が出て来る場合がある。 そのような場合をも考慮したのが、本発明であり、本発
明によれば次のようなフィルタ係数の与え方をして、有
効数値をフルに活かした精度のよいフィルタ処理を行う
ことが出来る。 第６図は、本発明におけるフィルタ係数の与え方を説明
する図である。先頭のＳは符号ビットを表し、Ｐは小数
点を示す。フィルタ係数を表すためのビット数は８ビッ
トであるとし、ａ〜ｆのフィルタ係数の内、ａ以外の値
は小数点以下２桁までで全て表現できるため、基本小数
点位置は最下位桁より２桁目と３桁目との間に決められ
ているとする。 フィルタ係数ａを第６図（イ）のように小数点以下３桁
目から有効数値が現れて来る値であるとすると、これを
基本小数点位置に従って表すと、第６図（ロ）のように
なる。これでは、小数点以下には２ビットしかないの
で、（イ）のフィルタ係数の有効数値は表現できない。
従って、このままでは、このフィルタ係数の値はゼロと
いう扱いでフィルタ処理がなされてしまう（第５図のデ
ィジタルフィルタでは、このような処理となってしま
う）。 このフィルタ係数の有効数値をフィルタ処理に反映させ
るためには、係数表現用の８ビットに小数点以下７桁目
まで入るよう基本小数点位置を決めればよさそうに見え
るが、そうすると他のフィルタ係数（例えば、ｂ）が小
数点以上何桁もの値を有していた時、今度はその部分が
表わせなくなってしまう。 このような場合、本発明では、第６図（イ）のフィルタ
係数ａに限っては小数点位置を別の位置に移した形で、
係数表現用の８ビットに収容する。例えば、第６図
（ハ）のように、先頭の符号ビットの直後に小数点を置
き、第６図（イ）の有効数値をフィルタ係数表現用の８
ビットの中に収容する。即ち、小数点を基本小数点位置
より上位方向に５ビット移動して収容する。 こうして乗算器で画像データとの乗算を行うが、このフ
ィルタ係数との乗算結果に限っては、その小数点を基本
小数点位置のところまでシフトする。従って、第６図
（ハ）のように収容したフィルタ係数を乗じて得た乗算
結果は、全体として下位方向に５ビットだけシフトする
ことになる。このシフトを行うために設けられているの
が、シフト回路84〜89である。 第６図の場合のように、フィルタ係数用に用意された８
ビットの中で小数点位置を移動するだけで値を表現でき
るものばかりとは限らない。フィルタ係数の値が小さい
ため、小数点以下の桁数を可能な限り多くとっても、フ
ィルタ係数用に用意されたビット数をはみ出た位置にや
っと有効値が現れるという場合もある。フィルタ処理の
精度を高めるためには、このようなフィルタ係数値も活
かす必要がある。 第７図は、上記のような場合の処置を説明する図であ
る。 第７図（イ）は、フィルタ係数の例であり、小数点以下
13桁目にやっと有効値が出て来ている。第７図（ロ）は
フィルタ係数用に用意された８ビットであり、基本小数
点位置は符号ビットＳの直後に決められているとする。 この小数点位置で（イ）のフィルタ係数を表現しようと
しても、小数点以下には７桁しか収容能力がないので、
有効値は表せない。そこで、第７図（ハ）のように有効
値を含んだ８ビットをフィルタ係数として入力し、それ
を用いて得た乗算結果の小数点位置を、第７図（イ）の
小数点位置と同じにする。そのようにしたものが第７図
（ニ）である。なお、乗算結果は、符号ビットを含めて
16ビットになるよう、それ以上のビットはカットされて
いる。 乗算の相手となっている画像データのビット数を仮に11
ビットとすると、フィルタ係数の有効値１は、乗算結果
の最下位桁より11桁目（第７図（ニ）でドットを施した
ビット）より下位の部分に影響を与えている。 第１図のシフト回路は、このようにして得た乗算結果
を、小数点以下の桁数が第７図（ロ）の基本小数点位置
の時と同じになるように（つまり、小数点が最下位から
７ビット目と８ビット目の間の位置になるように）シフ
トする。第７図（ホ）は、そのようにシフトしたものを
表している。 なお、符号ビットをシフトした位置のビットS₀より上位
のビットの値は、正，負の値がシフト動作によって変化
しないようにするため、全て符号ビットの値と等しくす
る。例えば、第７図（ニ）のビットＳの値が負を表す１
であった場合、第７図（ホ）のビットS₀より上位は全て
１とする。 （シフト回路） 第11図に、シフト回路の具体例を示す。この例は、最大
７ビットまでシフトできるようにしたものである。201
ないし216はマルチプレクサ、217ないし232は出力端
子、SF0〜２は３ビットのシフト信号である。IN0〜15
は、ラッチ回路からの入力ビットである（第７図で言え
ば、（ニ）の各ビット）。 この例ではラッチからの入力は16ビットで表されるとし
ているから、その個数はIN0〜15の16個となっている
（例えば、第７図（ニ）の最下位ビットから最上位ビッ
トに相当）。 各マルチプレクサは、それぞれシフト後の各ビットの値
を作り出すためのものである。最大７ビットまでシフト
させ得るためには、連続する８ビットを入力としなけれ
ばならない。そこで各マルチプレクサには、８個の入力
がある。 全てのマルチプレクサが、８個の入力の内の最も右端の
入力を選択すると、シフト回路の出力はIN0〜15であ
り、これは入力と同じである。この場合は事実上シフト
されてはいない。 全てのマルチプレクサが右端より２番目の入力を選択す
ると、シフト回路の入力を上位方向へ１ビットだけシフ
トしたものが出力として得られる。以後、同様にして、
左方の入力を選択する程、シフト量を大にすることが出
来、左端の入力を選択した時には７ビットだけシフトし
たものが得られる。マルチプレクサのブロック中に記し
たIN7等の入力は、この７ビットシフトする際に選択さ
れる入力を示したものである。 ８個の中から１個を選択させるから、シフト信号として
は少なくとも８種類の区別が出来なければならない。そ
こで、SF0〜SF2の３ビットの信号とされている。 マルチプレクサ210〜216においては、先頭ビット（符号
ビット）のIN15が、複数個の入力端子に入力されている
が、これは、第７図（ホ）で斜線を施したように、符号
ビットをシフトして得たビットS₀より上位方向は、全て
符号ビットと同じ値にするためである。 以上のようなシフトの結果、加算回路79に入力される段
階では、全で小数点が基本小数点位置に揃えられてい
る。それらを加算し、出力ビット選択回路82で出力ビッ
トを選択するが、その選択は基本小数点位置に対応した
セレクト信号で行われる。

【発明の効果】

以上述べた如く、本発明によれば、フィルタ演算領域の
画像データにフィルタ係数を乗じたものを加算してフィ
ルタ出力を得るディジタルフィルタにおいて、各フィル
タ係数の有効値を十分に活かしたフィルタ演算を行いつ
つ、１つのディジタルフィルタで、ローパスフィルタと
かハイパスフィルタとかといった異なる種類のフィルタ
処理を、精度よく行うことが出来るようになる。

【図面の簡単な説明】

第１図……本発明にかかわるディジタルフィルタ 第２図……従来の２次元のディジタルフィルタ 第３図……小数点以下が２桁となるよう小数点位置を設
定して表されたフィルタ係数を用いて行うフィルタ演算
処理を示す図 第４図……小数点以下が７桁となるよう小数点位置を設
定して表されたフィルタ係数を用いて行うフィルタ演算
処理を示す図 第５図……本発明に至る前段階のディジタルフィルタ 第６図……本発明におけるフィルタ係数の与え方を説明
する図 第７図……小数点以下の値のフィルタ係数の有効値が、
フィルタ係数用に用意されたビット数をはみ出た位置に
現れる時の処置を説明する図 第８図……５ライン×５タップのフィルタ演算領域のフ
ィルタ係数対応表 第９図……５タップ×５ラインのフィルタ演算領域の画
像データの例 第10図……出力ビット選択回路の詳細構成を示す図 第11図……シフト回路の具体例を示す図 図において、１は入力端子、11ないし14はラインバッフ
ァ、15ないし19はラッチ、20,21は加算器、31ないし45
はラッチ、51ないし56は加算器、61ないし66はラッチ、
67ないし72は乗算器、73ないし78はラッチ、79は加算回
路、80はラッチ、81は出力端子、82は出力ビット選択回
路、83はラッチ、84なしい89はシフト回路、101ないし1
08はマルチプレクサ、109ないし116は出力端子、201な
いし216はマルチプレクサ、217なしい232は出力端子、
Ｌはラッチ部、Ｍは入力処理部、Ｎは加算部、Ｒはフィ
ルタ処理部である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】フィルタ演算領域の画像データにフィルタ
   係数を乗じたものを加算してフィルタ出力を得るディジ
   タルフィルタにおいて、フィルタ係数をビットシフトし
   て画像データと乗算する複数の乗算器と、前記複数の乗
   算器からそれぞれ出力された乗算結果の少数点位置が予
   め定められた基本少数点位置となるように該乗算結果を
   前記ビットシフトのシフト量だけ前記シフトの方向とは
   逆方向にビットシフトする複数のシフト回路と、前記複
   数のシフト回路からの全ての出力の加算値を表すビット
   の中から前記基本小数点位置より上位にある所定ビット
   数部分を取り出してフィルタ出力とする出力ビット選択
   回路とを具えたことを特徴とするディジタルフィルタ。