JPH07106589A - Thin film field effect transistor - Google Patents

Thin film field effect transistor

Info

Publication number
JPH07106589A
JPH07106589A JP24961993A JP24961993A JPH07106589A JP H07106589 A JPH07106589 A JP H07106589A JP 24961993 A JP24961993 A JP 24961993A JP 24961993 A JP24961993 A JP 24961993A JP H07106589 A JPH07106589 A JP H07106589A
Authority
JP
Japan
Prior art keywords
source
insulating film
electrode
film
drain electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24961993A
Other languages
Japanese (ja)
Inventor
Masami Kakigi
正美 柿木
Shiyuuichi Uchikoga
修一 内古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24961993A priority Critical patent/JPH07106589A/en
Publication of JPH07106589A publication Critical patent/JPH07106589A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To cut off the path of a leakage current on the surface of a protective insulating film, by forming an oxide film or a nitride film covering the surface of a source electrode or a drain electrode. CONSTITUTION:A gate electrode 2 is formed on a substrate 1 by using a photo etching method. A gate insulating film 3, a semiconductor layer 4 forming a channel, and an etching stopper 5 are continuously formed. An ohmic contact layer 6 is formed by etching an insulating film as the etching stopper 5. A picture element transparent electrode 7 and a source.drain electrode 8 are formed and patterned in desired shapes. An anode oxide film 10 is formed on the surface of the source-drain electrode 8. A protective insulating film 9 is formed by a plasma CVD method, and the insulating film on the picture element electrode 7 is etched and eliminated. Thereby the surface of the source- drain electrode 8 is not exposed, and the generation of a leakage current can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置等に使用さ
れる薄膜電解効果トランジスタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film field effect transistor used in a liquid crystal display device or the like.

【0002】[0002]

【従来の技術】アクティブマトリクス型の液晶ディスプ
レイの各画素にはスイッチング素子として薄膜トランジ
スタなどの非線形素子が用いられている。従来この種の
素子としては図5に示すような断面を有するものがあ
る。ガラスなどの透明絶縁性基板51上にスパッタリン
グ法などにより形成されたゲート電極51、ゲート電極
51の上にプラズマCVDなどで形成されるSiOxや
SiNxなどのゲート絶縁膜53、ゲート絶縁膜53上
にプラズマCVDなどで形成される半導体層としてのi
−a−Si:H膜54、半導体層54の上にエッチング
ストッパーとしてプラズマCVDなどで形成されるSi
OxやSiNx膜55、オーミックコンタクト層として
のn+a−Si:H膜56、ソース・ドレイン電極とし
てスパッタリング法などで形成されるAl/Mo層58
などから形成される。そして最後には配線保護、素子の
安定化を目的とし、SiOxやSiNxなどの絶縁膜5
9がプラズマCVDなどの方法により形成される。57
は、ソース電極に接続された画素電極である。
2. Description of the Related Art Nonlinear elements such as thin film transistors are used as switching elements in each pixel of an active matrix type liquid crystal display. Conventionally, this type of element has an element having a cross section as shown in FIG. A gate electrode 51 formed by a sputtering method or the like on a transparent insulating substrate 51 such as glass, a gate insulating film 53 such as SiOx or SiNx formed on the gate electrode 51 by plasma CVD, and a gate insulating film 53. I as a semiconductor layer formed by plasma CVD or the like
-A-Si: Si formed by plasma CVD or the like as an etching stopper on the H film 54 and the semiconductor layer 54.
An Ox or SiNx film 55, an n + a-Si: H film 56 as an ohmic contact layer, and an Al / Mo layer 58 formed by a sputtering method or the like as a source / drain electrode.
Are formed from etc. Finally, for the purpose of wiring protection and element stabilization, an insulating film 5 such as SiOx or SiNx is formed.
9 is formed by a method such as plasma CVD. 57
Is a pixel electrode connected to the source electrode.

【0003】このようにソース・ドレイン電極が最上層
になる薄膜トランジスタにおいては、従来よりオフ領域
でのリーク電流が発生するという問題が存在している。
オフ領域でのリーク電流が発生するとトランジスタの保
持動作が良好に行うことができなくなり、結果として液
晶ディスプレイの表示品質を低下させてしまうことにな
る。
In such a thin film transistor in which the source / drain electrodes are the uppermost layer, there has been a problem that a leak current occurs in the off region as compared with the conventional case.
When a leak current is generated in the off region, the holding operation of the transistor cannot be performed well, and as a result, the display quality of the liquid crystal display is deteriorated.

【0004】このようなリーク電流の発生の要因の一つ
として、トランジスタの表面を覆う保護絶縁膜のカバレ
ッジの不良があげられる。覆わなければならないソース
・ドレイン電極は400nm 〜500nm 程度の膜厚を有してお
り、保護絶縁膜を形成する際にソース・ドレイン電極の
段差部においてカバレッジの不良が生じる。ソース・ド
レイン電極が十分にカバレッジされている場合は、ソー
ス・ドレイン間に電流が流れるには絶縁膜の内部を伝導
しなければならない。非常に絶縁性の悪い保護絶縁膜が
形成されていない限りこのようなリーク電流は発生する
ことはない。しかし、ソース・ドレイン電極の両側でカ
バレッジが良好でなく電極表面A,Bが露出している
と、ソース・ドレイン間の電流は保護絶縁膜の表面を伝
導する。バルク内部の伝導は生じ難いが表面における伝
導は容易に生じ易い。従ってソース・ドレイン電極の両
側でカバレッジの不良が生じると、保護絶縁膜の表面を
伝導するリーク電流発生の要因となってしまう。
One of the causes of such leakage current is defective coverage of the protective insulating film covering the surface of the transistor. The source / drain electrodes that must be covered have a film thickness of about 400 nm to 500 nm, and poor coverage occurs at the stepped portions of the source / drain electrodes when the protective insulating film is formed. When the source / drain electrodes are sufficiently covered, the inside of the insulating film must be conducted in order for current to flow between the source / drain. Such a leak current will not occur unless a protective insulating film having a very poor insulating property is formed. However, if the coverage is not good on both sides of the source / drain electrode and the electrode surfaces A and B are exposed, the current between the source and drain is conducted to the surface of the protective insulating film. Conduction inside the bulk is unlikely to occur, but conduction at the surface easily occurs. Therefore, if the coverage is poor on both sides of the source / drain electrode, it causes a leak current that is conducted on the surface of the protective insulating film.

【0005】このようなカバレッジ不良に起因するリー
ク電流の発生を防止する方法としては、ソース・ドレイ
ン電極の膜厚を小さくする、あるいは保護絶縁膜の膜厚
を大きくするなどの方法が考えられる。しかし、ソース
・ドレイン電極の膜厚を小さくすることは配線抵抗の増
大につながり、伝達する信号が減衰してしまい、所望の
電圧が液晶層にかからなくなり、ディスプレイの表示品
質を低下させてしまう。また保護絶縁膜の膜厚を大きく
することは、確かにカバレッジを良好にする事に関して
は効果がある。しかし、同時にしきい値電圧の増加、移
動度の低下など、デバイス特性上好ましくない結果をも
たらしてしまう。以上のようにこれまでの方法では保護
絶縁膜やソース・ドレイン電極の膜厚を変えることなく
リーク電流を効果的に防止することはできなかった。
As a method of preventing the generation of the leakage current due to such poor coverage, a method of reducing the film thickness of the source / drain electrodes or increasing the film thickness of the protective insulating film can be considered. However, reducing the film thickness of the source / drain electrodes leads to an increase in wiring resistance, the transmitted signal is attenuated, the desired voltage is not applied to the liquid crystal layer, and the display quality of the display is deteriorated. . Increasing the thickness of the protective insulating film is effective in surely improving the coverage. However, at the same time, it causes unfavorable results in terms of device characteristics such as increase in threshold voltage and decrease in mobility. As described above, the conventional methods cannot effectively prevent the leak current without changing the film thickness of the protective insulating film or the source / drain electrodes.

【0006】[0006]

【発明が解決しようとする課題】上述したように薄膜ト
ランジスタの最上層には保護膜が形成される。しかし、
ソース・ドレイン電極は400nm 〜500nm 程度の膜厚を有
しており、段差部においてカバレッジに不良が生じるこ
とがある。ソース電極、ドレイン電極両側でのカバレッ
ジが良好でなく電極が露出していると、保護絶縁膜の表
面上を伝導するリーク電流発生の要因となってしまう。
As described above, the protective film is formed on the uppermost layer of the thin film transistor. But,
Since the source / drain electrodes have a film thickness of about 400 nm to 500 nm, defective coverage may occur at the step portion. If the coverage on both sides of the source electrode and the drain electrode is not good and the electrodes are exposed, it may cause a leak current that is conducted on the surface of the protective insulating film.

【0007】本発明は上記の課題に対してなされたもの
であり、保護絶縁膜の表面上のリーク電流の経路を遮断
し、薄膜トランジスタのオフ領域での特性の安定化を図
った薄膜電界効果トランジスタの提供を目的とする。
The present invention has been made to solve the above-mentioned problems, and a thin film field effect transistor in which the leakage current path on the surface of the protective insulating film is cut off to stabilize the characteristics in the off region of the thin film transistor. For the purpose of providing.

【0008】[0008]

【課題を達成するための手段】本発明は、絶縁性基板上
に形成されソース・ドレイン電極がチャネルの形成され
る半導体層上に配置されると共に前記ソース・ドレイン
電極間に絶縁膜の形成された薄膜電解効果トランジスタ
において、前記ソース電極或いはドレイン電極の表面を
覆う前記ソース電極或いはドレイン電極の酸化膜或いは
窒化膜を具備することを特徴とする薄膜電解効果トラン
ジスタを提供するものである。
According to the present invention, a source / drain electrode is formed on an insulating substrate, and a source / drain electrode is arranged on a semiconductor layer in which a channel is formed, and an insulating film is formed between the source / drain electrodes. Another object of the present invention is to provide a thin film field effect transistor comprising an oxide film or a nitride film of the source electrode or the drain electrode, which covers the surface of the source electrode or the drain electrode.

【0009】特に、上記酸化膜は、陽極酸化膜であるこ
とが望ましく、ソース・ドレイン電極が形成された後、
陽極酸化可能な金属を成膜し、これを陽極酸化する事に
より形成された絶縁膜で、ソース・ドレイン電極の表面
を覆うことが好ましい。
In particular, the oxide film is preferably an anodized film, and after the source / drain electrodes are formed,
It is preferable to cover the surface of the source / drain electrodes with an insulating film formed by forming a film of anodizable metal and then anodizing this.

【0010】[0010]

【作用】本発明により、ソース・ドレイン電極のうち、
表面に絶縁膜の形成されていない側の電極でカバレッジ
が悪く、電極表面が露出していても、対向する電極の表
面は酸化膜或いは窒化膜で覆われているため、リーク電
流は電極に流れ込むことはできずに保護絶縁膜の表面上
を伝導するリーク電流の経路は遮断される。またカバレ
ッジが悪くなる側の電極の表面が絶縁膜で覆われていれ
ば、電極が露出することもなくリーク電流の発生は防止
される。
According to the present invention, of the source / drain electrodes,
Even if the electrode surface on the side where the insulating film is not formed has poor coverage and the electrode surface is exposed, the surface of the opposing electrode is covered with an oxide film or a nitride film, so a leak current flows into the electrode. The path of the leak current that cannot be prevented and is conducted on the surface of the protective insulating film is blocked. Further, if the surface of the electrode on the side where the coverage is deteriorated is covered with the insulating film, the electrode is not exposed and the generation of the leak current is prevented.

【0011】[0011]

【実施例】以下に本発明の第1の実施例に係る絶縁膜の
形成方法の一つとして陽極酸化法を用いた場合に関して
示す。図1は第1の実施例に係る薄膜トランジスタの製
造工程順の断面図である。
EXAMPLE A case in which an anodic oxidation method is used as one of the methods for forming an insulating film according to the first example of the present invention will be described below. 1A to 1D are cross-sectional views in the manufacturing process order of the thin film transistor according to the first embodiment.

【0012】洗浄されたガラスなどの透明絶縁性基板1
上にスパッタリング法などを用いてMoTaなどの低抵
抗金属膜を成膜し、フォトエッチングなどの手法を用い
てゲート電極2を形成する(図1(a))。
A transparent insulating substrate 1 such as cleaned glass
A low resistance metal film such as MoTa is formed thereon by using a sputtering method or the like, and the gate electrode 2 is formed by using a method such as photoetching (FIG. 1A).

【0013】次にプラズマCVD法などを用いてゲート
絶縁膜3としてのSiOやSiN、チャネルの形成され
る半導体層4としてのi−a−Si:H、エッチングス
トッパー5としてのSiOやSiNを連続して成膜す
る。次にエッチングストッパーとしての絶縁膜を所望の
形状にエッチングする(図1(b))。
Next, using a plasma CVD method or the like, SiO and SiN as the gate insulating film 3, ia-Si: H as the semiconductor layer 4 in which the channel is formed, and SiO and SiN as the etching stopper 5 are continuously formed. Then, a film is formed. Next, the insulating film as an etching stopper is etched into a desired shape (FIG. 1B).

【0014】続いてオーミックコンタクト層6としての
n+a−Si:HをプラズマCVDにより成膜する。i
−a−Si:H、n+a−Si:Hなどが同時に所望の
形状にパターニングされた(図1(c))後、画素透明
電極7としてのITOをスパッタリング法などにより成
膜し、所望の形状にパターニングする(図1(d))。
Then, n + a-Si: H as the ohmic contact layer 6 is formed by plasma CVD. i
After -a-Si: H, n + a-Si: H, etc. are simultaneously patterned into a desired shape (FIG. 1C), ITO as a pixel transparent electrode 7 is formed into a film by a sputtering method or the like to obtain a desired shape. Patterning is performed (FIG. 1D).

【0015】次にソース・ドレイン電極8としてAl/
Moなどをスパッタリング法などにより成膜し、所望の
形状にパターニングする(図1(e))。続いてソース
・ドレイン電極間に残っているn+a−Si:H6をエ
ッチング除去する(図2(a))。
Next, as source / drain electrodes 8, Al /
A film of Mo or the like is formed by a sputtering method or the like and patterned into a desired shape (FIG. 1E). Then, n + a-Si: H6 remaining between the source / drain electrodes is removed by etching (FIG. 2A).

【0016】さらに本発明の特徴である陽極酸化がソー
ス・ドレイン電極に対して施される。ほう酸アンモニウ
ム溶液や酒石酸アンモニウム溶液、しゅう酸溶液などを
用いてソース・ドレイン電極の表面に陽極酸化膜10を
形成する(図2(b))。この際、電極パッド上など絶
縁膜を形成すると都合の悪い部分は、レジストなどによ
りその表面を覆っておく。また逆に陽極酸化膜を形成し
た後に、不要部分をフォトエッチングなどの手法を用い
て除去する方法も可能である。陽極酸化法は自己整合的
な絶縁膜形成方法であり、非常に簡便な方法である。ま
た溶液中での処理であるのでゴミなどの影響によるピン
ホールなどが出来難く、緻密な絶縁膜を容易に形成でき
るという利点がある。なお本実施例の場合、陽極酸化を
施す前にn+a−Si:Hをエッチングしているため、
画素電極7に接続されている側の電極は電圧が供給され
ないため、画素電極に接続していない電極のみが陽極酸
化される。
Further, anodic oxidation, which is a feature of the present invention, is applied to the source / drain electrodes. The anodic oxide film 10 is formed on the surface of the source / drain electrodes using an ammonium borate solution, an ammonium tartrate solution, an oxalic acid solution, or the like (FIG. 2B). At this time, the surface of the portion such as the electrode pad where it is not convenient to form the insulating film is covered with a resist or the like. On the contrary, a method of removing an unnecessary portion by using a technique such as photoetching after forming the anodic oxide film is also possible. The anodic oxidation method is a self-aligned insulating film forming method, and is a very simple method. Further, since the treatment is performed in a solution, there is an advantage that it is difficult to form pinholes due to the influence of dust and the like, and a dense insulating film can be easily formed. In the case of this example, since n + a-Si: H is etched before anodizing,
Since no voltage is supplied to the electrode connected to the pixel electrode 7, only the electrode not connected to the pixel electrode is anodized.

【0017】最後に保護絶縁膜9がプラズマCVDなど
の方法により形成され、画素透明電極7上の絶縁膜をエ
ッチングなどの方法により除去する(図2(c))。本
実施例では、図2(d)に示した、本実施例を用いた場
合のソース・ドレイン電極間の断面図のように、本実施
例による方法を用いると、画素電極に接続していない電
極が陽極酸化される過程において、電極の側面も陽極酸
化される。またn+a−Si:Hの側面も陽極酸化され
るため電極表面はすべて絶縁膜によりおおわれることに
なる。この様な電解効果トランジスタの形成された基板
と、この基板に対向し、表面に対向電極の形成された対
向基板とを液晶層を介して対向させ、液晶表示装置を完
成させた。
Finally, the protective insulating film 9 is formed by a method such as plasma CVD, and the insulating film on the pixel transparent electrode 7 is removed by a method such as etching (FIG. 2C). In this embodiment, as shown in the cross-sectional view between the source and drain electrodes in the case of using this embodiment shown in FIG. 2D, when the method according to this embodiment is used, it is not connected to the pixel electrode. In the process of anodizing the electrode, the side surface of the electrode is also anodized. Further, since the side surface of n + a-Si: H is also anodized, the electrode surface is entirely covered with the insulating film. A liquid crystal display device was completed by making a substrate having such a field effect transistor and a counter substrate facing the substrate and having a counter electrode formed on the surface thereof face each other via a liquid crystal layer.

【0018】以上、本実施例により形成された薄膜トラ
ンジスタは、画素透明電極に接続していない側の電極
は、陽極酸化法により形成された緻密な絶縁膜で被覆さ
れている。従ってソース・ドレイン電極の間をリーク電
流が流れようとした場合、その電流は絶縁膜内部を伝導
しなければならず、ソース・ドレイン電極の表面が露出
し表面伝導によりリーク電流が発生する場合に比べ、リ
ーク電流の発生ははるかに抑制される。本実施例の薄膜
トランジスタは、リーク電流が10-12 でり、比較のた
めに陽極酸化膜を形成しない本実施例と同様の薄膜トラ
ンジスタが10-9であったことから、3桁以上リーク電
流を低減できたことが分かる。
As described above, in the thin film transistor formed by this embodiment, the electrode not connected to the pixel transparent electrode is covered with the dense insulating film formed by the anodic oxidation method. Therefore, if a leak current tries to flow between the source / drain electrodes, that current must be conducted inside the insulating film, and if the surface of the source / drain electrode is exposed and leak current occurs due to surface conduction. In comparison, the generation of leak current is much suppressed. The thin film transistor of this example had a leakage current of 10 −12, and the thin film transistor similar to that of this example in which an anodized film was not formed was 10 −9 for comparison. Therefore, the leakage current is reduced by three digits or more. You can see that it was done.

【0019】次にソース・ドレイン電極の両側ともに陽
極酸化による絶縁膜を形成する方法を第2の実施例とし
て以下に説明する。以下の実施例では、第1の実施例と
同一部分は同一番号を付し、詳しい説明を省略する。
Next, a method for forming an insulating film by anodic oxidation on both sides of the source / drain electrodes will be described below as a second embodiment. In the following embodiments, the same parts as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted.

【0020】ソース・ドレイン電極を所望の形状にパタ
ーニングする工程(図1(e))までは第1の実施例と
同様である。次に陽極酸化がなされるが、このまま陽極
酸化を行えば、ソース・ドレイン電極の向かい合う側面
にはn+a−Si:Hが残り、リーク電流発生の要因と
なってしまう。そこで本実施例においては、陽極酸化を
行う前にn+a−Si:Hを適当な膜厚までエッチング
する(図3(a))。
The steps up to the step of patterning the source / drain electrodes into a desired shape (FIG. 1E) are the same as in the first embodiment. Next, anodic oxidation is performed. However, if anodic oxidation is performed as it is, n + a-Si: H remains on the opposite side surfaces of the source / drain electrodes, which causes a leak current. Therefore, in this embodiment, n + a-Si: H is etched to an appropriate film thickness before anodizing (FIG. 3A).

【0021】この後に陽極酸化を行うことにより、ソー
ス・ドレイン電極の両側の表面に絶縁膜が形成される
(図3(b))。次にソース・ドレイン間に残っている
n+a−Si:Hをエッチングする(図3(c))。
After that, by performing anodic oxidation, insulating films are formed on the surfaces on both sides of the source / drain electrodes (FIG. 3B). Next, the n + a-Si: H remaining between the source and the drain is etched (FIG. 3C).

【0022】図3(e)に、この状態でのソース・ドレ
イン電極間の拡大断面図を示す。このような工程によ
り、ソース・ドレイン電極の向かい合う側面にはn+a
−Si:Hが残るが、陽極酸化の前にあらかじめエッチ
ングされ膜厚が小さくなっているので、リーク電流発生
の要因となる可能性は小さくなる。なお実施例1同様、
電極パッド上など絶縁膜を形成すると都合の悪い部分
は、レジストなどによりその表面を覆っておくか、ある
いは陽極酸化膜を形成した後にフォトエッチングなどの
手法で除去する。最後にプラズマCVD法などにより、
SiOやSiNなどの絶縁膜9が形成され、画素透明電
極上の絶縁膜をエッチングなどの方法により除去する
(図3(d))。
FIG. 3E shows an enlarged sectional view between the source and drain electrodes in this state. As a result of such a process, n + a is formed on the opposite side surfaces of the source / drain electrodes.
Although --Si: H remains, the possibility of causing a leak current is reduced because the film thickness is reduced by etching before anodization. As in Example 1,
The portion where it is not convenient to form an insulating film, such as on the electrode pad, is covered with a resist or the like, or is removed by a method such as photoetching after forming an anodic oxide film. Finally, by plasma CVD method,
An insulating film 9 such as SiO or SiN is formed, and the insulating film on the pixel transparent electrode is removed by a method such as etching (FIG. 3D).

【0023】本実施例も第1の実施例と同様のリーク電
流低減の効果を奏することができる。次に本発明の第3
の実施例を以下に説明する。
This embodiment can also achieve the same effect of reducing the leak current as in the first embodiment. Next, the third aspect of the present invention
An example of the above will be described below.

【0024】ソース・ドレイン電極間に残っているn+
a−Si:Hをエッチングする工程(図2(a))まで
は第1の実施例と同様である。その後、陽極酸化可能な
金属膜40例えばAlをスパッタリング法により形成す
る。
N + remaining between the source and drain electrodes
The process up to the step of etching a-Si: H (FIG. 2A) is the same as in the first embodiment. After that, an anodizable metal film 40 such as Al is formed by a sputtering method.

【0025】次に画素透明電極上など最終的に絶縁膜を
必要としない部分の金属膜40をエッチングなどの方法
により除去する(図4(a))。次に残された金属膜4
0に対して陽極酸化を施す。この際、ストッパー上の金
属膜が完全に酸化されるまで陽極酸化処理を施す(図4
(b))。また実施例1同様、電極パッド上などはレジ
ストなどによりその表面を覆っておくか、あるいは陽極
酸化膜を形成した後にフォトエッチングなどの手法で除
去する。なお、フォトエッチングなどの手法を用いて除
去する工程を選択する場合は、画素透明電極上の金属膜
除去の工程は、陽極酸化膜形成後のこの工程に含めるこ
とができる。このような処理を施すことによりソース・
ドレイン電極は完全に緻密な絶縁膜により被覆されるた
めソース・ドレイン電極が露出することは無くなり、表
面保護絶縁膜の表面上を伝導するリーク電流の発生は妨
げられる。この実施例においては第1の実施例と同様の
効果を奏することに加え、次にあげるような利点も存在
する。通常薄膜トランジスタの製造工程においては最終
的に素子の安定化・配線保護を目的として、薄膜トラン
ジスタ上および配線上にSiOやSiNなどの絶縁膜が
形成される。この保護絶縁膜の形成にはプラズマCVD
などの方法が用いられる。プラズマCVDによる保護絶
縁膜形成の際には真空中において加熱がなされる、また
形成中にプラズマによるダメージを受ける可能性がある
などすでに形成されているデバイスの特性を劣化させる
可能性がある。また保護絶縁膜形成のプロセスは成膜、
エッチングと非常に時間を要するプロセスである。これ
に対し本実施例を用いれば、図4(c)に示したよう
に、陽極酸化処理により絶縁膜を形成した時点において
すでに薄膜トランジスタ上および配線上は絶縁膜により
被覆されている。この絶縁膜は陽極酸化処理により形成
された非常に緻密な絶縁膜であり、保護膜としても十分
その役割を果たすものである。
Next, the metal film 40 on the portion where the insulating film is not needed, such as on the pixel transparent electrode, is finally removed by a method such as etching (FIG. 4A). Next left metal film 4
0 is anodized. At this time, anodic oxidation is performed until the metal film on the stopper is completely oxidized (see FIG. 4).
(B)). Further, as in the first embodiment, the surface of the electrode pad or the like is covered with a resist or the like, or the anodic oxide film is formed and then removed by a method such as photoetching. When the step of removing by using a method such as photoetching is selected, the step of removing the metal film on the pixel transparent electrode can be included in this step after the formation of the anodic oxide film. By performing such processing, the source
Since the drain electrode is completely covered with the dense insulating film, the source / drain electrodes are not exposed and the generation of the leak current conducted on the surface of the surface protective insulating film is prevented. This embodiment has the same advantages as those of the first embodiment, and has the following advantages. Normally, in the manufacturing process of a thin film transistor, an insulating film such as SiO or SiN is finally formed on the thin film transistor and the wiring for the purpose of stabilizing the element and protecting the wiring. Plasma CVD is used to form this protective insulating film.
Etc. are used. When the protective insulating film is formed by plasma CVD, heating is performed in a vacuum, and plasma may be damaged during the formation, which may deteriorate the characteristics of the already formed device. In addition, the process of forming the protective insulating film is film formation,
Etching is a very time-consuming process. On the other hand, according to the present embodiment, as shown in FIG. 4C, the thin film transistor and the wiring are already covered with the insulating film when the insulating film is formed by the anodic oxidation treatment. This insulating film is a very dense insulating film formed by anodic oxidation treatment, and plays a sufficient role as a protective film.

【0026】したがって本実施例に用いることにより、
リーク電流の発生が妨げられるだけでなく、保護膜形成
のプロセスを省略することが可能となり、保護膜形成に
要する時間が短縮でき、保護膜形成の際のデバイス特性
の劣化の危険性も回避できる。
Therefore, by using this embodiment,
Not only the generation of leakage current is prevented, but also the process of forming the protective film can be omitted, the time required for forming the protective film can be shortened, and the risk of deterioration of device characteristics at the time of forming the protective film can be avoided. .

【0027】さらに、本発明の第4の実施例を説明す
る。この実施例が第1の実施例と異なる点は、ソース・
ドレイン電極表面に形成する陽極酸化膜をプラズマ酸化
膜に変えたことである。プラズマ酸化によってもソース
電極或いはドレイン電極の表面を酸化膜に改変すること
ができる。
Further, a fourth embodiment of the present invention will be described. This embodiment differs from the first embodiment in that the source
That is, the anodic oxide film formed on the surface of the drain electrode was changed to a plasma oxide film. The surface of the source electrode or the drain electrode can also be modified into an oxide film by plasma oxidation.

【0028】まず、このプラズマ酸化膜を形成する前
に、第1の実施例の図2(a)で示したソース・ドレイ
ン電極形成工程まで行っておく。この後、ITOの画素
電極などの酸化しない部分の表面には保護膜を形成して
から、基板1ごとプラズマ酸化装置のチャンバー内にセ
ットし、ソース・ドレイン電極を酸化する。この酸化に
際しては、酸素原子の存在する雰囲気例えば酸素中で行
う。これによって、ソース・ドレイン電極表面には酸化
モリブデン膜が形成される。
First, before forming this plasma oxide film, the steps of forming the source / drain electrodes shown in FIG. 2A of the first embodiment are performed. After that, a protective film is formed on the surface of the non-oxidized portion of the ITO pixel electrode or the like, and then the substrate 1 is set in the chamber of the plasma oxidation device to oxidize the source / drain electrodes. This oxidation is performed in an atmosphere containing oxygen atoms, for example, oxygen. As a result, a molybdenum oxide film is formed on the surface of the source / drain electrodes.

【0029】酸化の後は、図2(c)の工程同様に薄膜
トランジスタを覆う絶縁膜を形成する。以上のようにし
ても第1の実施例と同様の効果を奏することができる。
以上の4つの実施例では、酸化膜を形成したが、窒化
膜、或いは酸化膜に窒化膜が含まれた酸化膜などを同様
に形成しても良い。
After the oxidation, an insulating film covering the thin film transistor is formed as in the step of FIG. The same effects as those of the first embodiment can be obtained even with the above configuration.
Although the oxide film is formed in the above four embodiments, a nitride film or an oxide film including a nitride film in the oxide film may be formed in the same manner.

【0030】ソース・ドレイン電極は、表面に緻密な酸
化膜或いは窒化膜の形成されやすい材質である事が好ま
しく、Alなどが好ましい。本発明は、上記実施例に限
定されるものではなく、その趣旨を逸脱しない範囲で種
々変形して実施することができる。
The source / drain electrodes are preferably made of a material on which a dense oxide film or nitride film is easily formed, such as Al. The present invention is not limited to the above embodiments, and various modifications can be carried out without departing from the spirit of the present invention.

【0031】[0031]

【発明の効果】本発明を用いることによりソース・ドレ
イン電極の両側において同時に電極表面が露出すること
が無くなり、保護絶縁膜の表面上を伝導するソース・ド
レイン電極間のリーク電流の発生は防止される。
By using the present invention, the electrode surfaces on both sides of the source / drain electrodes are not exposed at the same time, and the generation of a leak current between the source / drain electrodes conducted on the surface of the protective insulating film is prevented. It

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係る薄膜トランジスタ
の断面図
FIG. 1 is a sectional view of a thin film transistor according to a first embodiment of the present invention.

【図2】本発明の第1の実施例に係る薄膜トランジスタ
の断面図
FIG. 2 is a sectional view of a thin film transistor according to a first embodiment of the present invention.

【図3】本発明の第2の実施例に係る薄膜トランジスタ
の断面図
FIG. 3 is a sectional view of a thin film transistor according to a second embodiment of the present invention.

【図4】本発明の第3の実施例に係る薄膜トランジスタ
の断面図
FIG. 4 is a sectional view of a thin film transistor according to a third embodiment of the present invention.

【図5】従来の薄膜トランジスタの断面図FIG. 5 is a cross-sectional view of a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

1.透明絶縁性基板 2.ゲート電極 3.ゲート絶縁膜 4.半導体層 5.エッチングストッパー 6.オーミックコンタクト層 7.画素透明電極 8.ソース・ドレイン電極 9.保護絶縁膜 10.陽極酸化膜 1. Transparent insulating substrate 2. Gate electrode 3. Gate insulating film 4. Semiconductor layer 5. Etching stopper 6. Ohmic contact layer 7. Pixel transparent electrode 8. Source / drain electrodes 9. Protective insulating film 10. Anodized film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に形成されソース・ドレイン
電極がチャネルの形成される半導体層上に配置されると
共に前記ソース・ドレイン電極間に絶縁膜の形成された
薄膜電解効果トランジスタにおいて、前記ソース電極或
いはドレイン電極の表面を覆う前記ソース電極或いはド
レイン電極の酸化膜或いは窒化膜を具備することを特徴
とする薄膜電解効果トランジスタ。
1. A thin film field effect transistor in which a source / drain electrode formed on an insulating substrate is arranged on a semiconductor layer in which a channel is formed, and an insulating film is formed between the source / drain electrodes. A thin film field effect transistor comprising an oxide film or a nitride film of the source or drain electrode, which covers the surface of the source or drain electrode.
JP24961993A 1993-10-06 1993-10-06 Thin film field effect transistor Pending JPH07106589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24961993A JPH07106589A (en) 1993-10-06 1993-10-06 Thin film field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24961993A JPH07106589A (en) 1993-10-06 1993-10-06 Thin film field effect transistor

Publications (1)

Publication Number Publication Date
JPH07106589A true JPH07106589A (en) 1995-04-21

Family

ID=17195728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24961993A Pending JPH07106589A (en) 1993-10-06 1993-10-06 Thin film field effect transistor

Country Status (1)

Country Link
JP (1) JPH07106589A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082380A (en) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp Thin-film transistor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082380A (en) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp Thin-film transistor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3277548B2 (en) Display board
JP2655126B2 (en) Method for manufacturing thin film transistor
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JP3425851B2 (en) Thin film transistor for liquid crystal display
JPH08236775A (en) Film transistor, and its manufacture
JP2001177097A (en) Thin-film transistor and its manufacturing method
JP3094610B2 (en) Method for manufacturing thin film transistor
JPH09512667A (en) Method of passivating side surface of thin film semiconductor component
JPH07106589A (en) Thin film field effect transistor
KR19980016027A (en) Liquid crystal display element and manufacturing method thereof
JPH02177563A (en) Thin film transistor and manufacture thereof
JP2000036603A (en) Manufacture of thin-film transistor
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JP2996025B2 (en) Method of manufacturing insulating film and thin film transistor device using the same
JP3776183B2 (en) Method for manufacturing insulated gate field effect transistor
KR100236025B1 (en) Liquid crystal display device and its manufacturing method
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JP3489217B2 (en) Method for manufacturing thin film transistor
JPH0697197A (en) Thin film transistor and manufacture thereof
KR100372305B1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating the same
JP4742320B2 (en) Active LCD panel
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
JPH07325321A (en) Production of liquid crystal display device
JPH07131019A (en) Thin film transistor and fabrication thereof
JPH09270517A (en) Method of manufacturing thin film transistor