JPH07106377A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07106377A JPH07106377A JP5251863A JP25186393A JPH07106377A JP H07106377 A JPH07106377 A JP H07106377A JP 5251863 A JP5251863 A JP 5251863A JP 25186393 A JP25186393 A JP 25186393A JP H07106377 A JPH07106377 A JP H07106377A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- semiconductor
- bump
- soldering
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体素子上に設けられたバンプ電極をリー
ド端子に半田付けしても不要な部分に半田が付着するの
を解消し、半導体装置の製造における歩留まり向上を目
的とする。 【構成】 素子形成された半導体基板にバンプ電極１ａ
を形成するバンプ形成工程と、このバンプ形成工程を経
て得られる半導体素子のバンプ電極を半田４によりリー
ド端子２に接続する半田付け工程とを有する半導体装置
の製造方法において、上記半田付け工程に際し、上記バ
ンプ形成工程を経て得られる半導体素子をエッチング処
理するようにした。
ド端子に半田付けしても不要な部分に半田が付着するの
を解消し、半導体装置の製造における歩留まり向上を目
的とする。 【構成】 素子形成された半導体基板にバンプ電極１ａ
を形成するバンプ形成工程と、このバンプ形成工程を経
て得られる半導体素子のバンプ電極を半田４によりリー
ド端子２に接続する半田付け工程とを有する半導体装置
の製造方法において、上記半田付け工程に際し、上記バ
ンプ形成工程を経て得られる半導体素子をエッチング処
理するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくはバンプ電極を有する半導体素子の
バンプ電極を半田付けによりリード端子に接続して得ら
れる半導体装置の製造方法に関する。
に関し、より詳しくはバンプ電極を有する半導体素子の
バンプ電極を半田付けによりリード端子に接続して得ら
れる半導体装置の製造方法に関する。
【０００２】
【従来の技術】バンプ電極を有し、該バンプ電極を半田
付けによりリード端子に接続される半導体素子として、
例えばダイオード素子が知られている。従来、この種の
ダイオード素子は、半導体ウエハーに複数個の素子が形
成され、個々の素子に表面電極としてバンプ電極がメッ
キ等により形成され、そして上記半導体ウエハーの裏面
に裏面電極が一体的に形成された後、この半導体ウエハ
ーをダイシングして個々の素子に分割して製造される。
付けによりリード端子に接続される半導体素子として、
例えばダイオード素子が知られている。従来、この種の
ダイオード素子は、半導体ウエハーに複数個の素子が形
成され、個々の素子に表面電極としてバンプ電極がメッ
キ等により形成され、そして上記半導体ウエハーの裏面
に裏面電極が一体的に形成された後、この半導体ウエハ
ーをダイシングして個々の素子に分割して製造される。
【０００３】斯くして得られたダイオード素子は、その
多数個を搬送用容器に充填されてリード端子への半田付
け工程に搬送される。そして、例えば図１に示すよう
に、上記半田付け工程においてダイオード素子１は、一
対のリード端子２，３に挟持されるようにして、そのバ
ンプ電極１ａ及び裏面電極１ｂがそれぞれリード端子２
及び３に半田４で半田付けされた後、その全体を樹脂モ
ールド部５でパッケージされる。
多数個を搬送用容器に充填されてリード端子への半田付
け工程に搬送される。そして、例えば図１に示すよう
に、上記半田付け工程においてダイオード素子１は、一
対のリード端子２，３に挟持されるようにして、そのバ
ンプ電極１ａ及び裏面電極１ｂがそれぞれリード端子２
及び３に半田４で半田付けされた後、その全体を樹脂モ
ールド部５でパッケージされる。
【０００４】
【発明が解決しようとする課題】しかしながら、バンプ
電極とリード端子との半田付けに供される上記ダイオー
ド素子は、その表面（バンプ電極周縁の絶縁層の部分）
に上記バンプ電極の形成時、ダイシング時、搬送時等に
おいて付着した銀等の金属の屑等の異物が存在してお
り、この状態でダイオード素子をリード端子に半田付け
すると、上記ダイオード素子表面の異物に半田が付着し
素子特性の劣化或いはショート不良を起こすことがしば
しば見受けられ、歩留まりの向上の妨げとなっている。
電極とリード端子との半田付けに供される上記ダイオー
ド素子は、その表面（バンプ電極周縁の絶縁層の部分）
に上記バンプ電極の形成時、ダイシング時、搬送時等に
おいて付着した銀等の金属の屑等の異物が存在してお
り、この状態でダイオード素子をリード端子に半田付け
すると、上記ダイオード素子表面の異物に半田が付着し
素子特性の劣化或いはショート不良を起こすことがしば
しば見受けられ、歩留まりの向上の妨げとなっている。
【０００５】即ち、半導体ウエハー表面にバンプ電極を
形成すべくメッキ処理するときのメッキ屑、半導体ウエ
ハーをダイシングして個々のダイオード素子に分割する
ときに、半導体ウエハー裏面に一体的に形成した裏面電
極の飛散する破片屑、或いは分割され個々のダイオード
素子にされたものを搬送用容器に多数個入れられてリー
ド端子接続工程に搬送される途中にこれまでの製造過程
で上記ダイオード素子に付着していた異物が素子同士の
擦れにより脱落したものが、ダイオード素子表面のバン
プ電極周縁に形成されている絶縁層上に付着しており、
ダイオード素子表面のバンプ電極をリード端子に半田付
けするときに半田がバンプ電極周縁の異物にまで付着し
て素子特性の劣化或いはショート不良を引き起こすので
ある。
形成すべくメッキ処理するときのメッキ屑、半導体ウエ
ハーをダイシングして個々のダイオード素子に分割する
ときに、半導体ウエハー裏面に一体的に形成した裏面電
極の飛散する破片屑、或いは分割され個々のダイオード
素子にされたものを搬送用容器に多数個入れられてリー
ド端子接続工程に搬送される途中にこれまでの製造過程
で上記ダイオード素子に付着していた異物が素子同士の
擦れにより脱落したものが、ダイオード素子表面のバン
プ電極周縁に形成されている絶縁層上に付着しており、
ダイオード素子表面のバンプ電極をリード端子に半田付
けするときに半田がバンプ電極周縁の異物にまで付着し
て素子特性の劣化或いはショート不良を引き起こすので
ある。
【０００６】本発明は、上記問題に鑑みなされたもの
で、半導体素子上に設けられたバンプ電極をリード端子
に半田付けしても不要な部分に半田が付着するのを解消
し、半導体装置の製造における歩留まり向上を目的とす
る。
で、半導体素子上に設けられたバンプ電極をリード端子
に半田付けしても不要な部分に半田が付着するのを解消
し、半導体装置の製造における歩留まり向上を目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成すべく、
本発明は、素子形成された半導体基板にバンプ電極を形
成するバンプ形成工程と、このバンプ形成工程を経て得
られる半導体素子のバンプ電極を半田によりリード端子
に接続する半田付け工程とを有する半導体装置の製造方
法において、上記半田付け工程に際し、上記バンプ形成
工程を経て得られる半導体素子をエッチング処理するよ
うにした。
本発明は、素子形成された半導体基板にバンプ電極を形
成するバンプ形成工程と、このバンプ形成工程を経て得
られる半導体素子のバンプ電極を半田によりリード端子
に接続する半田付け工程とを有する半導体装置の製造方
法において、上記半田付け工程に際し、上記バンプ形成
工程を経て得られる半導体素子をエッチング処理するよ
うにした。
【０００８】
【作用】リード端子に半田付けされる半導体素子を半田
付け工程に際して、予めエッチング処理しておくので、
上記半導体素子表面に金属屑等の異物が付着していたと
していても、エッチングされて除去されることになる。
このときバンプ電極をもエッチングしてしまうことにな
るが、上記異物は微小なもので異物が除去されたときに
はバンプ電極表面は極僅かにしかエッチングされておら
ずバンプ電極としての機能は十分果たすものとし得る。
付け工程に際して、予めエッチング処理しておくので、
上記半導体素子表面に金属屑等の異物が付着していたと
していても、エッチングされて除去されることになる。
このときバンプ電極をもエッチングしてしまうことにな
るが、上記異物は微小なもので異物が除去されたときに
はバンプ電極表面は極僅かにしかエッチングされておら
ずバンプ電極としての機能は十分果たすものとし得る。
【０００９】従って、上記エッチング処理後に半導体素
子を複数個搬送用容器に充填しリード端子への半田付け
工程へ搬送したとしても、個々の半導体素子の表面が極
めて清浄であるので異物が半導体素子上のバンプ電極周
縁に付着することを略解消でき、その結果、上記半導体
素子をリード端子に半田付けしても、半導体素子上のバ
ンプ電極にのみ半田が付着して良好な接続状態が得ら
れ、バンプ電極周縁の半導体素子上に半田が付着するこ
とは略解消される。
子を複数個搬送用容器に充填しリード端子への半田付け
工程へ搬送したとしても、個々の半導体素子の表面が極
めて清浄であるので異物が半導体素子上のバンプ電極周
縁に付着することを略解消でき、その結果、上記半導体
素子をリード端子に半田付けしても、半導体素子上のバ
ンプ電極にのみ半田が付着して良好な接続状態が得ら
れ、バンプ電極周縁の半導体素子上に半田が付着するこ
とは略解消される。
【００１０】
【実施例】以下実施例を示し、本発明の特徴とするとこ
ろをより詳細に説明する。本実施例では、図１に示した
樹脂封止型ダイオードの製造方法を例に説明する。素子
形成された半導体ウエハー表面の所定位置に例えば銀等
からなるバンプ電極をメッキにより形成する。そして、
上記半導体ウエハー裏面に例えばニッケル−銀等からな
る裏面電極を蒸着により一体的に形成し、この半導体ウ
エハーをダイシングして個々のダイオード素子に分離す
る。
ろをより詳細に説明する。本実施例では、図１に示した
樹脂封止型ダイオードの製造方法を例に説明する。素子
形成された半導体ウエハー表面の所定位置に例えば銀等
からなるバンプ電極をメッキにより形成する。そして、
上記半導体ウエハー裏面に例えばニッケル−銀等からな
る裏面電極を蒸着により一体的に形成し、この半導体ウ
エハーをダイシングして個々のダイオード素子に分離す
る。
【００１１】次に、上記のようにして得られたダイオー
ド素子を金属用エッチング液、例えば硝酸−硝酸−酢酸
水溶液（商品名「アルミエッチング液」ナカライテスク
社製の１／５希釈水溶液）、５０％水酸化カリウム水溶
液等に３０秒程度浸漬して洗浄し、必要に応じて水洗し
た後、乾燥する。上記金属用エッチング液の濃度として
は、特に限定されるものではないが、低濃度のものを用
いるほうが時間管理が容易となり有利である。
ド素子を金属用エッチング液、例えば硝酸−硝酸−酢酸
水溶液（商品名「アルミエッチング液」ナカライテスク
社製の１／５希釈水溶液）、５０％水酸化カリウム水溶
液等に３０秒程度浸漬して洗浄し、必要に応じて水洗し
た後、乾燥する。上記金属用エッチング液の濃度として
は、特に限定されるものではないが、低濃度のものを用
いるほうが時間管理が容易となり有利である。
【００１２】上記のようにしてエッチング処理し乾燥し
た後、ダイオード素子は、その多数個をガラス瓶等の搬
送用容器に充填され搬送されて、従来通りの工程でリー
ド端子へ接続、樹脂モールドされて樹脂封止型ダイオー
ドとされる。
た後、ダイオード素子は、その多数個をガラス瓶等の搬
送用容器に充填され搬送されて、従来通りの工程でリー
ド端子へ接続、樹脂モールドされて樹脂封止型ダイオー
ドとされる。
【００１３】
【発明の効果】本発明によれば、半導体素子の表面が清
浄な状態でバンプ電極とリード端子とを半田付けできる
ので、半田付け工程で生じる特性劣化、ショート不良等
の問題を極めて低減でき、製品としての信頼性を向上で
きるとともに歩留まり向上をも図ることができる。
浄な状態でバンプ電極とリード端子とを半田付けできる
ので、半田付け工程で生じる特性劣化、ショート不良等
の問題を極めて低減でき、製品としての信頼性を向上で
きるとともに歩留まり向上をも図ることができる。
【図１】樹脂封止型ダイオードの構造を示す断面図であ
る。
る。
１ ダイオード素子 １ａ バンプ電極 １ｂ 裏面電極 ２，３ リード端子 ４ 半田 ５ 樹脂モールド部
Claims (1)
- 【請求項１】 素子形成された半導体基板にバンプ電極
を形成するバンプ形成工程と、このバンプ形成工程を経
て得られる半導体素子のバンプ電極を半田によりリード
端子に接続する半田付け工程とを有する半導体装置の製
造方法において、上記半田付け工程に際し、上記バンプ
形成工程を経て得られる半導体素子をエッチング処理す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251863A JPH07106377A (ja) | 1993-10-07 | 1993-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251863A JPH07106377A (ja) | 1993-10-07 | 1993-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106377A true JPH07106377A (ja) | 1995-04-21 |
Family
ID=17229050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251863A Pending JPH07106377A (ja) | 1993-10-07 | 1993-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9982064B2 (en) | 2012-10-02 | 2018-05-29 | Tate & Lyle Ingredients Americas Llc | Process for preparing an inhibited starch |
-
1993
- 1993-10-07 JP JP5251863A patent/JPH07106377A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9982064B2 (en) | 2012-10-02 | 2018-05-29 | Tate & Lyle Ingredients Americas Llc | Process for preparing an inhibited starch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720206B2 (en) | Method for manufacturing digital micro-mirror device (DMD) packages | |
| EP0711454A1 (en) | Method for forming solder bumps | |
| JP2006245468A (ja) | 半導体装置の製造方法 | |
| US3747202A (en) | Method of making beam leads on substrates | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| US5833758A (en) | Method for cleaning semiconductor wafers to improve dice to substrate solderability | |
| JPH1092778A (ja) | 半導体装置及びその製造方法 | |
| JP2001267461A (ja) | 半導体装置の製造方法 | |
| JPH07106377A (ja) | 半導体装置の製造方法 | |
| JP3755166B2 (ja) | 半導体装置の製造方法 | |
| US11094562B2 (en) | Semiconductor device and method of manufacture | |
| JPH06124928A (ja) | 半導体装置の製法 | |
| JP7404763B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
| JPH01164041A (ja) | バンプ構造を有するｉｃ素子とその製造方法 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JPH05136331A (ja) | 半導体集積回路 | |
| JPS6155780B2 (ja) | ||
| JPH05343578A (ja) | 半導体装置及びその製造方法 | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JP2002231754A (ja) | 半導体装置の製造方法 | |
| JPH08236574A (ja) | 半導体装置の組立方法 | |
| JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10340923A (ja) | 半導体装置の接続方法 | |
| KR100309329B1 (ko) | 반도체베어집적회로다이렉트어태치본딩방법 | |
| JP2004031587A (ja) | 半導体素子及びその製造方法 |