JPH07105398B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、多結晶シリコン層から不純物を拡散してエミッタ
領域を形成するようにした，いわゆる多結晶シリコンエ
ミッタ構造による高速バイポーラ半導体デバイスの製造
方法の改良に係るものである。

〔従来の技術〕

従来例でのこの種の多結晶シリコンエミッタ構造による
高速バイポーラ半導体デバイスの製造方法の主要工程を
第２図（ａ）ないし（ｃ）に順次に示してある。

すなわち，これらの第２図（ａ）ないし（ｃ）に示す従
来例方法において、符号１は半導体基板であり、２はこ
の半導体基板１上に形成された素子間分離酸化膜を含む
絶縁酸化膜である。また、３は前記半導体基板１の主面
上に選択的に形成されたｐ型ベース領域、４はこのｐ型
ベース領域３上に選択的に形成されたｎ⁺型エミッタ領
域、５はこのｎ⁺型エミッタ領域４上のｎ型不純物（例
えば、砒素）を含むパターニングされた多結晶シリコン
層を示しており、さらに、６はパターニングされたホト
レジスト層、7a,7b,および7cはベース，コレクタの各コ
ンタクト部分，および前記多結晶シリコン層５の表面に
形成されたそれぞれの金属シリサイド（例えば、白金シ
リサイド）層であり、かつまた、8,9,および10はこれら
の各金属シリサイド層7a,7b,および7c上に形成されたそ
れぞれにベース電極，エミッタ電極，およびコレクタ電
極である。

しかして、この従来例方法の場合には、まず、素子間分
離酸化膜を含む絶縁酸化膜２を形成した半導体基板１の
主面上にあつて、通常の通りにｐ型ベース領域３を選択
的に形成させ、かつエミッタ領域となるべき絶縁酸化膜
２の部分を選択的に開口させたのち、これらの上にｎ型
不純物（例えば、砒素）を含む多結晶シリコン層５を形
成させると共に、熱処理を施して、この多結晶シリコン
層５から開口部を通してｐ型ベース領域３上にｎ⁺型エ
ミッタ領域４を選択的に形成させ、また、同多結晶シリ
コン層５をホトレジスト層６のマスクによつて、例え
ば、CF₄系ガスによりドライエッチングし、ｎ⁺型エミッ
タ領域４上にのみ、この多結晶シリコン層５が選択的に
残されるようにパターニングする（第２図（ａ））。

続いて、ベースコンタクト，およびコレクタコンタクト
となる領域部分での前記絶縁酸化膜２を選択的に除去し
て開口させたのち、これらの各コンタクト部分，および
前記パターニングされた多結晶シリコン層５の表面に、
金属シリサイド（例えば、白金シリサイド）化した金属
シリサイド層7a,7b,および7cを形成させ（同図
（ｂ））、さらに、これらの各金属シリサイド層7a,7b,
および7c上にあつて、それぞれにベース電極8,エミッタ
電極9,およびコレクタ電極10を形成させる（同図
（ｃ））のであり、このようにして、所期の多結晶シリ
コンエミッタ構造による高速バイポーラ半導体デバイス
を製造するのである。

〔発明が解決しようとする課題〕

しかしながら、前記した従来例による製造方法において
は、多結晶シリコン層５からの熱処理によるｎ⁺型エミ
ッタ領域４の選択形成後に、ベースコンタクト部をし
て、所期のマスク合せ，および選択エッチングをなして
開口形成させるために、十分なマスク合せ余裕などをと
る必要があり、このため、ベース・エミッタ電極間の距
離Ａ₂が徒らに長くなつて、そのベース抵抗が増加し、
これが高周波動作を制限することになり、かつまた、装
置寸法の縮少を妨げる要因になると云う不都合があつ
た。

この発明は、従来のこのような欠点を解消するためにな
されたものであつて、その目的とするところは、ベース
・エミッタ電極間の距離を可及的に短く設定し得て、ベ
ース抵抗を低減させると共に、併せて装置寸法を可能な
限り縮少し得るようにした，この種の半導体装置の製造
方法を提供することである。

〔課題を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、エミッタ領域を拡散形成させるための多
結晶シリコン層にあつて、この多結晶シリコン層を選択
的にエッチング除去する際に、その上部にヒサシ状をな
して残されるホトレジストをして、ベースコンタクト開
口のための，絶縁酸化膜のエッチング用マスクとしても
用いるようにすることで、ベース・エミッタ電極間の距
離を自己整合的に形成し得るようにしたものである。

すなわち、この発明方法は、第１の絶縁酸化膜を形成し
た半導体基板の主面上に、ベース領域を選択的に形成さ
せ、かつ第１の絶縁酸化膜を選択的にエッチング除去し
て開口させる工程と、これらの全面に、前記ベース領域
とは異なる導電形の不純物を含む多結晶シリコン層を成
長させて熱処理し、ベース領域内に不純物を拡散させて
エミッタ領域を形成させる工程と、パターニングされた
ホトレジストを用い、等方性エッチングにより前記多結
晶シリコン層を選択的にエッチング除去する工程と、前
記ホトレジストを用い、異方性エッチングにより前記第
１の絶縁酸化膜を選択的にエッチング除去して、ベース
コンタクト，およびコレクタコンタクトをそれぞれに開
口させる工程と、前記各コンタクト部分，および前記残
された多結晶シリコン層の表面に、高融点金属シリサイ
ド層をそれぞれに形成させる工程と、これらの全面に、
第２の絶縁酸化膜を形成して選択的に開口させ、前記各
高融点金属シリサイド層を露出させ、これらの各高融点
金属シリサイド層上に各電極を形成させる工程とを含む
ことを特徴とする半導体装置の製造方法である。

〔作用〕

従つて、この発明方法の場合，エミッタ領域を拡散形成
させるための多結晶シリコン層上に、パターニングして
設けられるホトレジストは、この多結晶シリコン層を選
択的にエッチング除去する工程で、その下部両側部分が
ヒサシ状に残されることになり、このようにヒサシ状を
なして残されるホトレジストを、次工程での第１の絶縁
酸化膜のベースコンタクト開口のエッチング用マスクと
しても併用することで、新たにマスク合せなどを全く必
要とせず、これによつてベース・エミッタ電極間の距離
を自己整合的に形成し得る。

〔実施例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないし（ｉ）を参照して詳細に説
明する。

第１図（ａ）ないし（ｉ）はこの実施例方法による主要
工程を順次に模式的に示すそれぞれに断面図であり、こ
れらの第１図（ａ）ないし（ｉ）に示される実施例方法
において、前記した第２図（ａ）ないし（ｃ）に示され
る従来例方法と同一符号は同一または相当部分を表わし
ている。

すなわち，この実施例方法においても、符号１は半導体
基板であり、２はこの半導体基板１上に形成された素子
間分離酸化膜を含む第１の絶縁酸化膜である。また、３
は前記半導体基板１の主面上に選択的に形成されたｐ型
ベース領域、４はこのｐ型ベース領域３上に選択的に形
成されたｎ⁺型エミッタ領域、５はこのｎ⁺型エミッタ領
域４上のｎ型不純物（例えば、砒素）を含むパターニン
グされた多結晶シリコン層を示し、さらに、６はパター
ニングされたホトレジスト層、7a,7b,および7cはベー
ス，コレクタの各コンタクト部分，および前記多結晶シ
リコン層５の表面に形成されたそれぞれに高融点金属シ
リサイド（例えば、チタンシリサイドTiSi）層、8,9,お
よび10はこれらの各高融点金属シリサイド層7a,7b,およ
び7c上に形成されたそれぞれにベース電極，エミッタ電
極，およびコレクタ電極であり、11は第２の絶縁酸化膜
である。

しかして、この実施例方法の場合には、まず、素子間分
離酸化膜を含む第１の絶縁酸化膜２を形成した半導体基
板１の主面上にあつて、通常の通りにｐ型ベース領域３
を選択的に形成させておき（第１図（ａ））、かつのち
にエミッタ領域となるべき第１の絶縁酸化膜２の部分を
選択的にエッチング除去して開口2aさせる（同図
（ｂ））。

ついで、これらの全面にｎ型不純物として、例えば砒素
を含んだ多結晶シリコン層５を約3000Å程度の厚さに成
長させた上で適宜に熱処理し、前記ｐ型ベース領域３内
に、所期通りに選択的にｎ⁺型エミッタ領域４を拡散形
成させると共に（同図（ｃ））、このｎ⁺型エミッタ領
域４上にパターニングされたホトレジスト６を部分的に
残し（同図（ｄ））た状態で、前記多結晶シリコン層５
をCF₄系ガスなどにより選択的にエッチング除去する
が、このとき、残されたホトレジスト６の下部両側に対
応する多結晶シリコン層５の部分もまたエッチングされ
て、同ホトレジスト６の部分が、いわゆるヒサシ状に突
出された状態になる（同図（ｅ））。

続いて、前記残されたホトレジスト６を再度，エッチン
グマスクに用いて、前記絶縁酸化膜２を部分的かつ選択
的に異方性イオンエッチングなどにより除去して、ベー
スコンタクト，およびコレクタコンタクトとなる領域部
分をそれぞれに開口させるが、このとき、絶縁酸化膜２
には、ベース・エミッタ電極間部分に対応して、前記ヒ
サシ部の突出長さに相当する幅とされた所期の絶縁酸化
膜部分2bが残されることになる（同図（ｆ））。

そして次に、これらの各コンタクト開口部分，および前
記パターニングされた多結晶シリコン層５の表面部分に
対し、高融点金属（例えば、チタンTi）をシリサイド
（例えば、チタンシリサイドTiSi₂）化してなる高融点
金属シリサイド層7a,7b,および7cをそれぞれに形成させ
る（同図（ｇ））。

さらに、前記各高融点金属シリサイド層7a,7b,および7c
を含んだ上部の全面に対して、CVD法などにより、第２
の絶縁酸化膜11を成長形成させた上で（同図（ｈ））、
それぞれの各コンタクトを形成するために、この第２の
絶縁酸化膜11を選択的にエッチング開口させて、各高融
点金属シリサイド層7a,7b,および7cを部分的に露出さ
せ、かつこれらの上にベース電極8,エミッタ電極9,およ
びコレクタ電極10をそれぞれに形成させ（同図
（ｉ））、このようにして、所期の多結晶シリコンエミ
ッタ構造による高速バイポーラ半導体デバイスを製造す
るのである。

従つて、この実施例方法の場合,n⁺型エミッタ領域４を
拡散形成させるために設けられる多結晶シリコン層５上
にあつて、所期通りにパターニング形成されるホトレジ
スト６は、この多結晶シリコン層５を選択的にエッチン
グ除去する前記（ｅ）の工程で、その下部両側部分が、
エッチング除去される多結晶シリコン層５の部分から、
所定の長さだけ突出してヒサシ状に残されることにな
り、このようにヒサシ状をなして残されるホトレジスト
６を、次の（ｆ）の工程における第１の絶縁酸化膜２の
ベースコンタクト開口のためのエッチング用マスクとし
て、再度，用いることにより、こゝでは、先に述べた従
来例方法でのように、何等，新たなマスク合せなどを全
く必要とせずに、ベース・エミッタ電極間部分に相当す
る幅の所期の絶縁酸化膜部分2bを残して、ベースコンタ
クトとなる領域部分を開口させることができるもので、
この結果，ベース・エミッタ電極間の距離Ａ₁を可及的
に短くさせた状態で、自己整合的に形成し得るのであ
る。

なお、前記実施例方法においては、ｎ⁺型エミッタ領域
を拡散形成させるための多結晶シリコン層上に、ホトレ
ジストをパターニングして設け、このホトレジストのみ
をマスクにして、第１の絶縁酸化膜の全面をエッチング
させるようにしているが、多結晶シリコン層の選択的エ
ッチングをなした後，新たにホトレジストを塗布し、か
つこれをパターニングしたマスクにより、第１の絶縁酸
化膜を部分的に残すようにしてもよく、また、この実施
例では、高融点金属として、チタンを用いる場合につい
て述べたが、タングステンなどの金属を用いてもよく、
共に同様な作用，効果が得られる。

〔発明の効果〕

以上詳述したように、この発明方法によれば、エミッタ
領域を拡散形成させるための多結晶シリコン層上に、ホ
トレジストをパターニングして設け、このホトレジスト
をマスクにして、多結晶シリコン層を選択的にエッチン
グ除去するようにさせることで、その下部両側部分に、
エッチング除去される多結晶シリコン層の部分から、所
定の長さだけ突出するヒサシ状の部分を残し、かつこの
ようにヒサシ状をなして残されるホトレジストを再度，
第１の絶縁酸化膜のベースコンタクト開口のためのエッ
チング用マスクとして用いるようにしたので、従来例方
法の場合でのように、新たなマスク合わせなどを全く必
要とせずに、ベース・エミッタ電極間部分に相当する幅
の所期の絶縁酸化膜部分を残して、ベースコンタクトと
なる領域部分を開口させることができ、この結果とし
て、ベース・エミッタ電極間の距離を可及的に短く、自
己整合的に形成し得て、ベース抵抗を効果的に低減でき
るため、装置の高周波動作を制限するような惧れがな
く、ひいては、相対的に装置寸法の縮小化を可能にし得
るものであり、しかも、従来の製造方法に比較して工程
の簡略化を図り得るなどの特徴を有するものである。

【図面の簡単な説明】

第１図（ａ）ないし（ｉ）はこの発明に係る半導体装置
の製造方法の一実施例による主要工程を順次に模式的に
示すそれぞれに断面図であり、また、第２図（ａ）ない
し（ｃ）は従来例による同上半導体装置の製造方法の主
要工程を順次に模式的に示すそれぞれに断面図である。 １……半導体基板、２……第１の絶縁酸化膜、2a……同
上開口、2b……ベース・エミッタ電極間に相当する絶縁
酸化膜部分、３……ｐ型ベース領域、４……ｎ⁺型エミ
ッタ領域、５……多結晶シリコン層、６……ホトレジス
ト、7a,7b,7c……高融点金属シリサイド層、8,9,10……
ベース電極，エミッタ電極，コレクタ電極、11……第２
の絶縁酸化膜。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の絶縁酸化膜を形成した半導体基板の
   主面上に、ベース領域を選択的に形成させ、かつ第１の
   絶縁酸化膜を選択的にエッチング除去して開口させる工
   程と、これらの全面に、前記ベース領域とは異なる導電
   形の不純物を含む多結晶シリコン層を成長させて熱処理
   し、ベース領域内に不純物を拡散させてエミッタ領域を
   形成させる工程と、パターニングされたホトレジストを
   用い、等方性エッチングにより前記多結晶シリコン層を
   選択的にエッチング除去する工程と、前記ホトレジスト
   を用い、異方性エッチングにより前記第１の絶縁酸化膜
   を選択的にエッチング除去して、ベースコンタクト，お
   よびコレクタコンタクトをそれぞれに開口させる工程
   と、前記各コンタクト部分，および前記残された多結晶
   シリコン層の表面に、高融点金属シリサイド層をそれぞ
   れに形成させる工程と、これらの全面に、第２の絶縁酸
   化膜を形成して選択的に開口させ、前記各高融点金属シ
   リサイド層を露出させ、これらの各高融点金属シリサイ
   ド層上に各電極を形成させる工程とを含むことを特徴と
   する半導体装置の製造方法。