JPH0695544B2 - 角度のリード設計を有する電気相互結線 - Google Patents

角度のリード設計を有する電気相互結線

Info

Publication number
JPH0695544B2
JPH0695544B2 JP3282772A JP28277291A JPH0695544B2 JP H0695544 B2 JPH0695544 B2 JP H0695544B2 JP 3282772 A JP3282772 A JP 3282772A JP 28277291 A JP28277291 A JP 28277291A JP H0695544 B2 JPH0695544 B2 JP H0695544B2
Authority
JP
Japan
Prior art keywords
leads
integrated circuit
bent
individual
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3282772A
Other languages
English (en)
Other versions
JPH04273456A (ja
Inventor
ノーマン・ジョセフ・ロス
Original Assignee
デルコ・エレクトロニクス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デルコ・エレクトロニクス・コーポレーション filed Critical デルコ・エレクトロニクス・コーポレーション
Publication of JPH04273456A publication Critical patent/JPH04273456A/ja
Publication of JPH0695544B2 publication Critical patent/JPH0695544B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に、集積回路チッ
プ上の複数の結合部位を対応する複数の外部接続体に電
気的に接続するのに有用な電気相互結線に関する。より
詳細には、本発明は、相互結線内の各個別リードが集積
回路チップの矩形形状に関して同程度の非垂直性を有す
るように形成されている電気相互結線設計に関する。こ
れにより、これらの個別リードの全ては、集積回路の回
りに同じ方向に曲げられ、集積回路チップ当たりに得ら
れる個別リードの数を最大限にすると同時に向上された
歪除去及び改善された性能を与える。
【０００２】
【従来の技術】集積回路と支持基板との間の電気相互結
線を形成するための多くの方法が知られている。これら
の斯かる電気相互結線を形成するためにテープ自動化接
着（ＴＡＢ）方法が一般的に用いられている。複数の細
長い導電リードが取り付けられておりそこから延びてい
るＴＡＢテープ、即ち導電ＴＡＢテープが与えられてい
る。ＴＡＢテープ上の各個別リードは集積回路の接着パ
ッドに接着される。１つの集積回路上にこのような接着
点が多く存在するのが典型的である。これらの接着はＴ
ＡＢテープリードの端部あるいは集積回路上の接着パッ
ド上に金パンプ又は他の適当な材料を先ず付着せしめる
ことにより形成される。通常は銅である集積回路及びＴ
ＡＢテープリードは次に整合されて同時に互いに熱圧接
着される。
【０００３】しかしながら、電気相互結線を形成するた
めのこれらの方法のどれによっても、使用中に生じる熱
又は物理的応力を補償するべく、集積回路と支持基板と
の間の相互結線リードに歪除去を与えなければならな
い。例えば、電気相互結線を形成するためのテープ自動
化接着方法を用いる時、歪除去は通常、図１に図示のよ
うに個別ＴＡＢテープリードを蛇行状に形成することに
より与えられる。この蛇行状の形を用いることにより本
質的に、個別リードに付加的な長さが与えられ、これに
より使用中に生じる如何なる歪みも補償できるように個
別リードの拡大を可能にしている。
【０００４】しかしながら、これらの個別蛇行状リード
を使用することに関連する欠陥が、使用中に発生する関
連応力が種々の蛇行状リード長さ並びに集積回路の回り
の異なった方向からの各蛇行状リードの位置の故に不平
衡になることである。この不平衡の状態は、集積回路上
の個別接着、従ってデバイスの故障率が高くなるという
結果をもたらす。加うるに、この現在の蛇行状の設計
は、各リードの種々の長さがまた取付中の不平衡の応力
不可をもたらすために、集積回路の基板又は他の表面へ
の取付の期間中にリード応力が増大するという結果をも
たらす。
【０００５】集積回路の使用及び取付中に改善された平
衡応力解放を提供する電気相互結線の現在の蛇行状の設
計に対する代替が特許出願第２−４１５７３１号に開示
されている。この特許出願において、弧状の形状を有
し、集積回路の回りに螺線パターンで配置されている個
別リードを有する相互結線パターンが教示されている。
この螺線相互結線パターンによって従来の蛇行状の設計
に対して改善された歪解放が与えられる。何となれば、
個別の孤状の形状を有する電気リードが全て螺線パター
ンに拡大しており、これにより集積回路は応力が集積回
路に適用された時に１つの方向に回転するからである。
従ってその結果得られる応力不可は以前のリード設計に
よるよりも更に平衡がとれる。
【０００６】しかしながら、この螺線設計は向上された
歪除去を与えるが、その使用に関する欠陥も存在する。
個別電気リードの孤状形状は、集積回路チップ上の及び
回りのスペースの最も効率的な利用を可能にするもので
はない。従って、集積回路当たりの電気相互結線リード
の数は限られる。集積回路はそれらの物理的寸法が減少
する時にそれらの複雑性が増大するため、集積回路当た
りのリードの数の最大化を可能にする相互結線リードを
提供することが最も重要である。
【０００７】
【発明が解決しようとする課題】従って、必要な物は、
集積回路の使用及び取付の期間中平衡された応力除去を
提供するだけでなく、集積回路当たり得られる個別リー
ドの数の最大化のための効率的な設計を提供する電気相
互結線リードである。
【０００８】本発明の目的は、集積回路上の複数の接着
部位を対応する複数の外部接続に電気的に且つ物理的に
接続するための複数の個別リードを有する電気相互結線
を提供することにある。
【０００９】本発明の別の目的は、斯かる電気相互結線
が集積回路の使用中に向上された歪除去を提供すること
にある。本発明の更に別の目的は、斯かる電気相互結線
が集積回路当たりに得られる個別リードの数の最大化の
ための効率的な設計を提供することにある。
【００１０】
【問題を解決するための手段】本発明の好ましい実施例
によると、これら及び他の諸目的及び利点は以下のよう
に達成される。
【００１１】集積回路上の複数の設着部位を複数の外部
電気接続体に電気的に且つ物理的に接続するための電気
相互結線が提供される。この電気相互結線は、複数の個
別電気リードを含んでおり、テープ自動化接着方法に用
いることが適切である。
【００１２】本発明の独創的な特徴は、個別の電気リー
ドの各々が集積回路の矩形形状に関係して非垂直的とな
るように形成されていることである。更に、個別リード
の全てが同程度の非垂直性を有することである。これに
より、個別リードの全ては集積回路の回りに同様に曲げ
られる。
【００１３】この電気相互結線設計によって使用中に向
上された歪除去が与えられる。何となれば、個別の曲げ
られたリードによって取付又は過大な適用リード応力の
期間中集積回路の回転を可能にするからである。これら
のリードは全て集積回路の回りに同じ方向に曲げられる
ように配置されているため、適用応力は平衡化されその
結果、デバイスの性能と歩留りが改善される。
【００１４】更に、この電気相互結線設計によって、個
別リードが効率的に成形され、これにより集積回路当た
りの個別リードの数が最大限になる。
【００１５】
【実施例】図２に示すように、集積回路チップ１０上の
複数の接着部位１４を、当技術に利用されている任意の
従来の型式の基板であり得る支持基板１２上の複数の外
部電気接続体（図示せず）に電気的に且つ物理的に接続
するための電気相互結線パターンが配設されている。
【００１６】この電気相互結線パターンは複数の個別電
気リード１６から成っている。これらの個別リード１６
は好ましくは銅である導電材料から形成されているが、
他の適当な導電材料も用いることができる。これらの個
別リード１６は従来の技術を用いて形成されている。
【００１７】これらの個別電気リード１６の各々は各個
別リード１６が集積回路１０に接着されている所に隣接
した領域において、他の全ての電気リード１６の角度領
域１８と本質的に同じ角度でもって角度領域１８から形
成されている。斯くして、各角のリード１６は上記角位
リード１６を形成する角度でもって第２直線部分１８に
直接交差している第１直線部分を含んでいる。図示のよ
うに、個別リード１６は集積回路チップ１０の矩形形状
に対して非垂直的となるように曲げられている。非垂直
性の程度は、リード１６が、集積回路１０の回りに時計
方向あるいは反時計方向に、集積回路１０の回りに同じ
角度で且つ同じ方向に全て曲げられるようにするために
リード１６の全てに対して本質的に同等となっている。
加うるに、各個別リード１６のその角度領域１８と接着
部位１４との間の部分は他のリード１６の全てにおける
同様の部分と同様の長さを有している。
【００１８】個別リード１６が集積回路チップ１０の矩
形形状に対して非垂直的である程度は４５度未満である
ことが好ましい。この角度が４５度より大きい場合、結
合された個別リード１６間に平衡化された応力付加が与
えられること及び集積回路チップ１０当たりのリード１
６の密度の最大化のための効率的なリード設計を含む本
発明の利点がかなり消滅する。非垂直性の程度は３０度
のプラスマイナス約５度であることが更により好まし
い。この好ましい範囲では、上記の利点は最良化され
る。
【００１９】また、この電気相互結線パターンは、図３
に示されているように導電ＴＡＢテープ１２０と一体と
なることができ、テープ自動化接着方法に用いられ得
る。他の適当な導電材料も用いられ得るが、多分銅であ
る導電テープ１２０は、複数の個別電気リード１１６か
らなっている。個別電気リード１１６は導電ＴＡＢテー
プ１２０に隣接し且つ一体化されている。
【００２０】電気リード１１６の各々は各個別リード１
１６が集積回路チップ（図示せず）に結合される所に隣
接した領域において、角度領域１１８を他の全ての電気
リード１１６の角度領域１１８と本質的に同じ角度で有
するように形成されている。図示のように、個別リード
１１６は集積回路チップの矩形形状に対して非垂直とな
るように曲げられている。リード１１６は全て同じ角度
で且つ同じ方向に曲げられている。加うるに、各リード
１１６の角位領域１１８とその接着端１１４との間の部
分は全て同じ長さである。
【００２１】前記のように、非直線性の程度は約４５度
を上回らないほうが好ましく、約２５度と約３５度の間
であることが更に好ましい。この電気相互結線の発明の
利点はこの好ましい範囲において最良化される。
【００２２】図３に図示のように、個別リード１１６は
導電ＴＡＢテープ１２０に取付けられてそこから延設さ
れている。ＴＡＢテープ１２０上の個別リード１１６の
各々は集積回路の接着パッドに接着されている。これら
の結合は先ず、ＴＡＢテープリード１１６の結合端１１
４あるいは集積回路の対応する接着パッド上に金バンプ
又は他の適当な材料を付着せしめることにより形成され
る。集積回路及びＴＡＢテープリード１１６は次に整合
され、互いに同時に熱圧接着される。次にこの集積回路
は各リード１１６の角度領域１１８を超える点において
ＴＡＢテープ１２０から切られて、これが既に行われて
いて、個別リード１１６と基板の間に外部リードが同様
の熱圧集団接着技術によって適切に形成されている場合
適切な基板上に取付けられる。
【００２３】どの実施例によっても、この電気相互結線
設計は集積回路の使用中に改善された歪解放を与える。
応力が種々の材料の熱係数における差あるいは振動に因
って使用中にあるいは過大に適用された応力があり得る
時の諸成分の取付及び取扱いの間に生じるのは異例のこ
とではない。これらの同様に曲げられたリードによって
集積回路チップは応力が与えられた時に回転する。この
電気相互結線によって、個別リードは適用応力の下で種
々の方向ではなく単一方向に曲がる。このパターンは集
積回路の回りに且つこれらの接着及び個別リード内で更
に等しく平衡化された応力負荷をもたらし、これにより
個別リードの耐久性、従って集積回路デバイス全体の耐
久性を改善する。
【００２４】特定の例として、集積回路が個別リードに
例えばテープ自動化接着方法によって接着された後自由
に浮動する状態を保持する場合は、集積回路は適用され
た応力の下で自由に回転する。集積回路は、個別リード
の全てが集積回路チップの回りの唯１つの円形方向に曲
げられているため自由に回転する。集積回路の自由に回
転する能力のために集積回路接着の全ての間の適用応力
が平衡化され、これにより個別リード及び集積回路への
応力が減少するため都合がよい。
【００２５】また、集積回路チップが基板又は他の表
面、例えば冷却用放熱器に取付けられる場合、この電気
相互結線はデバイス成分間の垂直公差の如何なる差も補
償する。これは、角のリードが集積回路チップの垂直下
セッティングの間に単一方向のねじれを与える故に達成
される。集積回路は個別リードの各々に適用される等し
いたわみで回転する。この回転運動の結果各集積回路接
着にも平衡化された応力が与えられる。取付の後でさえ
も、この角のリード設計は十分な長さ及び柔軟性を保持
し、適用された応力の下で有意な歪除去を与える。
【００２６】加うるに、この電気相互結線設計はその極
端に単純化された設計という点でみごとに効率的であ
る。これらの個別角のリードは、従来のまっすぐなリー
ドと同じ程大きなスペースを集積回路チップの上に且つ
回りに用いているが、これらの角のリードまたチップが
従来のまっすぐのリードと同じ張力で引っぱられる代わ
りに応力の下で回転できるようにしている故、有意によ
り良好な歪除去を与えるという点が異なる。更に、これ
らの角位リードは蛇行状あるいは螺線状リードよりかな
り少ないスペースをチップの上に且つ回りに用いてお
り、同時にこれらの従来のリードと同じ量の歪除去を与
えている。
【００２７】この相互結線パターンによると、種々の個
別リードが基板上のどこからも出ることができ（図２参
照）、そして集積回路チップの矩形形状に対して非垂直
になるべく依然として接着領域の近くに適切に角位され
得る。この角のリード設計によって集積回路チップ当た
りに得られるリードの数が最大限になるが、これはこの
設計は必ずしもチップの上及び回りに余分なスペースを
用いなくてもよいからである。
【００２８】この電気相互結線設計によって集積回路の
使用中に向上された歪解放が与えられ、同時にまたチッ
プ当たりのリードの数も最大限になる。本発明は好まし
い実施例に基づいて述べられてきたが、本発明の範囲内
で代替実施例も可能であり且つ考慮され、例えばこれら
の技術をフレキシブル回路等の代替結合方法あるいは印
刷回路基板に取付けられている集積回路に適用すること
も可能である。
【００２９】
【効果】以上説明したように、集積回路チップ上の複数
の接着部位を複数の外部電気接続体に電気的に且つ物理
的に接続するための電気相互結線が提供される。この電
気相互結線は集積回路の矩形形状に対して同じ程度の非
垂直性を有するべく形成された複数の個別電気リードを
含んでいる。これらの個別リードは全て集積回路の回り
に同じ方向に回転するように曲げられている。この角の
リード設計によって、使用中に向上された歪解放及び改
善された性能が与えられるが、これは集積回路が適用さ
れた応力の下で自由に回転し、同時に集積回路への接着
に得られる電気リードの数を効率的に最大限にしてい
る。加うるに、この電気相互結線はテープ自動化接着方
法の使用に好適である。
【図面の簡単な説明】
【図１】当技術に一般に用いられる個別蛇行状リードを
有する従来の相互結線設計を示す図である。
【図２】集積回路に接合された角の個別リードを示す本
発明の好ましい実施例に係る電気相互結線を示す図であ
る。
【図３】テープ自動化結合方法の使用に適当な本発明の
好ましい実施例に係る電気相互結線を示す図である。
【符号の説明】
１０ 集積回路チップ １２ 支持基板 １４ 接着部位 １６ 電気リード １８ 角度領域 １１４ 接着端 １１６ 電気リード １１８ 角度領域 １２０ 導電テープ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 矩形形状の集積回路（１０）上の複数の
    接着部位（１４）を各々が接着端を有する複数の個別電
    気テープリード（１６）を含む対応する複数の外部電気
    接続に電気的に接続するための電気相互結線であって、
    上記個別電気リードの各々が上記集積回路の関連の側部
    に関して非垂直である電気相互結線において、上記個別
    電気リードの各々が上記接着端に隣接して曲げられてお
    り且つ上記曲げられたリードを形成する角度でもって第
    ２直線部分（１８）に直接に交差している第１直線部分
    を含んでおり、上記集積回路の関連側部に関して同様に
    全て曲げられるべく且つ上記個別のリードの全てが時計
    方向に曲げられるかあるいは個別リードの全てが集積回
    路の回りに反時計方向に曲げられるようにするために前
    記個別の電気リードの各々が同じ程度の非垂直性を有す
    ることを特徴とする電気相互結線。
  2. 【請求項２】 上記集積回路の関連側部に対する各曲げ
    られたリードの相対的な非垂直性の程度が４５度を上回
    らないことを特徴とする請求項１の電気相互結線。
  3. 【請求項３】 上記集積回路の関連側部に対する各曲げ
    られるリードの相対的な非垂直性の程度が２５度から３
    ５度の範囲にあることを特徴とする請求項１の電気相互
    結線。
  4. 【請求項４】 上記複数の個別の電気リード（１１６）
    がテープ自動化接着方法に好適な導電テープ（１２０）
    に物理的に一体化されていることを特徴とする請求項１
    の電気相互結線。
  5. 【請求項５】 適切な基板（１２）に電気的に且つ物理
    的に接続された集積回路を有する装置において、上記電
    気的且つ物理的接続の手段が請求項１乃至４のどれか１
    項に係る電気相互結線を含むことを特徴とする装置。
  6. 【請求項６】 矩形集積回路チップ（１０）を含む構成
    及び作動の際に回転応力が実質的にない集積回路、及び
    上記集積回路チップに直接接着された複数の導電テープ
    リード（１６）であって、各リードが上記矩形形状の集
    積回路の関連側部に関して非垂直位置にあるようにパタ
    ーン化され、上記電気リードの各々が上記矩形形状集積
    回路の関連側部に関して同程度の非垂直性を有してお
    り、且つ上記リードの全てが、上記集積回路の回りで時
    計方向に、あるいは上記リードの全てが反時計方向に曲
    げられるようにパターン化されている複数の導電テープ
    リードであって、上記リードの各々が上記曲げられたリ
    ードを形成するための角度でもって第２直線部分（１８
    ０）に直接に交差している第１直線部分を含んでおり、
    且つ上記個別のリードが適用応力の下で単一方向に全て
    曲がり且つ上記応力負荷が上記接着されたリードの上記
    接着に対して平衡化されるように構成且つ配置されてい
    る複数の導電テープリードを有する装置。
  7. 【請求項７】 複数の導電テープリード（１１６）を含
    む矩形形状集積回路チップ／導電テープ組合せ装置であ
    って、上記リードの各々が接着端（１１４）及び上記接
    着端に隣接した実質的に同等の傾斜角及び上記傾斜角の
    それぞれの頂点とそれぞれの接着端との間の実質的に同
    等の距離を有し、上記リードの各々が上記チップに直接
    に接続されており且つ上記リードの全てが、上記集積回
    路チップの回りに時計方向に曲げられあるいは上記リー
    ドの全てが反時計方向に曲げられるように構成且つ配置
    されており、上記リードの各々が上記曲げられたリード
    を形成するための角度でもって第２直線部分（１１８）
    に直接に交差している第１直線部分を含んでいる矩形形
    状集積回路チップ／導電テープ組合せ装置。
JP3282772A 1990-10-29 1991-10-29 角度のリード設計を有する電気相互結線 Expired - Lifetime JPH0695544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/604,691 US5072279A (en) 1990-10-29 1990-10-29 Electrical interconnection having angular lead design
US604691 1990-10-29

Publications (2)

Publication Number Publication Date
JPH04273456A JPH04273456A (ja) 1992-09-29
JPH0695544B2 true JPH0695544B2 (ja) 1994-11-24

Family

ID=24420623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3282772A Expired - Lifetime JPH0695544B2 (ja) 1990-10-29 1991-10-29 角度のリード設計を有する電気相互結線

Country Status (4)

Country Link
US (1) US5072279A (ja)
EP (1) EP0484992B1 (ja)
JP (1) JPH0695544B2 (ja)
DE (1) DE69116096T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519890A (en) * 1968-04-01 1970-07-07 North American Rockwell Low stress lead
US4003073A (en) * 1970-06-29 1977-01-11 Motorola, Inc. Integrated circuit device employing metal frame means with preformed conductor means
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
US3947867A (en) * 1970-12-21 1976-03-30 Signetics Corporation Two part package for a semiconductor die
US3803458A (en) * 1971-07-09 1974-04-09 A Morena Package for a microelectronic device
JPS5789230A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Semiconductor device
JPS58207646A (ja) * 1982-05-28 1983-12-03 Hitachi Ltd 半導体装置
US4529999A (en) * 1982-07-09 1985-07-16 Motorola, Inc. Gate controlled switch
JPS5950570A (ja) * 1982-09-16 1984-03-23 Nissan Motor Co Ltd 梁構造体を有する半導体装置
JPS6080233A (ja) * 1983-10-08 1985-05-08 Konishiroku Photo Ind Co Ltd 集積回路装置
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS6195559A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd リ−ドフレ−ム及びそれを用いた半導体装置
JPH061801B2 (ja) * 1984-12-24 1994-01-05 株式会社日立製作所 リ−ドフレ−ム
US4789889A (en) * 1985-11-20 1988-12-06 Ge Solid State Patents, Inc. Integrated circuit device having slanted peripheral circuits
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
JPH01258436A (ja) * 1988-04-08 1989-10-16 Nec Corp Ｔａｂ　ｉｃのリードフレーム
JPH01315149A (ja) * 1988-08-05 1989-12-20 Hitachi Ltd 半導体装置の製造方法
JPH0316246A (ja) * 1989-06-14 1991-01-24 Toshiba Corp フラットパッケージ型半導体装置
EP0432825B1 (en) * 1989-12-11 1995-08-09 Delco Electronics Corporation Interconnection lead having individual spiral lead design

Also Published As

Publication number Publication date
DE69116096D1 (de) 1996-02-15
EP0484992B1 (en) 1996-01-03
EP0484992A3 (en) 1993-02-24
EP0484992A2 (en) 1992-05-13
JPH04273456A (ja) 1992-09-29
DE69116096T2 (de) 1996-05-15
US5072279A (en) 1991-12-10

Similar Documents

Publication Publication Date Title
JP3313547B2 (ja) チップサイズパッケージの製造方法
EP0856889A3 (en) Semiconductor device mount structure and semiconductor device mounting method
JPS6054461A (ja) 集積回路装置
WO2004109328A1 (en) Redundant wire bonds for increasing transducer reliability
JPH0695544B2 (ja) 角度のリード設計を有する電気相互結線
US5162265A (en) Method of making an electrical interconnection having angular lead design
JP4572465B2 (ja) 電子部品装置の製造方法
EP0432825B1 (en) Interconnection lead having individual spiral lead design
US5072281A (en) Interconnection lead having individual spiral lead design
US5728247A (en) Method for mounting a circuit
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11224920A (ja) チップサイズ半導体パッケージの製造方法
JP2002289741A (ja) 半導体装置
JP2000339432A (ja) Ｉｃカード用モジュール及びその製造方法
US20020012201A1 (en) Apparatus for supporting a recording/reading head and assembling a flex circuit in a disc drive
JPS61212031A (ja) デイスプレイパネルの実装体
CN115706069A (zh) Qfn封装框架、qfn封装结构及其制造方法
JP2770609B2 (ja) 電子デバイスの実装方法
JPH0436115Y2 (ja)
JP2766991B2 (ja) 半導体装置
JP3714808B2 (ja) 半導体装置
JPH0143872Y2 (ja)
JP2004031562A5 (ja)
JP2679197B2 (ja) 樹脂封止型半導体装置
JPH10275891A (ja) 半導体装置