JPS5950570A - 梁構造体を有する半導体装置 - Google Patents

梁構造体を有する半導体装置

Info

Publication number
JPS5950570A
JPS5950570A JP16125882A JP16125882A JPS5950570A JP S5950570 A JPS5950570 A JP S5950570A JP 16125882 A JP16125882 A JP 16125882A JP 16125882 A JP16125882 A JP 16125882A JP S5950570 A JPS5950570 A JP S5950570A
Authority
JP
Japan
Prior art keywords
etching
beam pattern
pattern
reference side
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16125882A
Other languages
English (en)
Inventor
Teruyoshi Mihara
輝儀 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP16125882A priority Critical patent/JPS5950570A/ja
Publication of JPS5950570A publication Critical patent/JPS5950570A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、81基板上に異方性エツチングを利用して
振動可能な梁構造体を形成した半導体装ηの改良に関す
る。
従来、この種の梁構造体を右する半導体装置としては、
第1図および第2図に示すものが知られでいる。この半
導体装置は、まずN型(100)3i基板1の表面に1
〕型不純物を1% Q度に埋め込んだP土層2を形成し
、次に基板″1の仝而に1ビタキシ11ル成長によりN
型(100) S i層3を形成覆る。次に、このウェ
ハの土ビタキシ鵞・ル層3の上面に熱酸化5tO219
4をコープインクし、更にその表面側全面にA +3等
の金属を蒸着しノこ後、不必要な部分を1ツヂングによ
り除去し、所定パターンの金属電極5を形成し、次に8
102膜4をエツチングにより部分的に除去し−(所定
パターンとする。
第1図の斜線を施した部分がSiO2Dり/l’(ある
。なお、この図で゛は金属N極5を省略しCいる。
Si02層4は以下に述べるSiの箕り性1ニツヂング
に耐性のある祠料C・あり、かつ適宜41弾11Fを有
する材料である。以下、所定パターンに1−ツチングさ
れた5fO2111I4をマスクパターンと称する。
マスクパターン4は、第1図に承りように、幅がWで長
さかでの長方形状をなづ半島状(ご突出した梁パターン
6を含み、この梁パターン6を複数個並設している。
ここで、3iIピタキシ41ル層3の表面はく100)
而であり、この表面に形成されたマスクパターン4にお
りる梁パターン6の支持基準辺8は〈110・方向に設
定されており、梁パターン6の長手方向に沿う2側辺6
a、6bは」ニ記支J4基準辺8と直交する一g’11
0>方向に設定されている。つまり第1図では、マスク
パターン4の8102を除去した部分(これを窓部と称
す)の各辺は全て<110>方向に設定されている。
次に、異方性エツチング液(1ヂレンジアミン−1ピル
カテコール+水の混合液)にJこり上記マスクパターン
4の窓部を通してSiエピタキシトル層3をエツチング
し、上記梁パターン6の周囲J3よび直下のエピタキシ
トル層3をえぐるように除去して堀込部9を形成覆る。
その結果、上記梁パターン6がその長手方向の一端が基
板側に支持されたハ持ちの振動可能な梁構造体どしく残
置形成される。なお、基板の厚み方向へのエツチングは
、P −1−3!p込層2が」2ツヂングストツパとし
て作用し、このP十埋込層2が露出JるJ: ’(’ 
:IピタニVシ(・ル層3がエツチングされる。つまり
、堀込部9の深さdはエピタキシトル層3の厚みで制御
りることができる。
この種の梁構造を有Jる半導体装置は次のにうに応用さ
れる。上記梁パターン6(以下単に梁6と称″tJ)の
上面に形成された金属電極55を可動電極とし、堀込部
9の底に露呈しているP土層2が可動電極と対向覆る固
定電極どじ、こ41らの間に一つのコンデン1すが形成
され(いる。外部からの振動ににつて梁6が共振りると
、上記2つの電極の間隔が大きく変動し、それに応じて
上記]ンデン4J“の容母が変化する。この容口)変化
を検出りる回路を上記基板に一体的に集積形成してJ3
()ば、梁6による周波数弁別機能を持った静電型の振
動検出器として使用づることがてさる。また、上記2つ
の電極に印加りる電圧佑月’cしって」記梁6の振動や
変位量を制御することがてさ、これを静電型アクチュエ
ータとして使用りることかできる。
このように、この種の半導体装置は可逆イ1静電二(′
(の機械電気変換器として様々な応用が考えられている
しかしながら、上述した従来の梁構造1本を右りる半導
体装置にあっては、その梁構造体を精度Qく作成づる上
で次のにうな問題点があった。
第3図はマスクパターン4(梁パターン6を含む)の下
部のSiが異方性エツチングにJ:つて除去されていく
様子を示している。図中の細かくドツトを(=Jりた部
分がマスクパターン4の下部の81層3を示している。
梁パターン6の支持基L1を辺8は」−述したように<
110>方向に設定されているので、エツチングが開始
されるとすぐに支持基準辺8に治って(111)面が現
れる。l’i1様に、梁パターン6の両側辺5a、6b
も<110>方向に設定されているので、この両側辺6
a 、 6bに治って< 11.1 )面が現れる。
周知のように、Siの異方性1ツチングでは、(1’+
 1 )面の1ツチングスピードが最も遅く、■ツヂン
グスピードの最も大きな(100)面に対して約1/3
0程度である。従って、支持基準辺8および両側片(3
a、 (’)117)+lろマスクパターン4の下部方
向へのエツチングは殆ど進まヂ、梁パターン6の下部の
Siは梁パターン6の′J′[、端側から< 100 
二・方向のエツブーングによって除去される。
3tの−: 100 >lj向の−[ツチンク速麿(,
1他の方向に比べて著しく大きいが、梁パターンGのF
部のSiはその先端側からのエツブング進tjM J、
って大部分除去されることになるのて、梁パターン6の
長さlが長いと、梁パターン6の下部のSiが完全に除
去されるまでに1.L非常に長時間を要Jる。
梁パターン6の直下のS(を完全に除去づるまでに長時
間を要するということは、」−ツチングされにくい(1
11)面もある程l哀1ツブンクが進行してしまうこと
を意味し、その結甲第3図([3)に示J−ように支持
基準辺8からマスクパターン4の下部側へeで示づり・
イドエッチが牛してしまう、。
また同時に、梁パターン6の直上の81の1ツチング境
界線10が支持基t(+′辺8に揃わり′、Slの小さ
な半島状の突起を残してしまう。また同時に、エツチン
グに長時間を要部るため、堀込部9の底に現れるエッチ
ングス1−ツバとして作用づべさP十埋込層2も徐々に
犯されてしまい、極端な場合にはP十埋込層2を突き破
って基板1にまでエツチングが進/υCしよう。
このように、梁パターン6の支持p Qj 51J 8
の部分にサイドエッチを生じること、および梁パターン
6の支持部分の下部に半島状の小突起を残してしまうこ
とににす、梁6の支持点が所期の位置に正しく定まらな
い。支持基準辺8に対して直角に突出した梁6は、基本
的にはその振動形態が一番71純で解析しやすく、従っ
て共振周波数の設H+等に当っても容易である。しかし
、それは梁6の支持部の3iの1ツヂング境界線10が
支持基準辺8に一致づる場合であって、第3図(B)の
に−うなVイド−Lツヂや小突起を生じた状態ぐは、梁
6の振動形fぷは単純ではなくなる。また、堀込部9の
底のP十埋込層2もエツチングされることから、深さd
が所期の値に定まらない。特に、これらの不確定要糸が
梁6の艮ざlにJ、って変りjりることがら、これを予
め児込んで設計!jることlit :lI’ ?iSに
難しい。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、梁パターンの直下の3iを異方性エ
ツチングで・除去する際に、梁パターンの側片側からも
エツチングが進行し、従来)こ比べてエツチング時間が
大幅に少<(溜み、−ソの結果上述したサイドエッチや
小金な小突起を残りことや堀込部の底をエツチングし′
(シようこと等の不都合点を全7.解消できるようにし
lこ梁構造体を有づ゛る半導体装置を提供覆ることにあ
る。
上記の目的を達成覆るために、この発明tit、上記梁
パターンの支持基準辺を81基板の(100)表面に+
3いて<110>方向に設定づるとともに、上記梁パタ
ーンの長子プj向に沿う2側辺のうらの少くとも一方の
側辺を該辺と上記支Jl+ L!1I−iυとのなす角
が鈍角とhるJ:うに設定しIこことを1、°I徴とづ
る。
以下、この発明の実施例を図面に基゛)い(訂細に説明
ず′る。
第1図はこの発明の第1の実施例を承り。この図は本発
明の要部どなる部分のみを抽出し−C示づbので、第2
図に示したような断面構造の半導体H1ffに+3りる
マスクパターン4の平面形状を示している。このマスク
パターン4は、表面が(100)而である3i基板上に
異方性エツチングに耐性のある弾性材11でもって形成
されCいるものであり、半、も状に突出した梁パターン
6を含/υでいる。この梁パターン6に治った断面構造
は第2図と同じなので図示省略している。このマスクパ
ターン4の月わ1としては、先に説明したように、例え
ばSlの酸化膜が用いられ、また3i 3N4股等でも
良い。
第1実施例のマスクパターン4は、3本の長さの異なる
梁パターン6を平行に突出形成している。
梁パターンOの支持基準辺8は、Si基板のく100〉
表面において、<110>方向に設定されている。梁パ
ターン6の両側辺(3a、5bは平行で、ともに<10
0>方向に設定されでいる。つまり、側辺6aは支持基
準辺8に対してθ1−135°の鈍角をなし、側辺61
)は支持基Qj辺ε3に対してθ2=45°をなしてい
る。
梁パターン6の部分の5iOIIφあるいは813N4
膜の厚さは必要とされる梁の撓み狛1コ1に応じて選ば
れるが、通常1μ” fICl iDにとり、梁パター
ン6の幅Wと長さlを変えて必要な特性(撓み特性2強
度、共振周波数等)を1?る。:J、た第/Iν1では
省略したが、梁パターン6の」−には第2図で示したよ
うな金属電極5が重ねられ゛(いる。金1tl電極3は
異方性エツチングに耐える必要かあるので、Cr 、A
u 、Pt等の薄膜(eQ 10人−1’y、 100
人〉から選ばれる。
マスクパターン4を第4図に示りJ、うに形成し7だ場
合、上述した堀込部9を形成りるための異方’I’l 
エツチングて−は、第5図(Δ)(+3)のJ、うにエ
ツチングが進行する。このときのJツザング液としては
1ヂレンジj/ミン:ビ11カア:’l −)し:水=
 17cc: 8q: 3ccの組成からなる異方性上
ツヂング液を用い、該液中にて煮沸処理りる。この■ツ
チング液は81結晶の<100><110>< 111
 :〉方向にそれぞれ50,30.3μm 、’時のエ
ッチ速度を右する。
従って、梁パターン6の両側辺6a、6bをともに<1
00>方向に設定した第1実施例の場合、<100>方
向のエツチング速度は非常に速いので、第5図に承りよ
うに梁パターン6の側辺6a。
6bの全域にわたってそこから幅方向にエツチングが進
み、梁パターン6の直下のSi  (細かいドラ1〜を
付して示している)がエツチング境界線ゴOで示′1J
J:うに幅方向に細められるJ:うにして急速に除去さ
れ、梁パターン6の直下の81を完全に除去するまでの
時間は従来に比べて大幅に短縮される。
一方、・支持基準辺8は<110>方向に配置されてい
るので、エツチング時に支持基準辺8に治って(111
)面が現れるのC1支持基準辺8の内側には殆どエツチ
ングが進まない。
ここで重要なことは、梁パターン6の長手方向に沿う2
辺のうちの少くとも一辺は支持基準辺8に対して鈍角と
なっている必要がある。づなわら、この実施例にお(プ
る側辺6 bはエツチングされ易いく100〉方向に設
定されているが、支持基準辺8に対しては7I5°の角
度で交わっている1、この場合、支持基準辺8と側辺6
1)との交点OにL13いて、−1−ツヂング境界面1
0が支持基準6y4 Bに対して90’になった時点で
(1’+ 1 >而が現れ、エツチングが進まなくなっ
てしまう。Cれに列し、支持基L((辺8と側辺6aの
J:うにθ1=135゜のように両辺が90°より聞い
ていると、1ツブングが進行しても1′、ツチング境界
線10と支持基準辺8の角度は常に90°より聞いたま
J、であるから、順調にエツチングが進む。
上述のように、梁パターン6の側辺りうちの少くども一
辺と支持基準辺8が鈍角をなしでいれば、極めて短時間
のエツチングで完全な堀込部を形成して梁を完成するこ
とが可能である。ぞの結果、支持基準辺8のザイド]ニ
ッヂは殆どなくなり、また梁の支持部直下に突起が残る
ことも殆どな・くなり、また第2図におりる深さ方向の
Jツブンクス1〜ツバであるP十埋込層2への突き抜【
′J等がなくなり、梁の加]ニ精度が大きく向上するこ
ととなる。
特に上記第1実施例においては、梁パターン6の両側辺
(3a、6bども・100>方向に配置しCいるが、こ
れは<100>辺に対してはエツチングスピードを低下
させるJ:うな結晶面が現れにくいというtag Mを
利用した好ましい実施例である。
第6図(△)(B)はこの発明の第2実施例を示J。こ
の第2実施例は、梁パターン6の両側辺6a、6bをと
もに、<110>方向に配置しl〔支持基準辺8に対し
て鈍角どなるにうに設定したbのである。つまりこの場
合、梁パターン6がほぼ台形をなり。両側辺6a、6b
がともに支持基準辺9に対して鈍角をなしているため、
どちら側の辺にもエツチングされにくい(111)面は
現れf、両側から対称的にコニッチングが進行し、素早
くSi層を除去づることができる。
第7図<A)<8)はこの発明の第3実施例を示づ。こ
の第3実施例は、梁パターン6の一方の側辺6aをく’
+io>方向に設定し、他方の側辺6bを支持基準辺8
にス4 して鈍角をなづJ、うに限定したものである。
この場合、−1ツブングは鈍角をなづ側辺6b側から進
行し、らう一方の側辺6a側からは殆ど進行しないが、
側辺61J側からのエツチングは充分速いので、梁パタ
ーン6の幅が極端に大きくならない限り問題はない。
第8図はこの発明の第4実施例を示す。以上の実施例は
全てV1持ら状態の児゛11日告(4、を右りる半導体
装置についCてあったが、この第4実施例(、L第6を
両持ち状fぷに段りるようにした半導体装置についての
ものである。この場合、梁パターンGの長手方向の両端
が支持基準辺8a、8bに−と11それ繋がる。支持基
準辺8a、8bはどもに・、110〉方向に設定され、
イしく、梁パターン6の両側辺6a、6bはともに支持
Jj i−p辺8a、Qbど直交してJ3らず、イれぞ
れ伺れかの支[、′l阜Q’ !2となす角が鈍角とな
るように設定されCいる。この場合の梁パターン6と支
持基準辺8どの連結部分におけるエツチングの進行は第
5図に示したのと同様な形C′なされる。
まIこ、上記の各実施例について、支持基準辺と梁パタ
ーンとのな1鈍角は、135°が最もエツヂング速度が
速い角度であることは明らかであり、また、90°より
も約5°位大きな角度であれば、エツチングの際(11
1)面が現れにくく本願にお()る所望の効果を1qら
れるものである。
以上の各実施例で説明したように、本発明を適用づるに
あたり梁の形状が第1図a3よび第2図で示した従来の
ちのと異なり、そのことによっC梁の特性く撓み0強度
、共振周波数等)は当然変ってくるが、梁の厚さ1幅、
良さ等を適宜に選ぶことにより所望りる特性が実現ぐき
るので、本発明の実施にあたっての障害とはならない。
以上詳細に説明したにうに、この発明に係る梁構造体を
有する半導体装置にあっては、その製造に際してのエツ
チング時間が従来に比べて大幅に短くてすみ、その結果
梁の形状精度、加工精度が大幅に向上し、所望する振動
特性の梁を高い歩留で形成することがぐきる。
【図面の簡単な説明】
第1図は従来の梁構造体を右づる半導体装置の要部SJ
j面図、第2図は第1図におりるA−Δ断面図、第3図
は第1図に示した従来例の1ツヂング進行状態を示す説
明図、第4図はこの発明にJ、る梁構造体を有する半導
体装置の第1実施例を示づ要部平面図、第5図は第4図
の実施例の1ツヂング進行状態を示す説明図、第6図は
この発明の第2実施例をそのエツチング進行状態とどし
に示J説明図、第7図はこの発明の第3実施例をそのエ
ツチング進行状態どともに示′!l説明図、第63図は
この発明の第4実施例をそのエツチング進行状態どとも
に示1説明図である。 1・・・・・・・・・・・・・・・S1基板2・・・・
・・・・・・−・・・・1〕+j里込層3・・・・・・
・・・・・・・・・Siエピタキシャル層4・・・・・
・・・・・・・・・・マスクパターン5・・・・・・・
・・・・・・・・金属電極6・・・・・・・・・・・・
・・・梁パターン(3a、5b・・・側辺 8・・・・・・・・・・・・・・・支持す単連9・・・
・・・・・・・・・・・・掘込部特許出願人 日産自動車株式会社 33図 、、−+−+−e 第4図 第6図 (A)                      
(Bン第7図 第8図 <110>

Claims (1)

    【特許請求の範囲】
  1. (1)表面が(100)面である3i基板−Lに異方性
    エツチングにによって形成された梁構造体を右づる半導
    体装置において; 上記梁構造体の支持基準辺を上記3i基板の・く110
    〉方向に設定づるとともに、上記梁構造体の長手方向に
    沿う2側辺のうちの少くとも一方の側辺を該辺と上記支
    持基準辺とのなす角が鈍角となるように設定し!ここと
    を特徴とづる梁構造体を有する半導体装置。
JP16125882A 1982-09-16 1982-09-16 梁構造体を有する半導体装置 Pending JPS5950570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16125882A JPS5950570A (ja) 1982-09-16 1982-09-16 梁構造体を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16125882A JPS5950570A (ja) 1982-09-16 1982-09-16 梁構造体を有する半導体装置

Publications (1)

Publication Number Publication Date
JPS5950570A true JPS5950570A (ja) 1984-03-23

Family

ID=15731669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16125882A Pending JPS5950570A (ja) 1982-09-16 1982-09-16 梁構造体を有する半導体装置

Country Status (1)

Country Link
JP (1) JPS5950570A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128506U (ja) * 1988-02-23 1989-09-01
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764978A (en) * 1980-10-03 1982-04-20 Ibm Capacitive pressure transducer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764978A (en) * 1980-10-03 1982-04-20 Ibm Capacitive pressure transducer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128506U (ja) * 1988-02-23 1989-09-01
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design

Similar Documents

Publication Publication Date Title
JP5721545B2 (ja) Iii族窒化物を有する装置及びiii族窒化物を有する装置の製造方法
DE69936590T2 (de) Vibrationskreisel und sein herstellungsverfahren
DE10254611B4 (de) Kristalloszillator und Verfahren zu dessen Herstellung
JPH0362482A (ja) 電極の形成方法およびこの方法で形成される電極を含む電子装置
US8701211B2 (en) Method to reduce wedge effects in molded trigonal tips
JP2918637B2 (ja) 微小真空管及びその製造方法
EP0418423B1 (de) Verfahren zum anisotropen Ätzen von Silizium
US7158701B2 (en) Method for making optical devices with a moving mask and optical devices made thereby
JPS5950570A (ja) 梁構造体を有する半導体装置
EP1546029B1 (de) Verfahren zur herstellung einer mikromechanischen vorrichtung, insbesondere einer mikromechanischen schwingspiegelvorrichtung
CN1620752B (zh) 薄膜体声波谐振器结构及其制造方法
US7059054B2 (en) Cutting blades having pointed tip, ultra-sharp edges, and ultra-flat faces
US5038068A (en) Thin film pattern and method of forming the same
CN111755338A (zh) 集成器件表面原子级光滑电连接薄片及其制备方法
US20070128875A1 (en) Dry etch release method for micro-electro-mechanical systems (MEMS)
JP2002501468A (ja) エッチング方法
JP2743891B2 (ja) 透過型電子顕微鏡用試料の作製方法
KR101606962B1 (ko) 수정 진동자 및 그 제조방법
US20230391613A1 (en) A Method of Manufacturing a Micro-Fluid Probe
US20230083043A1 (en) Waveguide platform
JP2006186847A (ja) 水晶片集合体とその製造方法、フォトマスク、及び水晶振動子
JPH06302513A (ja) 単結晶シリコン量子細線の製造方法
KR20030071899A (ko) 건식 식각 방법을 이용한 웨이브 가이드 홈 제작 방법
CN114747030A (zh) 用于形成量子位的结制造方法
JPH05190078A (ja) 平面型電界放出デバイス