CN1620752B - 薄膜体声波谐振器结构及其制造方法 - Google Patents

Abstract

一种薄膜体声波谐振器在具有主表面的衬底上形成。该薄膜体声波谐振器包括细长叠层。该细长叠层包括一个位于淀积在压电材料层的第一表面上的第一导电层和位于淀积在压电材料层的第二表面上的第二导电层之间的压电材料层。该细长叠层相对于衬底的主表面大致垂直。第一和第二导电层大体上同时在一个加工步骤中放置在压电材料层上。衬底的主表面位于水平面上，薄膜体声波谐振器的叠层位于大致垂直的平面上。所形成的谐振器结构可用作谐振器或滤波器。

Description

薄膜体声波谐振器结构及其制造方法

本申请是于2001年12月17日提交的美国专利申请第10/023,591号的继续申请。

技术领域

本发明涉及薄膜体声波谐振器(“FBAR”)结构的制造。本发明尤其涉及在衬底上形成多个薄膜体声波谐振器结构的方法以及薄膜体声波谐振器的结构。

背景技术

在某些情况下，理想的是提供一种射频前端滤波器。虽然陶瓷滤波器和表面声波滤波器用作前端射频滤波器，且陶瓷滤波器和表面声波滤波器仍占主要地位，但是陶瓷滤波器和表面声波滤波器存在问题。表面声波滤波器在超过2.4千兆赫(GHz)时开始具有过多插入损耗。陶瓷滤波器尺寸较大，且随着频率的增加其制造难度也增加。

FBAR已经在有限的场合下代替了陶瓷滤波器和表面声波滤波器。FBAR具有比陶瓷滤波器和表面声波滤波器更好的性能。一个基本FBAR装置100如图1所示。FBAR装置100在衬底109的水平面上形成。将第一个金属层120置于衬底109上，然后将压电层(AlN)130放置到金属层120上。将第二金属层122放置在压电层130上。第一个金属层120用作第一电极120，第二金属层122用作第二电极122。第一电极120、压电层130和第二电极122形成叠层140。使用背部体硅蚀刻将叠层140之后或之下的衬底109的一部分去除。使用深沟反应离子蚀刻或使用依赖于晶体取向的蚀刻(例如KOH、TMAH、和EDP等)完成背部体硅蚀刻。背部体硅蚀刻在衬底109中产生一开口150。所形成的结构是夹在位于衬底中开口150上方的第一电极120和第二电极122之间的水平放置的压电层130。FBAR是悬挂(suspend)在水平衬底中的开口上方的隔膜器件。

图2示出包括薄膜体声波谐振器100的电路200的示意图。电路200包括射频“RF”电压源210。RF电压源210经由通过第二导电体222抵达第二电极122的电路220与第一电极120相连。当施加具有共振频率的RF电压时，整个叠层140可在Z方向(“D₃₃”模式)上自由谐振。该共振频率由图2中用字母d或尺寸d表示的隔膜厚度或压电层130的厚度确定。该共振频率通过以下公式确定：

f₀～V/2d，其中

f₀＝共振频率，

V＝Z方向上的声速，而不是电压，以及

d＝压电层的厚度。

应当指出，图1和图2中描述的结构可用作谐振器或滤波器。然而，这种结构具有很多问题。例如，如果层厚度减少，则器件的共振频率将增加。在高频应用中所用的滤波器需要薄隔膜。这种薄隔膜是非常易碎的。

背部体硅蚀刻产生其中具有较大开口的晶片。其中具有较大开口的晶片比其中没有开口的晶片要弱得多。其中具有较大开口的晶片很难不破碎地进行处理。

也必须在晶片的两侧上保护所形成的隔膜器件。结果，与FBAR隔膜器件有关的封装成本要高于仅需在一侧上进行保护的器件。

另一缺点是背部体硅蚀刻是具有非常严重的产量问题的慢速工艺。此外，执行背部体硅蚀刻所需要的设备和工艺与用在标准集成电路加工中的设备和工艺不同，其增加了产生成本，且与标准的集成电路生产不兼容。

因此，对一种FBAR器件以及与标准集成电路加工技术有关的标准工艺更兼容的制造一个或多个FBAR器件的方法有着广泛的需求。也对更耐用的FBAR器件有着广泛的需求。还需要这样一种为高频应用而制造的FBAR器件，其不象目前的FBAR器件一样使用很大的晶片面积。也对一种不必在两侧上进行保护从而减少了与器件有关的封装成本的FBAR器件有广泛的需求。还需要一种在制造期间保持晶片更坚固从而在制造期间更容易处理晶片的工艺。

特别是，本发明提出一种在衬底上形成的薄膜体声波谐振器，所述薄膜体声波谐振器包括：i)叠层，叠层含有：压电材料层，压电材料层包括第一表面和与第一表面相反的第二表面，淀积在所述压电材料层的第一表面上的第一导电层，淀积在所述压电材料层的第二表面上的第二导电层，所述叠层与衬底的第一主表面成垂直定位，且在与衬底的第一主表面垂直的方向上是细长的；ii)位于所述衬底的第一主表面上的电介质层；iii)与所述第一导电层电连接的第一电触点；以及iv)与所述第二导电层电连接的第二电触点。

所述衬底的第一主表面包括一开口，所述衬底具有在该开口的底部处的第二主表面，所述叠层为矩形，并具有长度和宽度，所述叠层包括具有所述长度尺寸和与所述衬底的第二主表面相连的第一边缘。所述叠层包括具有所述长度尺寸的第二边缘，并且第二边缘不与所述衬底的第二主表面相连。

本发明还提出一种滤波器，包括：i)衬底，衬底含有：具有一开口的第一水平主表面，以及在在该开口的底部处的第二水平主表面；ii)第一叠层，第一叠层含有：具有第一表面和与第一表面相反的第二表面的第一压电材料层，淀积在所述第一压电材料层的第一表面上的第一导电层，以及淀积在所述第一压电材料层的第二表面上的第二导电层；iii)第二叠层，第二叠层含有：具有第一表面和与第一表面相反的第二表面的第二压电材料层，淀积在所述第二压电材料层的第一表面上的第三导电层，淀积在所述第二压电材料层的第二表面上的第四导电层，所述第一叠层和所述第二叠层相对所述第一和第二水平主表面垂直定位；iv)放置在所述衬底第一水平主表面上的电介质层；v)与所述第一导电层和所述第三导电层相连的第一电触点；以及vi)与所述第二导电层和所述第四导电层相连的第二电触点。

所述第一叠层和所述第二叠层与所述第二水平主表面相连。所述第一压电材料层是单晶压电薄膜。所述第一压电材料层和所述第二压电材料层都是单晶压电薄膜。所述第一叠层和所述第二叠层沿一个边缘与所述第二水平主表面相连。所述第一叠层和所述第二叠层都具有第一端和第二端，所述第一叠层的第一端和所述第二叠层的第一端与所述第二水平主表面相连，且所述第一叠层的第二端和所述第二叠层的第二端不与所述第二水平主表面相连。

附图说明

然而，参看结合附图进行的详细描述，可获得对本发明的更完全的理解，其中相同参考标号在附图中始终是指相似细节，且：

图1示出现有技术薄膜体声波谐振器的截面图。

图2示出薄膜体声波谐振器的电路的示意图。

图3示出制造本发明的衬底或晶片。

图4示出其上带有光刻材料层的衬底或晶片。

图5示出光刻材料的一部分去除后的衬底或晶片。

图6示出在形成沟槽的制造步骤期间根据本发明实施例的衬底的剖视图。

图7示出在形成沟槽后和除去光刻材料后根据本发明实施例的衬底的剖视图。

图8示出在沟槽侧壁上和衬底水平面上生长(grow)压电材料后根据本发明实施例的衬底的剖视图。

图9示出在从衬底顶部水平面去除压电材料的制造步骤期间根据本发明实施例的衬底的剖视图。

图10示出去除沟槽之间的衬底材料后的衬底剖面图。

图11示出根据图10所示的本发明实施例的衬底的部分的顶视图。

图12示出在已经将绝缘层或电介质层放置在已形成的结构上的制造步骤后的根据本发明的衬底的剖面部分。

图13示出在已经去除电介质或绝缘材料的部分的制造步骤后根据本发明实施例的衬底的剖面部分。

图14示出根据图13所示的本发明实施例的衬底的顶视图。

图15示出在独立压电部分已经有金属淀积在其上的制造步骤之后的衬底的剖面部分。

图16示出在已经去除淀积在压电元件的顶端或自由端上的金属的制造步骤之后的衬底的剖面部分。

图17示出在独立压电部分已经有金属淀积在其上和电触点已经放置到电介质或绝缘材料上的制造步骤之后的器件的顶视图。

图18示出器件的一个薄膜体声波谐振器的剖面部分。

本文中的描述用于说明本发明的多个实施例，但这样的描述并不用来以任何方式限定本发明。

具体实施方式

图3-17中描述的是用于制造本发明的薄膜体声波谐振器“FBAR”的多个工艺步骤。图3示出制造本发明的衬底或晶片300。典型地，所提供的衬底是米勒指数为<110>的衬底。该衬底包括水平面310、水平面312、垂直面320和垂直面322。名称“水平”和“垂直”表示水平面可以是大致水平和可以是彼此大致平行的，以及垂直面320、322相对于水平面310、322大致垂直。也可以说，垂直面320、322大致垂直于衬底300的水平面310、322。应当指出，图3中所示的视图是衬底或晶片300的剖面侧视图。

图4示出带有放置在水平面310上的光刻材料层的衬底或晶片300。光致抗蚀剂层400旋涂到晶片300上。然后将掩模置于UV光源和衬底300之间。掩模中具有开口，且掩模用于有选择地将衬底尤其是光致抗蚀剂层暴露于UV光线下。然后通过使光致抗蚀剂显影去除暴光部分。应当指出，这里描述了正性光致抗蚀剂。然而，也可使用负性光致抗蚀剂。

图5示出光刻材料400的一部分去除后的晶片300。换句话说，在光致抗蚀剂已经显影和一部分已经去除后，光致抗蚀层的部分保持与衬底300的水平面310接触。在使光致抗蚀剂层400显影后剩余的光致抗蚀剂部分包括部分500、502、504、506和508。

图6示出在下一制造步骤期间根据本发明实施例的衬底300的剖视图。如图5所示，衬底300经受蚀刻工艺，从而去除光致抗蚀剂部分500、502、504、506和508之间的衬底300的部分。该蚀刻工艺用图6中所示一系列箭头600表示。该蚀刻工艺可以是反应离子蚀刻、离子铣、干蚀刻或等离子体蚀刻、化学-液体/蒸汽湿蚀刻、或用于去除部分衬底的任何其它适合的工艺。去除衬底的部分使得一系列沟槽610、612、614和616形成。每个沟槽都包括第一侧壁620和第二侧壁622。沟槽610、612、614和616中每个的侧壁620、622都相对于衬底320的水平面310、312大致垂直。该衬底由硅或碳化硅“Si或SiC”制成，其中水平面310的米勒指数为<110>。该沟槽垂直于米勒指数为<111>的方向定位。结果，沟槽610、612、614和616中每个的两个侧壁620、622呈现米勒指数为<111>的表面。

如图7所示，下一步骤是去除光刻材料500、502、504、506和508。这样就剩下衬底300和沟槽610、612、614和616。并且，沟槽610、612、614和616中每个的侧壁都具有为<110>的米勒指数。

现在参看图8，下一步骤包括在衬底的水平面310上以及沟槽610、612、614和616中每个的底面和侧壁620、622上形成压电层800。在此特定实施例中产生的压电材料是氮化铝(AlN)。沟槽610、612、614、和616中每个的两个侧壁620、622都垂直于<111>定位。单晶AlN薄膜在侧壁上形成。侧壁620、622上的单晶薄膜的每个都具有垂直于侧壁620、622的轴c。c轴通过参考标号810示出或描述。为单晶且在沟槽610、612、614和616中每个的侧壁620、622上形成的压电材料800的部分用参考标号822和参考标号820描述，其中参考标号822用于在沟槽610、612、614、和616中每个的侧壁622上形成的单层晶体，参考标号820用于在沟槽610、612、614和616中每个的侧壁620上形成的单晶压电材料。应当指出，在沟槽中每个的侧面或底部上形成的压电薄膜不必是单晶结构。

如图9所示，下一步骤是去除衬底表面310上的压电层部分。在一个实施例中，将化学/机械抛光(CMP)用于去除衬底300表面310上的压电材料(AlN)。应当指出，还可能使用定向蚀刻去除不在沟槽610、612、614和616的侧壁620、622上的压电材料(AlN)。

应当指出，在每个沟槽610、612、614和616之间存在位于沟槽之间的衬底材料部分910、912、914。

图10所示工艺中的下一步骤是去除沟槽之间的衬底材料。换句话说，将图9所示沟槽之间的衬底材料910、912、914去除以产生一系列独立的单晶压电结构。通过去除沟槽610、612、614和616之间图10所示的部分910、912、914，基本上将沟槽的侧壁去除，留下单晶压电结构1000、1002、1004、1006、1008和1010。

图11示出图10所示衬底300的顶视图。去除衬底部分910、912、914在衬底300内产生凹进部分1020。凹进部分1020由衬底300周围的表面310限定。可以看到，独立的单晶结构是沿凹进区域的长度延伸(run)的细长结构。单晶压电结构1000、1002、1004、1006、1008、和1010也相对于衬底表面310以及限定凹进1020的表面大致垂直。使用光刻和蚀刻去除衬底部分910、912、914。光刻材料保护除了位于沟槽610、612、614、和616之间的区域910、912、914以外的衬底的大部分。

如图12所述，下一步骤是在包括表面310和凹槽1020的表面的衬底的整个表面上以及独立压电元件1000、1002、1004、1006、1008、和1010的每个上淀积电介质材料(SiO₂)。如果衬底是有导电性的或将与金属反应，则这是必要的。

如图13和14所示，下一步骤是去除独立压电元件1000、1002、1004、1006、1008、和1010的侧壁上的电介质材料。这也可以其它方式考虑，即，电介质材料基本上从凹槽1020内的衬底部分去除。应当指出，不必从凹槽或从独立压电元件1000、1002、1004、1006、1008和1010去除电介质材料的全部。电介质材料留在表面310上。换句话说，电介质材料基本上覆盖衬底300的表面310。凹槽区域1020内留有一些未清除的电介质材料是可取的。未清除的电介质材料通常位于表面310附近凹槽1020的边缘上。换句话说，未清除的材料可位于芯片300内凹槽1020的周缘周围。电介质材料使用光刻和湿蚀刻去除。由于因凹槽1020的深度造成的光刻/抗蚀剂步骤中所示的精度的缺乏，可能不清除例如图14中所示元件标号1400等未清除的电介质材料。

表面310是衬底的主表面。

如图15所示，下一步骤是将金属淀积到衬底上。将金属淀积到表面310上，特别是淀积到表面310上的电介质材料1200上，淀积到凹槽1020表面上，以及淀积到独立压电元件1000、1002、1004、1006、1008和1010上。所淀积的金属的金属层用参考标号1500表示。

如图16和图17所示的下一步骤是使用光刻和蚀刻在独立压电元件1000、1002、1004、1006、1008和1010中每个的侧壁上产生信号连接图案以及金属图案。光刻和蚀刻将金属材料从压电元件1000、1002、1004、1006、1008和1010的顶部去除，且蚀刻也将位于各独立压电元件1000、1002、1004、1006、1008和1010之间的金属层1500、位于凹槽区域1020的侧壁1620、1622之间以及压电元件1000、1010之间的金属层分别去除。结果是，压电元件1000、1002、1004、1006、1008、和1010的每个都在其每个侧壁上具有金属层。例如，单晶压电元件1000具有淀积在压电材料1000的第一表面上的第一导电层1610和淀积在压电材料1000的第二表面上的第二导电层1612。独立压电元件1000、1002、1004、1006、1008和1010的每个都具有淀积在其表面上的第一和第二导电层。第一导电层1610成为第一电极，第二导电层1612成为第二电极。最终结果是每个压电元件1000、1002、1004、1006、1008和1010夹在第一电极1610和第二电极1612之间。为了简洁起见，仅用参考标号示出第一压电元件1000。

应当理解和说明，压电元件1000、1002、1004、1006、1008、和1010的每个都由第一和第二电极界定。因此，第一电极1610、细长的单晶压电元件1000和第二电极1612形成叠层1630。叠层1630也相对于衬底表面310以及相对于形成凹槽1020的底部的表面大致垂直定位。光刻和蚀刻掉金属的结果是也形成用于使所形成的叠层的每个互相连接的图案。也可将该叠层视为单独的薄膜体声波谐振器1700、1702、1704、1706、1708、1710。所形成的图案也包括连接FBAR 1700、1704和1708上的电极1610与FBAR 1702和1706上的电极1612的电触点。这种电触点用1720表示，并在衬底300的表面310上形成。用于使信号连接到多个FBAR谐振器的第二金属图案在谐振器的相对端上形成。电触点1722连接谐振器1700、1704和1708的电极1612以及谐振器1702、谐振器1706、谐振器1710的电极1610。电触点1720和电触点1722电连接到图17中用参考标号1730表示的RF信号产生装置。

图3-17所示工艺所形成的也是图16和图17中所示的结构。结果是制成垂直的独立压电薄膜，该独立压电薄膜每侧上都设置有电极，以便垂直的独立压电器件可在衬底上形成。还示出了均匀的单压电薄膜，其可在沟槽侧壁上形成，以形成单晶衬底压电材料。实质上，可形成相对于衬底的主表面或水平面310垂直定位的薄膜体声波谐振器。FBAR被垂直定位，并要求特定衬底上的较少空间。应当指出，尽管上面描述的是多个形成为平行结构的谐振FBAR器件，但是可易于形成另一包括串联FBAR的类似于FBAR的结构。此外，在图中示出6个FBAR器件。应当理解，可使用上述技术形成或多或少的FBAR。

这种结构具有很多优点。由于可将单晶结构用于形成FBAR，所以这种谐振器或滤波器厚度减小，从而可形成高频器件。此外，由于FBAR的垂直定位，对每个晶片基上的空间的要求较少。其它优点包括不要求背面体蚀刻，该背面体蚀刻倾向于使所形成的器件或衬底由于处理而更弱和更易碎和更易于破碎。由于不要求背面蚀刻，所以由于现在仅需要在衬底一侧上封装本发明形成的FBAR，造成封装成本降低，从而与本发明的FBAR结构及其形成方法有关的封装成本减少。此外，使用此工艺形成的FBAR使用与标准集成电路生产兼容的集成电路加工技术形成。结果是需要较少的专用设备，且可使用标准工艺，从而生产成本降低，生产时间也减少。此工艺和所形成的结构的最终结果是，可以使用较少的空间在单独的衬底上形成FBAR和使用与标准IC加工更兼容的工艺和技术生产更可靠的组件。

现在参看图18，将讨论叠层1700、1702、1704、1706、1708、1710的每个的纵横比(aspect ratio)。图18示出图17中所示器件的一个薄膜体声波谐振器1700的剖面部分。叠层或FBAR具有用T表示的厚度和用H表示的高度。从加工和机械集成观点来看，FBAR的高度与厚度之比不应太大。一般而言，MIMS器件已经表明，约为50的纵横比(高度除以厚度)容易获得，且在机械上是合理的。从性能以及使形成FBAR所需要的衬底空间量最小的空间考虑的观点来看，较大的纵横比较好。靠近FBAR 1700的底部或与凹槽1020的底面相连的FBAR 1700的部分受衬底或连接点的影响。影响区域约为用图18中所示区域1800描述的厚度的1-2倍。应当指出，区域1800具有约为2T或厚度两倍的尺寸。一般而言，范围在10-50内的纵横比是优选的，从而衬底影响区域1800是整个FBAR的一小部分，且对总性能几乎不具有影响。此外，小于50的纵横比不是太大，从而不会造成加工困难或降低FBAR的机械集成度。

上面具体实施例的描述比其它的更能充分揭示本发明的综合特性，通过应用目前的知识，易于修改它和/或使其适合各种应用，而不偏离一般概念，因此这种适合和修改应理解为包含在所披露的实施例的等价物的意义和范围内。

应当理解，本文中所用的措词或术语用于描述而非限制的目的。因此，本发明应理解为包含落在所附权利要求书的精神和广阔范围内的所有这样的可选方案、修改、等价物和变化。

Claims (9)

1.一种在衬底上形成的薄膜体声波谐振器，所述薄膜体声波谐振器包括：

叠层，叠层含有：压电材料层(1000)，压电材料层包括第一表面和与第一表面相反的第二表面，淀积在所述压电材料层的第一表面上的第一导电层(1610)，淀积在所述压电材料层的第二表面上的第二导电层(1612)，所述叠层与衬底的第一主表面(310)成垂直定位，且在与衬底的第一主表面(310)垂直的方向上是细长的；

位于所述衬底的第一主表面上的电介质层；

与所述第一导电层电连接的第一电触点；以及

与所述第二导电层电连接的第二电触点。

2.根据权利要求1所述的薄膜体声波谐振器，其中所述衬底的第一主表面(310)包括一开口，所述衬底具有在该开口的底部处的第二主表面(1020)，所述叠层为矩形，并具有长度和宽度，所述叠层包括具有所述长度尺寸和与所述衬底的第二主表面相连的第一边缘。

3.根据权利要求2所述的薄膜体声波谐振器，其中所述叠层包括具有所述长度尺寸的第二边缘，并且第二边缘不与所述衬底的第二主表面相连。

4.一种滤波器，包括：

衬底，衬底含有：具有一开口的第一水平主表面，以及在在该开口的底部处的第二水平主表面；

第一叠层，第一叠层含有：具有第一表面和与第一表面相反的第二表面的第一压电材料层，淀积在所述第一压电材料层的第一表面上的第一导电层，以及淀积在所述第一压电材料层的第二表面上的第二导电层；

第二叠层，第二叠层含有：具有第一表面和与第一表面相反的第二表面的第二压电材料层，淀积在所述第二压电材料层的第一表面上的第三导电层，淀积在所述第二压电材料层的第二表面上的第四导电层，所述第一叠层和所述第二叠层相对所述第一和第二水平主表面垂直定位；

放置在所述衬底第一水平主表面上的电介质层；

与所述第一导电层和所述第三导电层相连的第一电触点；以及

与所述第二导电层和所述第四导电层相连的第二电触点。

5.根据权利要求4所述的滤波器，其中所述第一叠层和所述第二叠层与所述第二水平主表面相连。

6.根据权利要求4所述的滤波器，其中所述第一压电材料层是单晶压电薄膜。

7.根据权利要求4所述的滤波器，其中所述第一压电材料层和所述第二压电材料层都是单晶压电薄膜。

8.根据权利要求4所述的滤波器，其中所述第一叠层和所述第二叠层沿一个边缘与所述第二水平主表面相连。

9.根据权利要求4所述的滤波器，其中所述第一叠层和所述第二叠层都具有第一端和第二端，所述第一叠层的第一端和所述第二叠层的第一端与所述第二水平主表面相连，且所述第一叠层的第二端和所述第二叠层的第二端不与所述第二水平主表面相连。

Images