JPH0695158A

JPH0695158A - 液晶表示装置

Info

Publication number: JPH0695158A
Application number: JP24204292A
Authority: JP
Inventors: Toshiro Nagase; 俊郎長瀬
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1992-09-10
Filing date: 1992-09-10
Publication date: 1994-04-08

Abstract

(57)【要約】【目的】走査電極の配線抵抗を低減するとともに、走査
電極表面の酸化による素子特性の劣化を防ぎ、バリスタ
ギャップを精度良く形成し、さらには大面積基板の場合
でも、表示ムラが無く高画質で安価に得られる液晶表示
装置を提供する。【構成】下側ガラス基板の走査電極を金属薄膜で形成し
て、さらに金属薄膜の全面に透明導電膜を積層している
こと、あるいは下側ガラス基板の走査電極が、金属薄膜
からなる走査ライン部と透明導電膜からなるバリスタ素
子形成部に分割されてあり、電気的の接続された構造を
していることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
方式の液晶表示装置に関し、特には印刷法により形成さ
れた焼結体からなるバリスタ素子が二端子素子として用
いられている液晶表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置の構造には、大別して、単
純マトリクス方式とアクティブマトリクス方式とがあ
る。単純マトリクス方式は、直角をなして設けられた一
対の帯状電極群（走査電極群と信号電極群）の交点で画
素電極を構成したものであり、これらの電極群に駆動回
路によって所定の電圧を印加して画素部の液晶を動作さ
せるものである。この方式は、構造が簡単なため低価格
でシステムを実現できるという利点があるが、各画素間
でのクロストークが生ずるため、コントラストが低く、
液晶テレビ等の高精細の画像表示を行う際、画質の低下
は避けられないものであった。

【０００３】これに対し、アクティブマトリクス方式
は、各画素毎にスイッチング素子を設けて電圧を保持す
るものであり、液晶表示装置を時分割駆動しても画素部
の液晶が選択時の電圧を保持することができるため、表
示容量の増大が可能で、コントラスト等の画質に関する
特性がよく、液晶テレビの高画質表示を実現できるもの
である。しかしながら、アクティブマトリクス方式にあ
っては構造が複雑になって歩留りが悪く、製造コストが
高くなってしまうという欠点があった。例えば、スイッ
チング素子として薄膜トランジスタを用いるＴＦＴ型で
は、その製造工程において５層以上の薄膜を積層し、所
定の形状に微細加工する必要があるため、製品歩留りを
上げることは困難であり、特に表示面積の大型化を行う
には決定的に不利である。

【０００４】上記の様なことから、コントラスト等の画
質に関する特性が良く、且つ構造の簡単にして低コスト
な方式の液晶表示装置の実現が望まれており、この様な
要求を実現する方法として、焼結体バリスタ素子を用い
た二端子素子型液晶表示装置が有望である。

【０００５】二端子素子型の液晶表示装置は、単純マト
リクス方式に改良を加えて、（図５）に示す様に、走査
電極１１と信号電極１６との間に液晶１４と所定のしき
い値電圧で導通する焼結体バリスタ素子１３とを電気的
に直列に接続したものであり、（図８）に示す様な焼結
体バリスタ素子１３の非線型な電流−電圧特性を利用し
たものである。

【０００６】（図１０）に一般的な二端子素子型アクテ
ィブマトリクスの構造図を示す。ここに示す様に、走査
電極１１それぞれに対して多数の画素電極１２が一定の
間隔ｄ（バリスタギャップ）をもって設けられ、走査電
極１１と画素電極１２とは各焼結体バリスタ素子１３で
一定のしきい値電圧Ｖc をもって接続されている。焼結
体バリスタ素子１３は、（図６）に詳示するように、Ｚ
ｎＯ単結晶粒子１３１の表面をＭｎ、Ｃｏ酸化物等の無
機絶縁膜１３２で被覆したバリスタ粒子１３ａからな
り、（図３）に詳示する様に、これらバリスタ粒子１３
ａをガラスフリット１３ｂで融着したものである。

【０００７】従来の二端子素子型アクティブマトリクス
液晶表示装置の例を（図９）及び（図１０）で示す。
（図９）に示す様に、下側ガラス基板１０上にＩＴＯ等
の透明導電膜からなる画素電極１２及び走査電極１１が
フォトプロセスにより形成されている。更に、粒径２乃
至１０μｍの範囲でなるべく単分散になる様に分級され
たバリスタ粒子にガラスフリットを２５重量部及びエチ
ルセルロース（粘度５０ｃｐｓ）を１０重量部加えてカ
ルビトールを溶剤としてペースト化し、このペーストを
ガラス基板１０上にシルクスクリーン印刷で走査電極１
１と画素電極１２の間のギャップに跨がる様に焼結体素
子を印刷し、これを４８０℃で４０分間焼成して焼結体
バリスタ素子１３とする。

【０００８】一方、上側ガラス基板１７上には、ＩＴＯ
等の透明導電膜からなる信号電極１６が形成される。次
に、下側ガラス基板１０及び上側ガラス基板１７に配向
処理されたポリイミドによる配向膜１５が形成される。
また、液晶の特性に合わせたセルギャップ値になる様に
スペーサを用いて、上側ガラス基板１７と下側ガラス基
板１０を所定の間隔を保ち、貼り合わせられており、そ
の間に液晶１４が充填されている。また、このセルの両
外側の表面には、偏光板１８が設置される。尚、ここで
は、ＴＮ液晶を用いたものを代表例として説明した。

【０００９】従来の液晶表示装置において、走査電極１
１と画素電極１２は、ＩＴＯ等の透明電極により、フォ
トリソグラフィ法により精度良く形成される。しかし、
透明導電膜は金属薄膜に比較して電気抵抗値が高く、最
良のものでもシート抵抗値が１０Ω／□程度である。従
って、例えば対角１４インチの液晶表示装置（６４０×
４００ドット）の走査電極に使用した場合、走査電極の
サイズは長さ３００ｍｍ、線幅５０μｍ程度になり、そ
して配線抵抗は約６０ｋΩになる。この様な走査電極の
配線抵抗により、走査電極先端では、距離に比例して、
電圧が降下し液晶の透過率が変化するため、表示ムラの
原因となる。さらに、走査電極の抵抗は信号波形の歪み
（遅延時間）の原因ともなる。

【００１０】一般に、遅延時間は電極の抵抗値と容量と
の積で表される。表示ムラを防止するには、前記遅延時
間は液晶一画素を充電するのに要する時間に比較して十
分短いことが必要であり、このためにも配線抵抗を低減
することが望まれている。さらに、表示画面の大型化・
精細化を行うには、走査電極の長さは増加し、さらに線
巾は細くなるため、配線抵抗の低減は、非常に重要であ
る。

【００１１】従来、走査電極の配線抵抗を低減するため
に、走査電極の材料をＩＴＯ透明導電膜より抵抗値の低
いＡｌ、Ｃｒ等の金属薄膜にすることが行われる。この
場合、Ｃｒ等の金属薄膜が成膜されたガラス基板をフォ
トエッチングを用いて所定の走査電極のパターンに形成
した後、スパッタ法等の真空プロセスを用い、ＩＴＯ透
明導電膜を成膜し、再びフォトエッチングを用いて画素
電極を形成するものである。この際、バリスタギャップ
は、走査電極と画素電極間のギャップで形成するのが一
般的である。

【００１２】この様に、走査電極を金属薄膜にした場
合、素子形成工程において、４００℃以上での熱処理に
より、走査電極表面に酸化皮膜の形成が起こるため、素
子特性の劣化（特に、しきい値電圧の高電圧側へのシフ
ト、バラツキの増大）を招き、液晶表示装置の表示ムラ
や駆動電圧の増大による駆動回路コストの増大等の問題
が生ずる。

【００１３】一方、バリスタギャップは、バリスタ素子
のしきい値電圧を決定するため、このバリスタギャップ
の寸法精度は重要である。一般に、バリスタ素子のしき
い値電圧は、バリスタギャップ間に存在するバリスタ粒
子の数により依存する。従って、バリスタギャップの寸
法誤差がバリスタ粒子の平均粒径以上になると、しきい
値電圧のばらつきとなって現れれ、液晶表示装置の表示
ムラとして観察される。例えば、バリスタ粒子の平均粒
径が５μｍの場合では、２０±２．５μｍ以下の精度が
必要である。

【００１４】しかし、市場からの要求に基づく表示画面
の大型化の傾向にともない、ガラス基板のサイズがが大
きくなってくるにつれ、従来の技術によるものでは走査
電極パターンと画素電極パターンとの位置合わせ精度が
不足してきている（対角１４インチクラスの基板では、
位置合わせ誤差は一般に±５μｍ以上もある）。そのた
めバリスタギャップのバラツキによるバリスタ素子のし
きい値電圧のバラツキが生じ、表示ムラ等の表示画質低
下を招く大きな原因となり、大型の表示画面の場合には
とりわけ重要な問題となっている。

【００１５】

【発明が解決しようとする課題】本発明は前記従来の問
題点に鑑みなされたものであり、その目的とするところ
とは、すなわち、走査電極の配線抵抗を低減するととも
に、走査電極表面の酸化による素子特性の劣化を防ぎ、
バリスタギャップを精度良く形成して、さらには大面積
基板の場合でも、表示ムラの無い高画質の液晶表示装置
を安価に提供するものである。

【００１６】

【問題を解決するための手段】前記課題を解決するため
に本発明が提供する手段とは、すなわち、バリスタ素子
がアクティブマトリクス素子として、下側ガラス基板上
の走査電極と画素電極との間を接続する構造に形成され
てあり、また液晶層は対向する上側ガラス基板と前記下
側ガラス基板との間に設けられあり、前記バリスタ素子
を介して駆動する液晶表示装置において、前記下側ガラ
ス基板の走査電極が、金属薄膜で形成され、さらに、金
属薄膜の全面に透明導電膜が積層された構造であること
を特徴とする液晶表示装置である。

【００１７】あるいは、別の好ましい態様は、バリスタ
素子がアクティブマトリクス素子として、下側ガラス基
板上の走査電極と画素電極との間を接続する構造に形成
されてあり、また液晶層は対向する上側ガラス基板と前
記下側ガラス基板との間に設けられあり、前記バリスタ
素子を介して駆動する液晶表示装置において、前記下側
ガラス基板の走査電極が、金属薄膜からなる走査ライン
部と透明導電膜からなるバリスタ素子形成部とに分割さ
れてあり、走査ライン部とバリスタ素子形成部とが電気
的に接続されていることを特徴とする液晶表示装置であ
る。

【００１８】

【作用】本発明では、下側ガラス基板の走査電極は、金
属薄膜で形成し、さらに金属薄膜の全面に透明導電膜が
積層されている。従って、バリスタ素子の焼成工程での
高温度の酸化雰囲気中においても、金属薄膜上の透明導
電膜層が酸化防止層として作用するため、走査電極の配
線抵抗の減少による遅延時間の十分な短縮、および金属
薄膜の表面酸化による素子特性のバラツキの発生を防ぐ
ことができる。さらには、（特には大面積基板において
効果が高まるが）下側ガラス基板の走査電極が、金属薄
膜からなる走査ライン部と透明導電膜からなるバリスタ
素子形成部とに分割され、電気的に接続された構造とす
ることにより、バリスタ素子形成部に設けられた透明導
電膜が、バリスタ素子の焼成工程で熱処理にさらされる
金属薄膜の酸化を防止する層として作用することから、
走査電極の配線抵抗の減少により遅延時間を十分に短縮
し、バリスタ素子部における金属薄膜の酸化を防止して
（バリスタ素子と走査電極との電気的接合状態を良好に
維持して）バリスタ素子特性のバラツキを低減し、駆動
電圧を低減し、そしてバリスタギャップ形成の精度の向
上による素子特性バラツキを低減する、これらを同時に
図ることが容易となる。

【００１９】

【実施例】

＜実施例１＞本発明に係る液晶表示装置の実施例を図面
を用いて具体的に説明する。（図１）は本発明による液
晶表示装置を示す断面図であり、（図２）はそのバリス
タ素子部の平面図である。（図１）に示す様にＳｉＯ₂
を材質とするパシベーション膜を施したソーダガラスを
基材とした下側ガラス基板１０上にマグネトロンスパッ
タ装置を用いて金属薄膜としてＣｒ膜を厚さ１０００Å
に成膜する。尚、金属薄膜の種類としては、Ｃｒに限ら
ず、Ａｌ、Ｔａ、Ｎｉ等の各種金属が使用できる。この
時のシート抵抗は２Ω／□であった。これにフォトプロ
セスによりレジストパターンを形成して、硝酸セリウム
アンモニウム系のエッチング液にて、走査電極１１を形
成する。この時、走査電極１１の線巾は５０μｍであっ
た。次に、同様にマグネトロンスパッタ装置により、Ｉ
ＴＯ透明導電膜を形成した。この時、成膜温度は３００
℃であり、成膜したＩＴＯ膜は十分に結晶化していた。
また、膜厚は１０００Åであり、膜のシート抵抗値は３
０Ω／□であった。更に、フォトエッチング法を用いて
画素電極１２を形成した。

【００２０】さらに、マグネトロンスパッタ装置を用い
てＩＴＯ透明導電膜を形成した。この時、成膜温度は、
室温で行い、アモルファス状態のＩＴＯ膜を全面に形成
した。また、膜厚は１０００Åであった。更に、この基
板にフォトレジストを塗布し、バック露光（背面露光）
により走査電極１１上にレジストパターンを形成し、希
塩酸（濃度３％）によりＩＴＯ膜の選択エッチングを行
い、走査電極上に保護層１９を形成する。その後、２５
０℃で１時間加熱して十分に結晶化した。尚、本実施例
では、透明導電膜としてＩＴＯを使用した例を示した
が、他に酸化亜鉛系、酸化錫系、酸化カドミウム系等の
酸化物導電性材料のいずれも適用可能である。

【００２１】次に、原料となるＺｎＯ粉を１２００℃で
１時間焼成した後、これをボールミルで粉砕してエア分
級し、３乃至５μｍ径のＺｎＯ単結晶粉を得た後、これ
にＣｏ₂Ｏ₃を０．５モル％及びＭｎＣＯ₃を０．５モ
ル％加えて、再度１１５０℃で１時間焼成してバリスタ
特性を有するバリスタ粉とした。このバリスタ粉にガラ
スフリットを２５重量部およびエチルセルロース（粘度
５０ｃｐｓ）を１０重量部加えてカルビトールを溶剤と
してペースト化し、このペーストを下側ガラス基板１０
上にシルクスクリーン印刷で焼結体素子１３のパターン
に印刷する。更に、印刷後４８０℃で１時間焼成し、焼
結体素子１３を完成する。

【００２２】次に、ＳｉＯ₂コートを施したソーダガラ
スを基材とした上側ガラス基板１７にマグネトロンスパ
ッタリング装置を用いて、ＩＴＯ膜（厚み１１００Å）
をＩＴＯターゲットにより成膜する。この時のシート抵
抗値は３０Ω／□以下が望ましい。更に、このＩＴＯ膜
をウエットエッチング法によりパターン化し、信号電極
１６とする。

【００２３】しかる後、上側ガラス基板１７、及び下側
ガラス基板１０両方に配向剤（日立化成工業製：商品名
ＨＬ１１１０）を約７００Åの膜厚で塗布し、ローラー
ラビング装置で互いに約９０°の角度でラビング方向が
成すようにラビングし、配向膜１５とする。

【００２４】次に、上側ガラス基板１７に所定のギャッ
プ値のスペーサ（１０μｍ径）を混入したシール様エポ
キシ樹脂をシルクスクリーン印刷により印刷し、シール
部を形成する。また、同時にセル中央部にもスペーサを
散布する。更に、下側ガラス基板１０を正確に位置合わ
せをした後、このセルを加圧治具を用いて、均一に加圧
・加熱しシール材を硬化する。この時の加圧圧力は一般
的に１ｋｇｆ／ｃｍ²程度である。

【００２５】最後に、ＴＮ液晶を注入し、セル外側両面
に偏光板１９を貼り合わせ液晶表示装置を完成する。
尚、使用する液晶は、ＴＮ液晶に限らず、ゲスト−ホス
ト液晶、高分子分散型液晶等も使用可能である。

【００２６】完成した液晶表示装置の評価を行ったとこ
ろ、従来品と比較して、バリスタ素子のしきい値電圧
（１μＡ時の電圧）は、平均５２Ｖから２５Ｖへ減少す
ると同時に、しきい値電圧のバラツキも標準偏差におい
て、４．６Ｖから２．５Ｖへと減少し液晶表示装置の表
示ムラが大幅に改善されると共に、駆動電圧の大幅な低
減も可能となり、低コスト化が達成された。

【００２７】＜実施例２＞本発明に係る液晶表示装置の
別の実施例を図面を用いて具体的に説明する。（図３）
は本発明による液晶表示装置を示す断面図であり、（図
４）はそのバリスタ素子部の平面図である。（図３）に
示す様にＳｉＯ₂コートを施したソーダガラスを基材と
した下側ガラス基板１０上にマグネトロンスパッタ装置
を用いて金属薄膜としてＣｒ膜を厚さ１０００Åに成膜
する。尚、金属薄膜の種類としては、Ｃｒに限らず、Ａ
ｌ、Ｔａ、Ｎｉ等の各種金属が使用できる。この時のシ
ート抵抗は２Ω／□であった。これにフォトプロセスに
よりレジストパターンを形成して、硝酸セリウムアンモ
ニウム系のエッチング液にて、走査電極１１を形成す
る。次に、同様にマグネトロンスパッタ装置により、Ｉ
ＴＯ透明導電膜を形成した。この時、成膜温度は３００
℃であり、成膜したＩＴＯ膜は十分に結晶化していた。
また、膜厚は１０００Åであり、膜のシート抵抗値は、
３０Ω／□であった。更に、フォトエッチング法を用い
て画素電極１２及びバリスタ素子形成部２０を同時に形
成した。この時、先に形成した走査電極１１とバリスタ
素子形成部２０とは、電気的に接続されるように、バリ
スタ素子形成部２０の透明導電膜を走査電極１１上に十
分に積層されるようにする。この時、走査電極１１の線
幅は４０μｍであり、走査電極１１に積層されたバリス
タ素子形成部２０と画素電極１２で形成されるバリスタ
ギャップｄは、２０±１μｍであった。

【００２８】次に、原料となるＺｎＯ粉を１２００℃で
１時間焼成した後、これをボールミルで粉砕してエア分
級し、３乃至５μｍ径のＺｎＯ単結晶粉を得、これにＣ
ｏ₂Ｏ₃を０．５モル％及びＭｎＣＯ₃を０．５モル％
加えて再度１１５０℃で１時間焼成してバリスター特性
を有するバリスタ粉とした。このバリスタ粉にガラスフ
リットを２５重量部およびエチルセルロース（粘度５０
ｃｐｓ）を１０重量部加えてカルビトールを溶剤として
ペースト化し、このペーストを下側ガラス基板１０上に
シルクスクリーン印刷で焼結体素子１３のパターンに印
刷する。更に、印刷後４８０℃で１時間焼成し、焼結体
素子１３を完成する。

【００２９】次に、ＳｉＯ₂コートを施したソーダガラ
スを基材とした上側ガラス基板１７にマグネトロンスパ
ッタ装置を用いて、ＩＴＯ膜（厚み１１００Å）をＩＴ
Ｏターゲットにより成膜する。この時のシート抵抗値は
３０Ω／□以下が望ましい。更に、このＩＴＯ膜をウエ
ットエッチング法によりパターン化し、信号電極１６と
する。

【００３０】しかる後、上側ガラス基板１７と下側ガラ
ス基板１０との両方に配向剤（日立化成工業製：商品名
ＨＬ１１１０）を約７００Åの膜厚で塗布し、ローラー
ラビング装置で互いに約９０°の角度でラビング方向が
成すようにラビングして配向膜１５とする。

【００３１】次に、上側ガラス基板１７に所定のギャッ
プ値のスペーサ（１０μｍ径）を混入したシール様エポ
キシ樹脂をシルクスクリーン印刷により印刷し、シール
部を形成する。また、同時にセル中央部にもスペーサを
散布する。更に、下側ガラス基板１０を正確に位置合わ
せをした後、このセルを加圧治具を用いて、均一に加圧
・加熱しシール材を硬化する。この時の加圧圧力は、一
般的には１ｋｇｆ／ｃｍ²程度である。

【００３２】最後に、ＴＮ液晶を注入し、セル外側両面
に偏光板１９を貼り合わせ液晶表示装置を完成する。
尚、使用する液晶は、ＴＮ液晶に限らず、ゲスト−ホス
ト液晶、高分子分散型液晶等も使用可能である。

【００３３】完成した液晶表示装置の評価を行い従来品
と比較したところ、バリスタ素子のしきい値電圧（１μ
Ａ時の電圧）は、平均値が５２Ｖから２５Ｖへ減少する
と同時に、しきい値電圧のバラツキに関しては標準偏差
で４．６Ｖから２．５Ｖへと減少し、またバリスタギャ
ップの精度は従来は２０±５μｍだったものから２０±
１μｍへと大幅に向上したため、液晶表示装置の表示ム
ラが飛躍的の改善されると共に、駆動電圧の大幅な低減
が可能となり、低コスト化が達成された。

【００３４】

【発明の効果】本発明にかかわる液晶表示装置によれ
ば、走査電極の配線抵抗の低減による遅延時間の十分な
短縮化は無論のこと、走査電極の表面酸化により生じて
いたバリスタ素子特性の劣化によるバラツキの低減、並
びに駆動電圧の上昇による駆動回路コストの減少を図る
ことが容易となった。さらに請求項２に示す構成では、
これらに併せて、バリスタギャップの形成精度の向上に
よる素子特性のバラツキを低減することまでできた。そ
の結果、表示ムラのない高画質の液晶表示装置を、容易
にしかも安価に得られるようになった。

【図面の簡単な説明】

【図１】本発明に係わる液晶表示装置の一実施例を示す
断面図である。

【図２】本発明に係わる（二端子素子型）液晶表示装置
の一実施例を示す平面図である。

【図３】本発明に係わる液晶表示装置の他の実施例を示
す断面図である。

【図４】本発明に係わる液晶表示装置の他の実施例を示
す平面図である。

【図５】本発明に係わる液晶表示装置の、バリスタ素子
要部の拡大図である。

【図６】本発明に係わる液晶表示装置の、バリスタ粒子
の断面図である。

【図７】本発明に係わる（二端子素子型）液晶表示装置
の等価回路図である。

【図８】本発明に係わる液晶表示装置の、バリスタ素子
の電圧−電流特性を示すグラフである。

【図９】従来の液晶表示装置の一例を示す断面図であ
る。

【図１０】従来の（二端子素子型）液晶表示装置の一例
を示す平面図である。

【符号の説明】

１０・・・下側ガラス基板１１・・・走査電極１２・・・画素電極１３・・・焼結体素子１４・・・液晶１５・・・配向膜１６・・・信号電極１７・・・上側ガラス基板１８・・・偏光板１９・・・保護層２０・・・バリスタ素子形成部

Claims

【特許請求の範囲】

【請求項１】バリスタ素子がアクティブマトリクス素子
として、下側ガラス基板上の走査電極と画素電極との間
を接続する構造に形成されてあり、また液晶層は対向す
る上側ガラス基板と該下側ガラス基板との間に設けられ
あり、該バリスタ素子を介して駆動する液晶表示装置に
おいて、該下側ガラス基板の走査電極が、金属薄膜で形
成され、さらに、金属薄膜の全面に透明導電膜が積層さ
れた構造であることを特徴とする液晶表示装置。
【請求項２】バリスタ素子がアクティブマトリクス素子
として、下側ガラス基板上の走査電極と画素電極との間
を接続する構造に形成されてあり、また液晶層は対向す
る上側ガラス基板と該下側ガラス基板との間に設けられ
あり、該バリスタ素子を介して駆動する液晶表示装置に
おいて、該下側ガラス基板の走査電極が、金属薄膜から
なる走査ライン部と透明導電膜からなるバリスタ素子形
成部とに分割されてあり、走査ライン部とバリスタ素子
形成部とが電気的に接続されていることを特徴とする液
晶表示装置。