JPH0690404A - フエード・コントロール回路 - Google Patents

フエード・コントロール回路

Info

Publication number
JPH0690404A
JPH0690404A JP23947192A JP23947192A JPH0690404A JP H0690404 A JPH0690404 A JP H0690404A JP 23947192 A JP23947192 A JP 23947192A JP 23947192 A JP23947192 A JP 23947192A JP H0690404 A JPH0690404 A JP H0690404A
Authority
JP
Japan
Prior art keywords
level
signal
comparison voltage
output
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23947192A
Other languages
English (en)
Inventor
Hirochika Yamaji
裕敬 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23947192A priority Critical patent/JPH0690404A/ja
Publication of JPH0690404A publication Critical patent/JPH0690404A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】入力された映像信号の全レベルに亘りスムース
なフエード・コントロール動作を可能とさせる。 【構成】フェード・アウト命令とフェード・イン命令の
内の何れか一つが加えられると、加えられた命令に従っ
て映像信号の水平走査周期より十分長い時間に亘って次
第にレベルが増大または減少する比較電圧を生成出力す
る比較電圧発生器1と、映像信号と比較電圧を入力と
し、映像信号レベルに対して比較電圧のレベルが超過す
るとON信号を出力し、それ以外の場合にはOFF信号
を出力するコンパレータ2と、映像信号とコンパレータ
2の出力とを入力とし、コンパレータ2の出力がOFF
信号であるときは入力された映像信号をそのまま出力
し、それ以外のときは黒レベル信号を出力するスイッチ
ング回路3とを設ける。前述の比較電圧とスイッチング
回路3の出力を差動増幅器4に加え、スイッチング回路
3の出力レベルから比較電圧を差し引いた信号を出力さ
せる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフエード・コントロール
回路に関し、特にビデオカメラや画像編集装置などに使
用し画像信号をフェード・アウトあるいはフェード・イ
ンさせるためのフエード・コントロール回路に関する。
【0002】
【従来の技術】図3は従来のこの種のフェード・コント
ロール回路の一例を示すブロック図であり、図4は図3
とは別の従来のこの種のフェード・コントロール回路の
一例を示すブロック図である。
【0003】図3に示した従来のこの種のフェード・コ
ントロール回路は、外部からの制御により次第に出力レ
ベルが増加するバイアス電圧あるいは時間とともに減少
するバイアス電圧を出力するバイアス電圧発生回路11
と、外部から入力される映像信号と前述のバイアス電圧
発生回路の出力とを入力とし、バイアス電圧発生回路1
1からの出力レベルと入力映像信号との極性を互いに逆
方向としてこれら入力レベルを加算したものを出力する
アナログ加算器12とで構成されている。図3のフェー
ド・コントロール回路においては、バイアス電圧発生回
路11からの出力電圧と映像信号とをアナログ加算器1
2により互いに逆むきに加え合わせることにより、フェ
ード・インあるいはフェード・アウトした信号を出力さ
せている。
【0004】また、図4に示した従来例においては、外
部からフェード・アウト命令あるいはフェード・イン命
令が加えられると、これらの命令に従い予め定められた
時間に亘りそれぞれ出力レベルを次第に増加させた電圧
あるいは、定められたレベルの電圧から次第にレベルを
小とする電圧を出力する比較電圧発生器1と、比較電圧
発生器1の出力と映像信号とを入力としこれらの比較電
圧発生器1の出力レベルを映像信号の入力レベルが超過
したときOFF信号を出力しそれ以外のときにはON信
号を出力するコンパレータ2と、コンパレータ2の出力
により制御され、コンパレータ2の出力がON信号であ
るとき入力される映像信号をそのまま出力し、コンパレ
ータ2の出力がOFF信号のとき黒レベル電圧発生部5
の出力を選択し出力するアナログスイッチ6とで構成さ
れている。
【0005】この図4の従来例のフェード・コントロー
ル回路においては上述のように比較電圧発生器1の出力
レベルを変えてフェード・コントロールを行っている。
【0006】
【発明が解決しようとする課題】上述した図3に示す従
来のフエード・コントロール回路は、バイアス電圧のレ
ベルの変動を生じ易く、フェード・アウト時に完全に映
像信号を黒レベルに保持することが困難である、そのた
め黒レベルに保つべきときにも、画像は完全に黒レベル
とはならず、低い輝度レベルが存在するという欠点を有
している。
【0007】また、図4に示した従来例においては、映
像信号の輝度の低い部分、すなわち、映像信号のレベル
の低い部分からレベルの高い部分へと次第に黒レベル値
に変換していくため、映像信号の内で高い輝度レベルの
信号成分が最後まで残ることになるので、映像画面をス
ムーズにフェード・アウト時に暗くすることができない
という欠点を有している。
【0008】本発明の目的は、簡単な回路構成でスムー
スなフェード効果が得られるフェード・コントロール回
路を提供することにある。
【0009】
【課題を解決するための手段】本発明のフエード・コン
トロール回路は、任意の時刻に入力された映像信号を外
部からの命令によりフェードインあるいはフェードアウ
トさせた信号に変換して出力するフェード・コントロー
ル回路において、外部からのフェード・アウト命令が加
えられると、レベルを小なる方から大なる方へ予め定め
られた時間に亘り増加する比較電圧を生成し出力し、外
部からのフェード・イン命令が加えられるとレベルの大
なる方から小なる方へ予め定められた時間に亘り変化す
る比較電圧を生成し出力する比較電圧発生器と、前記映
像信号と前記比較電圧を入力とし前記比較電圧のレベル
が前記映像信号のレベルより大なるときON信号を生成
し出力しまた前記映像信号のレベルが前記比較電圧のレ
ベルを超過したときOFF信号を生成し出力するコンパ
レータと、前記コンパレータの出力と前記映像信号とを
入力とし前記コンパレータの出力がON信号であるとき
には一定の黒レベル信号を出力し前記コンパレータの出
力がOFF信号であるときには前記映像信号をそのまま
のレベルで出力するスイッチング回路と、前記比較電圧
を第1の入力とし前記スイッチング回路の出力を第2の
入力とし前記第2の入力より前記第1の入力を差し引い
たレベルに変換し出力する差動増幅器とを備えて構成さ
れている。
【0010】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0011】図1は本発明のフエード・コントロール回
路の一実施例を示すブロック図であり、図2は図1に示
された実施例の動作を説明する波形図である。
【0012】本実施例のフエード・コントロール回路
は、図1に示すように、外部からフェード・イン命令ま
たはフェード・アウト命令の内の何れかの命令が加えら
れると、加えられた命令に従ったレベルの電圧を比較電
圧として出力する比較電圧発生器1と、外部から入力さ
れる映像信号と前述の比較電圧を入力とし、これら二つ
の入力のレベルを比較し、映像信号のレベルが比較電圧
のレベルを超過したときOFF信号を生成し出力し、そ
れ以外のときには、ON信号を生成し出力するコンパレ
ータ2と、前述の映像信号とコンパレータ2の出力とを
入力とし、コンパレータ2の出力がOFF信号であると
きには入力された映像信号のレベルをそのまま出力し、
コンパレータ2の出力がON信号のときには、予め設定
された黒レベルの信号を出力するスイッチング回路3
と、スイッチング回路3の出力と、前述した比較電圧と
を入力とし、スイッチング回路3の出力レベルより比較
電圧のレベルを差し引いたレベルを持ち最低レベルを黒
レベルとした信号を出力する差動増幅器4とから構成さ
れている。
【0013】以下、図2の波形図を参照して図1に示さ
れているフェード・コントロール回路の動作を説明す
る。
【0014】図2において、水平走査線1回分の映像信
号の周期をTとし、周期Tの間の映像信号をAとする、
今、比較電圧発生器1にフェード・アウト命令が外部か
ら加えられると、予め定められた時間(周期Tよりはる
かに長い時間)に亘り前述の周期Tより十分に長い周期
を持ってそのレベルが次第に増加する比較信号Vが比較
電圧発生器1より出力される。コンパレータ2は、これ
らの入力のレベルを比較し、比較電圧レベルが映像信号
のレベルを超過したときON信号を出力し、それ以外の
ときOFF信号を出力する。スイッチング回路3は映像
信号とコンパレータ2の出力とを入力とし、コンパレー
タ2の出力がON信号のときは、予め設定されている黒
レベルの信号を出力し、OFF信号がコンパレータ2か
ら出力されたときには、入力された映像信号のレベルを
そのまま出力する。
【0015】差動増幅器4はスイッチング回路3の出力
と、比較電圧発生器1の出力である比較電圧とを入力と
し、スイッチング回路3の出力レベルから比較電圧のレ
ベルを差し引いた信号に変換し出力映像信号として出力
する。
【0016】従って、周期Tを複数回に亘って映像信号
が出力されるにつれて、比較電圧のレベルが次第に増加
して行き、比較電圧のレベルが映像信号の最大レベルよ
り大になったとき、出力映像信号はすべて黒レベルの信
号となり映像がフエード・アウトされた状態となる。
【0017】すなわち、フェード・アウト命令が加えら
れてから比較電圧発生器1の比較電圧は周期Tに比べて
十分大なる時間経過すると、映像信号の最大レベルより
大なるレベルを出力するように比較電圧発生器を調節し
ておけばよい。
【0018】なお、フェード・イン命令が加えられたと
き、比較電圧発生器1は最初に映像信号の最大レベルよ
り十分大なるレベルを出力し、上述の周期Tより十分長
い予め定められた時間が経過するまでに、次第にそのレ
ベルを減少させ黒レベルになるように、比較電圧発生器
1を調整しておけば、フェード・イン命令を比較電圧発
生器1に加えたとき、フェード・イン動作を図1の構成
のフエード・コントロール回路により実行させることが
できる。
【0019】
【発明の効果】以上説明したように、本発明のフエード
・コントロール回路は、フエード・アウト動作をさせた
場合に映像信号全体のレベルを徐々に減少させ黒レベル
に移行させることによりスムースなフエード・アウト動
作を行わせることができ、また、フエード・イン動作も
映像信号のレベルを黒レベルから通常の画像の状態にス
ムースに移行させることができ、かつ、黒レベルの変動
を小とすることができるという効果を有している。
【図面の簡単な説明】
【図1】本発明のフエード・コントロール回路の一実施
例を示すブロック図である。
【図2】図1の実施例のフエード・コントロール回路に
おける動作を説明する波形図である。
【図3】従来のこの種のフェード・コントロール回路の
一例を示すブロック図である。
【図4】図3とは別の従来のこの種のフェード・コント
ロール回路の一例を示すブロック図である。
【符号の説明】
1 比較電圧発生器 2 コンパレータ 3 スイッチング回路 4 差動増幅器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 任意の時刻に入力された映像信号を外部
    からの命令によりフェードインあるいはフェードアウト
    させた信号に変換して出力するフェード・コントロール
    回路において、外部からのフェード・アウト命令が加え
    られると、レベルを小なる方から大なる方へ予め定めら
    れた時間に亘り増加する比較電圧を生成し出力し、外部
    からのフェード・イン命令が加えられるとレベルの大な
    る方から小なる方へ予め定められた時間に亘り変化する
    比較電圧を生成し出力する比較電圧発生器と、前記映像
    信号と前記比較電圧を入力とし前記比較電圧のレベルが
    前記映像信号のレベルより大なるときON信号を生成し
    出力しまた前記映像信号のレベルが前記比較電圧のレベ
    ルを超過したときOFF信号を生成し出力するコンパレ
    ータと、前記コンパレータの出力と前記映像信号とを入
    力とし前記コンパレータの出力がON信号であるときに
    は一定の黒レベル信号を出力し前記コンパレータの出力
    がOFF信号であるときには前記映像信号をそのままの
    レベルで出力するスイッチング回路と、前記比較電圧を
    第1の入力とし前記スイッチング回路の出力を第2の入
    力とし前記第2の入力より前記第1の入力を差し引いた
    レベルに変換し出力する差動増幅器とを備えることを特
    長とするフェード・コントロール回路。
JP23947192A 1992-09-08 1992-09-08 フエード・コントロール回路 Pending JPH0690404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23947192A JPH0690404A (ja) 1992-09-08 1992-09-08 フエード・コントロール回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23947192A JPH0690404A (ja) 1992-09-08 1992-09-08 フエード・コントロール回路

Publications (1)

Publication Number Publication Date
JPH0690404A true JPH0690404A (ja) 1994-03-29

Family

ID=17045267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23947192A Pending JPH0690404A (ja) 1992-09-08 1992-09-08 フエード・コントロール回路

Country Status (1)

Country Link
JP (1) JPH0690404A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483293A (en) * 1993-07-12 1996-01-09 Nec Corporation Output control circuit capable of carrying out a wide variety of fade operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483293A (en) * 1993-07-12 1996-01-09 Nec Corporation Output control circuit capable of carrying out a wide variety of fade operations

Similar Documents

Publication Publication Date Title
US7589766B2 (en) Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels
JPH01185008A (ja) 利得可変増幅器
US6515602B2 (en) Clamp circuit and method for increasing dynamic range of input image signal and minimizing line noise
KR930003710A (ko) 스폿번 예방 및 잔광 제거용 설비를 구비하는 텔레비젼 수신기
CA2229701C (en) Automatic black level stabilizing apparatus
JPH0690404A (ja) フエード・コントロール回路
US6246445B1 (en) Brightness correcting circuit and method for efficiently correcting brightness at edge and corner of monitor screen
JPH0334783A (ja) ビデオ装置で画像効果を発生させる回路装置
JPH05344414A (ja) ビデオカメラ
JPH10145642A (ja) 輪郭補償回路
JPH04316289A (ja) 映像機器のスーパインポーズ回路
JPH05244006A (ja) A/dコンバータおよびレベル制御装置
JP3064304B2 (ja) 撮像装置
KR920004818Y1 (ko) 사운드 출력의 리니어 콘트롤 회로
JP2657118B2 (ja) 映像/音声切換装置
JPH02306776A (ja) 撮像装置における商用電源周波数フリツカ除去回路
JP3133363B2 (ja) クランプ回路
JP4554757B2 (ja) ビデオ信号混合装置及び方法
KR0154013B1 (ko) 비디오신호의 뮤트회로
JP2755004B2 (ja) 階調補正回路
JP2957866B2 (ja) マイクロコンピュータを用いたアナログ回路の制御装置
KR930004521Y1 (ko) 스큐우(skew)점핑 펄스의 콘트롤 회로
JPH0595238A (ja) 自動利得制御回路
JPH048068A (ja) デジタル画像処理回路
KR950002613Y1 (ko) 수직 다이나믹 빔 포커스 장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990622