JPH10145642A - 輪郭補償回路 - Google Patents
輪郭補償回路Info
- Publication number
- JPH10145642A JPH10145642A JP9066613A JP6661397A JPH10145642A JP H10145642 A JPH10145642 A JP H10145642A JP 9066613 A JP9066613 A JP 9066613A JP 6661397 A JP6661397 A JP 6661397A JP H10145642 A JPH10145642 A JP H10145642A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- variable
- amplifier
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 波形の正負で補償レベルを個別に調節可能
な映像信号の輪郭補償回路を提供する。 【解決手段】 本発明の輪郭補償回路では、遅延部２
１０は入力される輝度信号を第１所定時間遅延して第１
遅延信号２１１１を発生し、発生した第１遅延信号を第
２所定時間遅延して第２遅延信号２１２１を発生する。
第２遅延信号には加算器２２１により現在の輝度信号が
加算され、加算信号２２１１は可変増幅器２５０により
第１及び第２可変増幅信号２５１１，２５２１として出
力される。選択部２６０は加算信号２２１１を基準信号
２１１１と比較し、比較結果２４１１に基づいて前記可
変増幅器からの前記第１または第２可変増幅信号２５１
１，２５２１を選択的に減算器２２２に供給し、そこで
第１遅延信号２１１１から第１または第２増幅信号２５
１１，２５２１を減算して輪郭補償信号として出力す
る。
な映像信号の輪郭補償回路を提供する。 【解決手段】 本発明の輪郭補償回路では、遅延部２
１０は入力される輝度信号を第１所定時間遅延して第１
遅延信号２１１１を発生し、発生した第１遅延信号を第
２所定時間遅延して第２遅延信号２１２１を発生する。
第２遅延信号には加算器２２１により現在の輝度信号が
加算され、加算信号２２１１は可変増幅器２５０により
第１及び第２可変増幅信号２５１１，２５２１として出
力される。選択部２６０は加算信号２２１１を基準信号
２１１１と比較し、比較結果２４１１に基づいて前記可
変増幅器からの前記第１または第２可変増幅信号２５１
１，２５２１を選択的に減算器２２２に供給し、そこで
第１遅延信号２１１１から第１または第２増幅信号２５
１１，２５２１を減算して輪郭補償信号として出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明は輪郭補償回路に関す
るものであり、より詳細にはテレビ受信機にディスプレ
イされる映像を向上させるためにビデオ信号に付加され
る輪郭補償信号を発生する輪郭補償回路に関するもので
ある。
るものであり、より詳細にはテレビ受信機にディスプレ
イされる映像を向上させるためにビデオ信号に付加され
る輪郭補償信号を発生する輪郭補償回路に関するもので
ある。
【０００２】
【従来の技術】一般に、テレビ受信機などのような、ビ
デオ信号処理システムの応答はビデオ信号の振幅転移の
転移幅または傾斜を増加させることにより改善できる。
前記反応は振幅転移直前の“プリシュート”信号、及び
振幅転移直後の“オーバーシュート”信号を発生するこ
とにより改善でき、その結果ブラック−ホワイトの転移
及びホワイト−ブラックの転移が強調される。
デオ信号処理システムの応答はビデオ信号の振幅転移の
転移幅または傾斜を増加させることにより改善できる。
前記反応は振幅転移直前の“プリシュート”信号、及び
振幅転移直後の“オーバーシュート”信号を発生するこ
とにより改善でき、その結果ブラック−ホワイトの転移
及びホワイト−ブラックの転移が強調される。
【０００３】図１は従来の輪郭補償回路を示すブロック
構成図である。従来の輪郭補償回路は図１に示すよう
に、輝度信号入力端子１０１、制御信号入力端子１０
２、第１遅延部１２１、第２遅延部１２２、第３遅延部
１２３、第１加算器１３１、第２加算器１３２、減算器
１４１、及び可変増幅器１５１を有する。
構成図である。従来の輪郭補償回路は図１に示すよう
に、輝度信号入力端子１０１、制御信号入力端子１０
２、第１遅延部１２１、第２遅延部１２２、第３遅延部
１２３、第１加算器１３１、第２加算器１３２、減算器
１４１、及び可変増幅器１５１を有する。
【０００４】前記第１及び第２遅延部１２１，１２２は
入力端子１０１を通して入力される輝度信号をそれぞれ
一定時間Ｔ遅延させる。前記第１及び第２遅延部１２
１，１２２は時間Ｔ遅延させた輝度信号を出力し、前記
第１加算器１３１及び減算器１４１にそれぞれ供給す
る。前記第３遅延部１２３は時間２Ｔ遅延された輝度信
号を発生するために、第２遅延部１２２からの時間Ｔ遅
延された輝度信号を時間Ｔさらに遅延させる。前記第２
加算器１３２は入力端子１０１を通して入力される現在
の輝度信号に前記第３遅延部１２３により時間２Ｔ遅延
された輝度信号を加算して加算された輝度信号を発生
し、前記加算された輝度信号を前記可変増幅器１５１に
供給する。
入力端子１０１を通して入力される輝度信号をそれぞれ
一定時間Ｔ遅延させる。前記第１及び第２遅延部１２
１，１２２は時間Ｔ遅延させた輝度信号を出力し、前記
第１加算器１３１及び減算器１４１にそれぞれ供給す
る。前記第３遅延部１２３は時間２Ｔ遅延された輝度信
号を発生するために、第２遅延部１２２からの時間Ｔ遅
延された輝度信号を時間Ｔさらに遅延させる。前記第２
加算器１３２は入力端子１０１を通して入力される現在
の輝度信号に前記第３遅延部１２３により時間２Ｔ遅延
された輝度信号を加算して加算された輝度信号を発生
し、前記加算された輝度信号を前記可変増幅器１５１に
供給する。
【０００５】前記可変増幅器１５１は、前記制御信号入
力端子１０２を通して入力される制御信号に応じて、前
記第２加算器１３２から入力される前記加算された輝度
信号を増幅して増幅信号を発生し、前記増幅信号を前記
減算器１４１に供給する。前記減算器１４１は前記第２
遅延部１２２からの前記時間Ｔ遅延された輝度信号か
ら、前記可変増幅器１５１からの増幅信号を減算して輪
郭補償用信号１４２を発生し、この輪郭補償信号１４２
を前記第１加算器１３１に供給する。前記第１加算器１
３１は前記第１遅延部１２１からの時間Ｔ遅延された輝
度信号に前記減算器１４１からの前記輪郭補償用信号１
４２を加算して輪郭が補償された輝度信号を発生し、前
記輪郭が補償された輝度信号を出力端子１０３を通して
マトリクス回路（図示せず）に出力する。
力端子１０２を通して入力される制御信号に応じて、前
記第２加算器１３２から入力される前記加算された輝度
信号を増幅して増幅信号を発生し、前記増幅信号を前記
減算器１４１に供給する。前記減算器１４１は前記第２
遅延部１２２からの前記時間Ｔ遅延された輝度信号か
ら、前記可変増幅器１５１からの増幅信号を減算して輪
郭補償用信号１４２を発生し、この輪郭補償信号１４２
を前記第１加算器１３１に供給する。前記第１加算器１
３１は前記第１遅延部１２１からの時間Ｔ遅延された輝
度信号に前記減算器１４１からの前記輪郭補償用信号１
４２を加算して輪郭が補償された輝度信号を発生し、前
記輪郭が補償された輝度信号を出力端子１０３を通して
マトリクス回路（図示せず）に出力する。
【０００６】従って、前記輪郭補償回路１００において
は、前記制御信号入力端子１０２を通して入力される制
御信号に応じて前記可変増幅器１５１の増幅度を調整す
ることにより、前記減算器１４１から出力される輪郭補
償用信号１４２の増幅程度を制御して輝度信号の輪郭補
償のための波形の両側の突出部（ピーキング）の高さ、
即ち輪郭補償のプリシュート及びオーバーシュートのレ
ベルを制御する。
は、前記制御信号入力端子１０２を通して入力される制
御信号に応じて前記可変増幅器１５１の増幅度を調整す
ることにより、前記減算器１４１から出力される輪郭補
償用信号１４２の増幅程度を制御して輝度信号の輪郭補
償のための波形の両側の突出部（ピーキング）の高さ、
即ち輪郭補償のプリシュート及びオーバーシュートのレ
ベルを制御する。
【０００７】ところが、前記輪郭補償回路１００では、
前記輝度信号の輪郭補償において輝度信号の波形の正の
突出部と負の突出部、即ち正の補償部分と負の補償部分
が同一の比率で調整される。
前記輝度信号の輪郭補償において輝度信号の波形の正の
突出部と負の突出部、即ち正の補償部分と負の補償部分
が同一の比率で調整される。
【０００８】前述したような、従来の輪郭補償回路の例
がＷａｙｎｅ Ｅ． Ｈａｌａｎによる米国特許第４，
３５０，９９５号（１９８２年９月２１日）に開示され
ている。米国特許第４，３５０，９９５号に開示された
前記回路はその出力端からピーキング成分を発生する差
動増幅器、及び最大ピーキングが発生する周波数を決定
する信号遅延ラインからなる。前記遅延ラインの入力端
は補償するビデオ信号源及び前記差動増幅器の一つの入
力端に接続される。輪郭補償されたビデオ信号は、差動
増幅器からのピーキング成分と遅延ラインからの遅延信
号とを合成させることにより発生する。前記ピーキング
回路の動作パラメータは通常期待されるビデオ信号の振
幅転移の範囲により決定する。
がＷａｙｎｅ Ｅ． Ｈａｌａｎによる米国特許第４，
３５０，９９５号（１９８２年９月２１日）に開示され
ている。米国特許第４，３５０，９９５号に開示された
前記回路はその出力端からピーキング成分を発生する差
動増幅器、及び最大ピーキングが発生する周波数を決定
する信号遅延ラインからなる。前記遅延ラインの入力端
は補償するビデオ信号源及び前記差動増幅器の一つの入
力端に接続される。輪郭補償されたビデオ信号は、差動
増幅器からのピーキング成分と遅延ラインからの遅延信
号とを合成させることにより発生する。前記ピーキング
回路の動作パラメータは通常期待されるビデオ信号の振
幅転移の範囲により決定する。
【０００９】従って、前記差動増幅器は、前記振幅転移
範囲内で周期的または非周期的な転移に対して線形的に
応答する。しかし、前記差動増幅器は最大ピーキング周
波数の前記振幅転移範囲で最大転移振幅の半分より大き
い振幅を有する信号の周期的な転移に対しては非線形的
に応答する。
範囲内で周期的または非周期的な転移に対して線形的に
応答する。しかし、前記差動増幅器は最大ピーキング周
波数の前記振幅転移範囲で最大転移振幅の半分より大き
い振幅を有する信号の周期的な転移に対しては非線形的
に応答する。
【００１０】しかし、前記回路においては、ビデオ信号
の補償レベルは、高レベルから低レベルへの転移でも低
レベルから高レベルへの転移でも同一の大きさで制御さ
れる。
の補償レベルは、高レベルから低レベルへの転移でも低
レベルから高レベルへの転移でも同一の大きさで制御さ
れる。
【００１１】
【発明が解決しようとする課題】本発明は以上のような
従来技術の問題点を解決するためのものであり、本発明
の目的は、輝度信号の正の補償レベルと負の補償レベル
を個別に調整可能な輪郭補償回路を提供することにあ
る。
従来技術の問題点を解決するためのものであり、本発明
の目的は、輝度信号の正の補償レベルと負の補償レベル
を個別に調整可能な輪郭補償回路を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明によれば、入力される輝度信号を第１所定時間
遅延して第１遅延信号を発生し、前記第１遅延信号を第
２所定時間遅延して第２遅延信号を発生する遅延部と、
前記遅延部からの前記第２遅延信号に、入力される現在
の輝度信号を加算して加算信号を出力する加算器と、入
力される第１及び第２制御信号に応じて前記加算器から
の加算信号をそれぞれ増幅して第１及び第２可変増幅信
号を出力する可変増幅器と、前記加算器からの加算信号
を基準信号と比較し、その比較結果に基づいて前記可変
増幅器からの前記第１可変増幅信号または第２可変増幅
信号の何れかを選択する選択部と、前記遅延部からの第
１遅延信号から、選択された前記選択部からの前記第１
可変増幅信号または第２可変増幅信号の何れかを減算し
て輪郭補償信号として出力する減算器とを有することを
特徴とする輪郭補償回路が提供される。
の本発明によれば、入力される輝度信号を第１所定時間
遅延して第１遅延信号を発生し、前記第１遅延信号を第
２所定時間遅延して第２遅延信号を発生する遅延部と、
前記遅延部からの前記第２遅延信号に、入力される現在
の輝度信号を加算して加算信号を出力する加算器と、入
力される第１及び第２制御信号に応じて前記加算器から
の加算信号をそれぞれ増幅して第１及び第２可変増幅信
号を出力する可変増幅器と、前記加算器からの加算信号
を基準信号と比較し、その比較結果に基づいて前記可変
増幅器からの前記第１可変増幅信号または第２可変増幅
信号の何れかを選択する選択部と、前記遅延部からの第
１遅延信号から、選択された前記選択部からの前記第１
可変増幅信号または第２可変増幅信号の何れかを減算し
て輪郭補償信号として出力する減算器とを有することを
特徴とする輪郭補償回路が提供される。
【００１３】本発明の輪郭補償回路は、望ましくは、前
記遅延部が、入力される輝度信号を所定の時間遅延して
第１遅延信号を発生する第１遅延部と、前記第１遅延部
からの第１遅延信号を再び所定時間遅延して第２遅延信
号を発生する第２遅延部とを有する形で構成される。
記遅延部が、入力される輝度信号を所定の時間遅延して
第１遅延信号を発生する第１遅延部と、前記第１遅延部
からの第１遅延信号を再び所定時間遅延して第２遅延信
号を発生する第２遅延部とを有する形で構成される。
【００１４】本発明の輪郭補償回路は、望ましくは、前
記可変増幅器が、入力される第１制御信号に応じて前記
加算器からの前記加算信号を増幅する第１可変増幅器
と、入力される第２制御信号に応じて前記加算器からの
前記加算信号を増幅する第２可変増幅器を有する形で構
成される。
記可変増幅器が、入力される第１制御信号に応じて前記
加算器からの前記加算信号を増幅する第１可変増幅器
と、入力される第２制御信号に応じて前記加算器からの
前記加算信号を増幅する第２可変増幅器を有する形で構
成される。
【００１５】本発明の輪郭補償回路は、望ましくは、前
記選択部が、前記加算器からの前記加算信号と基準信号
とを比較する比較器と、前記比較器からの比較結果に基
づいて前記可変増幅器からの前記第１可変増幅信号また
は第２可変増幅信号の何れかを選択するスイッチとを有
する形で構成される。
記選択部が、前記加算器からの前記加算信号と基準信号
とを比較する比較器と、前記比較器からの比較結果に基
づいて前記可変増幅器からの前記第１可変増幅信号また
は第２可変増幅信号の何れかを選択するスイッチとを有
する形で構成される。
【００１６】本発明の輪郭補償回路は、望ましくは、前
記加算器からの前記加算信号を増幅して第１増幅信号を
発生し、前記可変増幅器及び前記選択部にそれぞれ供給
する増幅器をさらに有する形で構成される。
記加算器からの前記加算信号を増幅して第１増幅信号を
発生し、前記可変増幅器及び前記選択部にそれぞれ供給
する増幅器をさらに有する形で構成される。
【００１７】上述のような構成の本発明に基づく輪郭補
償回路では、輝度信号の正負の輪郭補償のレベルを個別
に調整可能である。
償回路では、輝度信号の正負の輪郭補償のレベルを個別
に調整可能である。
【００１８】
【発明の実施の形態】以下、本発明を添付図面に基づい
て本発明の望ましい実施例をより詳細に説明する。図面
において同一の要素に対しては同一符号を使用する。
て本発明の望ましい実施例をより詳細に説明する。図面
において同一の要素に対しては同一符号を使用する。
【００１９】図２は本発明の望ましい実施例による輪郭
補償回路２００を示すブロック図である。図２に示すよ
うに、前記輪郭補償回路２００は遅延回路２１０、加算
器２２１、可変増幅器２５０、選択部２６０、及び減算
器２２２を有する。
補償回路２００を示すブロック図である。図２に示すよ
うに、前記輪郭補償回路２００は遅延回路２１０、加算
器２２１、可変増幅器２５０、選択部２６０、及び減算
器２２２を有する。
【００２０】前記遅延回路２１０は第１遅延部２１１及
び第２遅延部２１２からなる。前記第１遅延部２１１は
輝度信号入力端子２０１を通して入力される輝度信号を
時間Ｔ遅延させ、その出力端に第１遅延信号を発生す
る。前記第１遅延部２１１により発生する第１遅延信号
２１１１は前記第２遅延部２１２及び前記選択部２６０
にそれぞれ供給される。前記第２遅延部２１２は前記第
１遅延信号２１１１を所定の時間、望ましくは前記時間
Ｔ遅延させて第２遅延信号２１２１を発生し、この第２
遅延信号２１２１を前記加算器２２１に供給する。
び第２遅延部２１２からなる。前記第１遅延部２１１は
輝度信号入力端子２０１を通して入力される輝度信号を
時間Ｔ遅延させ、その出力端に第１遅延信号を発生す
る。前記第１遅延部２１１により発生する第１遅延信号
２１１１は前記第２遅延部２１２及び前記選択部２６０
にそれぞれ供給される。前記第２遅延部２１２は前記第
１遅延信号２１１１を所定の時間、望ましくは前記時間
Ｔ遅延させて第２遅延信号２１２１を発生し、この第２
遅延信号２１２１を前記加算器２２１に供給する。
【００２１】前記加算器２２１は前記第２遅延部２１２
１からの第２遅延信号を前記輝度信号入力端子２０１か
らの現在の輝度信号に加算して加算信号２２１１を発生
し、この加算信号２２１１を１／２増幅器２３１に供給
する。前記１／２増幅器２３１は前記加算信号２２１１
を増幅させ１／２増幅信号２３１１を発生し、前記１／
２増幅信号２３１１を可変増幅器２５０及び選択部２６
０にそれぞれ出力する。
１からの第２遅延信号を前記輝度信号入力端子２０１か
らの現在の輝度信号に加算して加算信号２２１１を発生
し、この加算信号２２１１を１／２増幅器２３１に供給
する。前記１／２増幅器２３１は前記加算信号２２１１
を増幅させ１／２増幅信号２３１１を発生し、前記１／
２増幅信号２３１１を可変増幅器２５０及び選択部２６
０にそれぞれ出力する。
【００２２】前記可変増幅器２５０は第１可変増幅器２
５１及び第２可変増幅器２５２からなる。前記第１可変
増幅器２５１は第１制御信号入力端子２５３を通して入
力される第１制御信号２５３１に応じて前記１／２増幅
器２３１からの１／２増幅信号２３１１を増幅し、第１
可変増幅信号２５１１を発生する。前記第２可変増幅器
２５２は第２制御信号入力端子２５４を通して入力され
る第２制御信号２５４１に応じて前記１／２増幅器２３
１からの１／２増幅信号２３１１を増幅し、第２可変増
幅信号２５２１を発生する。
５１及び第２可変増幅器２５２からなる。前記第１可変
増幅器２５１は第１制御信号入力端子２５３を通して入
力される第１制御信号２５３１に応じて前記１／２増幅
器２３１からの１／２増幅信号２３１１を増幅し、第１
可変増幅信号２５１１を発生する。前記第２可変増幅器
２５２は第２制御信号入力端子２５４を通して入力され
る第２制御信号２５４１に応じて前記１／２増幅器２３
１からの１／２増幅信号２３１１を増幅し、第２可変増
幅信号２５２１を発生する。
【００２３】前記選択部２６０は１／２増幅器２３１か
らの１／２増幅信号２３１１に基づいて前記第１または
第２可変増幅信号２５１１，２５２１を選択的に出力す
る。前記選択部２６０は選択的に前記第１または第２可
変増幅信号２５１１，２５２１を出力するため、望まし
くは比較器２４１及びスイッチ２６１からなる。前記比
較器２４１は前記スイッチ２６１のスイッチ動作を制御
するため、前記１／２増幅信号２３１１の電圧レベルと
所定の基準信号の電圧レベル、望ましくは前記第１遅延
部２１１からの第１遅延信号２１１１とを比較し、その
比較結果を前記スイッチ２６１に供給する。前記スイッ
チ２６１は前記比較器２４１から供給された比較結果２
４１１により動作して、スイッチ動作により選択された
前記第１または第２可変増幅信号２５１１，２５２１を
前記減算器２２２に出力する。
らの１／２増幅信号２３１１に基づいて前記第１または
第２可変増幅信号２５１１，２５２１を選択的に出力す
る。前記選択部２６０は選択的に前記第１または第２可
変増幅信号２５１１，２５２１を出力するため、望まし
くは比較器２４１及びスイッチ２６１からなる。前記比
較器２４１は前記スイッチ２６１のスイッチ動作を制御
するため、前記１／２増幅信号２３１１の電圧レベルと
所定の基準信号の電圧レベル、望ましくは前記第１遅延
部２１１からの第１遅延信号２１１１とを比較し、その
比較結果を前記スイッチ２６１に供給する。前記スイッ
チ２６１は前記比較器２４１から供給された比較結果２
４１１により動作して、スイッチ動作により選択された
前記第１または第２可変増幅信号２５１１，２５２１を
前記減算器２２２に出力する。
【００２４】前記減算器２２２は前記第１遅延部２１１
により遅延された第１遅延信号２１１１から、前記スイ
ッチ２６１より供給された第１または第２増幅信号２５
１１，２５２１を減算して輪郭補償信号２２２１を発生
する。
により遅延された第１遅延信号２１１１から、前記スイ
ッチ２６１より供給された第１または第２増幅信号２５
１１，２５２１を減算して輪郭補償信号２２２１を発生
する。
【００２５】以下、上述のように構成された輪郭補償回
路の動作を図面に基づいて、詳細に説明する。図２に示
すように、輝度−色信号分離器（図示せず）によって分
離された図３Ａのような波形を有する輝度信号が輝度信
号入力端子２０１を通して前記第１遅延部２１１に入力
される場合、前記第１遅延部２１１は前記入力された輝
度信号を時間Ｔ遅延させ図３Ｂのような第１遅延信号２
１１１を発生し、この第１遅延信号２１１１を前記第２
遅延部２１２、前記比較器２４１、及び前記減算器２２
２にそそれぞれ供給する。
路の動作を図面に基づいて、詳細に説明する。図２に示
すように、輝度−色信号分離器（図示せず）によって分
離された図３Ａのような波形を有する輝度信号が輝度信
号入力端子２０１を通して前記第１遅延部２１１に入力
される場合、前記第１遅延部２１１は前記入力された輝
度信号を時間Ｔ遅延させ図３Ｂのような第１遅延信号２
１１１を発生し、この第１遅延信号２１１１を前記第２
遅延部２１２、前記比較器２４１、及び前記減算器２２
２にそそれぞれ供給する。
【００２６】前記第２遅延部２１２は前記第１遅延部２
１１から入力された第１遅延信号２１１１をさらに時間
Ｔ遅延させ、図３Ｃのように２Ｔ遅延された第２遅延信
号２１２１を発生し、この第２遅延信号２１２１を前記
加算器２２１に供給する。前記加算器２２１は前記輝度
信号入力端子２０１を通して入力される現在の輝度信号
に前記第２遅延部２１２により提供される前記第２遅延
信号２１２１を加算して図３Ｄのような加算信号２２１
１を発生し、前記１／２増幅器２３１に供給する。
１１から入力された第１遅延信号２１１１をさらに時間
Ｔ遅延させ、図３Ｃのように２Ｔ遅延された第２遅延信
号２１２１を発生し、この第２遅延信号２１２１を前記
加算器２２１に供給する。前記加算器２２１は前記輝度
信号入力端子２０１を通して入力される現在の輝度信号
に前記第２遅延部２１２により提供される前記第２遅延
信号２１２１を加算して図３Ｄのような加算信号２２１
１を発生し、前記１／２増幅器２３１に供給する。
【００２７】前記１／２増幅器２３１は、前記加算器２
２１から入力される加算信号２２１１を１／２増幅して
図３Ｅのような１／２増幅信号２３１１を発生し、この
１／２増幅信号２３１１を前記比較器２４１、前記第１
及び第２可変増幅器２５１，２５２にそれぞれ供給す
る。
２１から入力される加算信号２２１１を１／２増幅して
図３Ｅのような１／２増幅信号２３１１を発生し、この
１／２増幅信号２３１１を前記比較器２４１、前記第１
及び第２可変増幅器２５１，２５２にそれぞれ供給す
る。
【００２８】前記第１可変増幅器２５１は前記第１制御
信号入力端子２５３を通して入力される第１制御信号２
５３１に応じて前記１／２増幅器２３１からの１／２増
幅信号２３１１を増幅して第１増幅信号２５１１を発生
し、この第１増幅信号２５１１を前記スイッチ２６１の
第１入力端子２６２に供給する。たとえば、前記図３Ｅ
のような波形を有する前記１／２増幅器２３１からの１
／２増幅信号２３１１が前記第１可変増幅器２５１に入
力され、前記第１可変増幅器２５１の増幅度が１／５で
ある場合には、前記第１可変増幅器２５１は、図３Ｆの
ように１／５増幅された第１可変増幅信号２５１１を前
記スイッチ２６１の第１端子２６２に出力する。
信号入力端子２５３を通して入力される第１制御信号２
５３１に応じて前記１／２増幅器２３１からの１／２増
幅信号２３１１を増幅して第１増幅信号２５１１を発生
し、この第１増幅信号２５１１を前記スイッチ２６１の
第１入力端子２６２に供給する。たとえば、前記図３Ｅ
のような波形を有する前記１／２増幅器２３１からの１
／２増幅信号２３１１が前記第１可変増幅器２５１に入
力され、前記第１可変増幅器２５１の増幅度が１／５で
ある場合には、前記第１可変増幅器２５１は、図３Ｆの
ように１／５増幅された第１可変増幅信号２５１１を前
記スイッチ２６１の第１端子２６２に出力する。
【００２９】また、前記第２可変増幅器２５２は前記第
２入力端子２５４から入力される第２制御信号２５４１
に応じて前記１／２増幅器２３１からの１／２増幅信号
２３１１を増幅し、増幅により発生した第２増幅信号２
５２１を前記スイッチ２６１の第２端子２６３に供給す
る。たとえば、前記図３Ｅのような波形を有する前記１
／２増幅器２３１からの１／２増幅信号２３１１が前記
第２可変増幅器２５２に入力され、前記第２可変増幅器
２５２の増幅度が４／５である場合には、前記第２可変
増幅器２５２のは、図３Ｇのように４／５増幅された第
２増幅信号２５２１を前記スイッチ２６１の第２端子２
６３に出力する。
２入力端子２５４から入力される第２制御信号２５４１
に応じて前記１／２増幅器２３１からの１／２増幅信号
２３１１を増幅し、増幅により発生した第２増幅信号２
５２１を前記スイッチ２６１の第２端子２６３に供給す
る。たとえば、前記図３Ｅのような波形を有する前記１
／２増幅器２３１からの１／２増幅信号２３１１が前記
第２可変増幅器２５２に入力され、前記第２可変増幅器
２５２の増幅度が４／５である場合には、前記第２可変
増幅器２５２のは、図３Ｇのように４／５増幅された第
２増幅信号２５２１を前記スイッチ２６１の第２端子２
６３に出力する。
【００３０】前記比較器２４１は前記１／２増幅器２３
１からの前記第１増幅信号２３１１を基準信号である第
１遅延部２１１から入力された第１遅延信号２１１１と
レベルを比較して比較結果信号２４１１を発生し、この
比較結果信号２４１１を前記スイッチ２６１に供給して
前記スイッチ２６１を制御する。たとえば、前記第１遅
延部２１１から図３Ｂのような波形の第１遅延信号２１
１１及び前記１／２増幅器２３１から図３Ｅのような１
／２増幅信号２３１１が前記比較器２４１にそれぞれ入
力された場合には、前記比較器２４１は図３Ｈのような
論理信号を出力させる。すなわち、第１遅延信号２１１
１が前記１／２増幅信号２３１１より小さい場合には、
前記比較器２４１はローレベル信号を前記スイッチ２６
１に出力する。これとは反対に、前記第１遅延信号２１
１１が前記１／２増幅信号２３１１より大きいか同じで
ある場合には、前記比較器２４１はハイレベル信号を前
記スイッチ２６１に出力する。
１からの前記第１増幅信号２３１１を基準信号である第
１遅延部２１１から入力された第１遅延信号２１１１と
レベルを比較して比較結果信号２４１１を発生し、この
比較結果信号２４１１を前記スイッチ２６１に供給して
前記スイッチ２６１を制御する。たとえば、前記第１遅
延部２１１から図３Ｂのような波形の第１遅延信号２１
１１及び前記１／２増幅器２３１から図３Ｅのような１
／２増幅信号２３１１が前記比較器２４１にそれぞれ入
力された場合には、前記比較器２４１は図３Ｈのような
論理信号を出力させる。すなわち、第１遅延信号２１１
１が前記１／２増幅信号２３１１より小さい場合には、
前記比較器２４１はローレベル信号を前記スイッチ２６
１に出力する。これとは反対に、前記第１遅延信号２１
１１が前記１／２増幅信号２３１１より大きいか同じで
ある場合には、前記比較器２４１はハイレベル信号を前
記スイッチ２６１に出力する。
【００３１】前記スイッチ２６１は、前記第１及び第２
端子２６２，２６３を通してそれぞれ入力される前記第
１可変増幅信号２５１１及び前記第２可変増幅信号２５
２１を、前記比較器２４１から入力される比較結果信号
２４１１に応じて選択的に前記減算器２２２に出力す
る。例えば、前記比較器２４１からローレベルの信号が
前記スイッチ２６１に入力された場合には、前記スイッ
チ２６１は前記第１可変増幅器２５１からの第１増幅信
号２５１１を前記減算器２２２に出力する。これとは反
対に、前記比較器２４１からのハイレベルの信号が入力
された場合には、前記スイッチ２６１は前記第２増幅器
２５２からの第２増幅信号２５２１を前記減算器２２２
に出力する。
端子２６２，２６３を通してそれぞれ入力される前記第
１可変増幅信号２５１１及び前記第２可変増幅信号２５
２１を、前記比較器２４１から入力される比較結果信号
２４１１に応じて選択的に前記減算器２２２に出力す
る。例えば、前記比較器２４１からローレベルの信号が
前記スイッチ２６１に入力された場合には、前記スイッ
チ２６１は前記第１可変増幅器２５１からの第１増幅信
号２５１１を前記減算器２２２に出力する。これとは反
対に、前記比較器２４１からのハイレベルの信号が入力
された場合には、前記スイッチ２６１は前記第２増幅器
２５２からの第２増幅信号２５２１を前記減算器２２２
に出力する。
【００３２】図３Ｉは前記比較器２４１から図３Ｈのよ
うな比較結果信号２４１１、前記第１及び第２可変増幅
器２５１，２５２から図３Ｆ及び３Ｇのような波形の信
号が前記スイッチ２６１に入力される場合、前記スイッ
チから出力される信号２６１１の波形を示した波形図で
ある。
うな比較結果信号２４１１、前記第１及び第２可変増幅
器２５１，２５２から図３Ｆ及び３Ｇのような波形の信
号が前記スイッチ２６１に入力される場合、前記スイッ
チから出力される信号２６１１の波形を示した波形図で
ある。
【００３３】前記減算器２２２は前記スイッチ２６１か
ら前記図３Ｉのような信号２６１１が入力されると、前
記第１遅延部２１１から供給された前記図３Ｂの第１遅
延信号２１１１から前記スイッチ２６１から供給された
図３Ｉの信号２６１１を減算して、減算によって発生し
た図３Ｊに示しているような輪郭補償信号２２２１を発
生する。
ら前記図３Ｉのような信号２６１１が入力されると、前
記第１遅延部２１１から供給された前記図３Ｂの第１遅
延信号２１１１から前記スイッチ２６１から供給された
図３Ｉの信号２６１１を減算して、減算によって発生し
た図３Ｊに示しているような輪郭補償信号２２２１を発
生する。
【００３４】前記輪郭補償信号２２２１では、図３Ｊに
示すように、負の補償部分の振幅（α）と前記正の補償
部分の振幅（β）が前記第１及び第２可変増幅器２５
１，２５２の増幅度に比例して調節される。
示すように、負の補償部分の振幅（α）と前記正の補償
部分の振幅（β）が前記第１及び第２可変増幅器２５
１，２５２の増幅度に比例して調節される。
【００３５】前記減算器２２２により発生した前記輪郭
補償信号２２２１は所定の遅延部により所定時間遅延さ
れた輝度信号、望ましくは前記図３Ｃの２Ｔ遅延された
第２遅延信号２１２１に加算され、図３Ｋのように輝度
信号の輪郭を補償する。
補償信号２２２１は所定の遅延部により所定時間遅延さ
れた輝度信号、望ましくは前記図３Ｃの２Ｔ遅延された
第２遅延信号２１２１に加算され、図３Ｋのように輝度
信号の輪郭を補償する。
【００３６】従って、上述のような構成によると、輪郭
補償信号２２２１の正負の補償レベルがそれぞれ調節可
能になる。
補償信号２２２１の正負の補償レベルがそれぞれ調節可
能になる。
【００３７】本発明を実施例によって詳細に説明した
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
【００３８】
【発明の効果】以上で説明したように、本発明により、
輝度信号の正の補償レベルと負の補償レベルを個別に調
整可能な輪郭補償回路が実現できる。
輝度信号の正の補償レベルと負の補償レベルを個別に調
整可能な輪郭補償回路が実現できる。
【図１】従来の輪郭補償回路を示すブロック図である。
【図２】本発明の望ましい実施例による輪郭補償回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図２に示した輪郭補償回路の各部分における信
号波形図である。
号波形図である。
２００ 輪郭補償回路 ２０１ 輝度信号入力端子 ２１０ 遅延回路 ２１１，２１２ 第１及び第２遅延部 ２２１ 加算器 ２２２ 減算器 ２３１ １／２増幅器 ２４１ 比較器 ２５０ 可変増幅器 ２５１，２５２ 第１及び第２可変増幅器 ２６０ 選択部
Claims (7)
- 【請求項１】 入力される輝度信号を第１所定時間遅
延して第１遅延信号を発生し、前記第１遅延信号を第２
所定時間遅延して第２遅延信号を発生する遅延部と、 前記遅延部からの前記第２遅延信号に、入力される現在
の輝度信号を加算して加算信号を出力する加算器と、 入力される第１及び第２制御信号に応じて前記加算器か
らの加算信号をそれぞれ増幅して第１及び第２可変増幅
信号を出力する可変増幅器と、 前記加算器からの加算信号を基準信号と比較し、その比
較結果に基づいて前記可変増幅器からの前記第１可変増
幅信号または第２可変増幅信号の何れかを選択する選択
部と、 前記遅延部からの第１遅延信号から、選択された前記選
択部からの前記第１可変増幅信号または第２可変増幅信
号の何れかを減算して輪郭補償信号として出力する減算
器とを有することを特徴とする輪郭補償回路。 - 【請求項２】 前記遅延部が、 入力される輝度信号を所定の時間遅延して第１遅延信号
を発生する第１遅延部と、 前記第１遅延部からの第１遅延信号を再び所定時間遅延
して第２遅延信号を発生する第２遅延部とを有すること
を特徴とする請求項１に記載の輪郭補償回路。 - 【請求項３】 前記可変増幅器が、 入力される第１制御信号に応じて前記加算器からの前記
加算信号を増幅する第１可変増幅器と、 入力される第２制御信号に応じて前記加算器からの前記
加算信号を増幅する第２可変増幅器を有することを特徴
とする請求項１に記載の輪郭補償回路。 - 【請求項４】 前記選択部が、 前記加算器からの前記加算信号と基準信号とを比較する
比較器と、 前記比較器からの比較結果に基づいて前記可変増幅器か
らの前記第１可変増幅信号または第２可変増幅信号の何
れかを選択するスイッチとを有することを特徴とする請
求項１に記載の輪郭補償回路。 - 【請求項５】 前記比較器における比較の結果、前記
加算器からの前記加算信号と前記基準信号のレベルの大
小により、前記比較器がハイレベル信号またはローレベ
ル信号を前記スイッチに供給することを特徴とする請求
項４に記載の輪郭補償回路。 - 【請求項６】 前記基準信号が、前記遅延回路により
発生した前記第１遅延信号であることを特徴とする請求
項１に記載の輪郭補償回路。 - 【請求項７】 前記加算器からの前記加算信号を増幅
して第１増幅信号を発生し、前記可変増幅器及び前記選
択部にそれぞれ供給する増幅器をさらに有することを特
徴とする請求項１に記載の輪郭補償回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049819A KR19980030425A (ko) | 1996-10-29 | 1996-10-29 | 윤곽 보정 회로 |
| KR1996-49819 | 1996-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145642A true JPH10145642A (ja) | 1998-05-29 |
| JP3943645B2 JP3943645B2 (ja) | 2007-07-11 |
Family
ID=19479622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06661397A Expired - Lifetime JP3943645B2 (ja) | 1996-10-29 | 1997-03-19 | 輪郭補償回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5847774A (ja) |
| EP (1) | EP0840501B1 (ja) |
| JP (1) | JP3943645B2 (ja) |
| KR (1) | KR19980030425A (ja) |
| DE (1) | DE69714186T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69605106T2 (de) * | 1996-07-09 | 2000-07-20 | St Microelectronics Srl | Schaltung zur Chrominanzübergangsverbesserung in Echtzeitvideoempfang |
| JPH1117984A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | 画像処理装置 |
| JPH1146313A (ja) * | 1997-07-25 | 1999-02-16 | Fujitsu General Ltd | 輪郭強調回路 |
| US20020047933A1 (en) * | 1998-04-03 | 2002-04-25 | Paul Vlahos | Edge enhancement correction for improved image quality |
| JP3804595B2 (ja) * | 2002-08-15 | 2006-08-02 | ソニー株式会社 | 映像信号処理方法及び装置 |
| TWI234398B (en) * | 2003-11-20 | 2005-06-11 | Sunplus Technology Co Ltd | Automatic contrast limiting circuit by spatial domain infinite impulse response filter and method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069505A (en) * | 1977-01-19 | 1978-01-17 | Gte Sylvania Incorporated | Automatic peaking control circuitry for a video processing system |
| US4350995A (en) * | 1981-04-20 | 1982-09-21 | Rca Corporation | Self-limiting video signal peaking circuit |
| JPH0614707B2 (ja) * | 1984-08-31 | 1994-02-23 | オリンパス光学工業株式会社 | 撮像装置 |
| IT1197198B (it) * | 1986-09-10 | 1988-11-30 | Mandelli Spa | Centro di lavorazione meccanica o macchina utensile con mezzi di montaggio e di traslazione della testa porta-mandrino perfezionati |
| DE68922433T2 (de) * | 1988-05-18 | 1996-01-11 | Hitachi Ltd | Aporturkorrekturschaltung. |
| JPH0720265B2 (ja) * | 1988-11-04 | 1995-03-06 | 三菱電機株式会社 | 映像信号処理回路 |
| JP2907988B2 (ja) * | 1990-10-05 | 1999-06-21 | 株式会社日立製作所 | ワイドテレビジョン受信機 |
| KR950006360B1 (ko) * | 1990-11-30 | 1995-06-14 | 니뽄 덴끼 가부시끼가이샤 | 논리형 콤 필터 및 크로마 신호 분리회로 |
| KR950001577B1 (ko) * | 1992-02-21 | 1995-02-25 | 삼성전자주식회사 | 색분리 및 윤곽 보정회로 |
| US5543859A (en) * | 1994-04-15 | 1996-08-06 | Matsushita Electric Industrial Co., Ltd. | Horizontal contour emphasizing signal processor |
-
1996
- 1996-10-29 KR KR1019960049819A patent/KR19980030425A/ko active IP Right Grant
-
1997
- 1997-03-12 DE DE69714186T patent/DE69714186T2/de not_active Expired - Lifetime
- 1997-03-12 EP EP97104096A patent/EP0840501B1/en not_active Expired - Lifetime
- 1997-03-19 JP JP06661397A patent/JP3943645B2/ja not_active Expired - Lifetime
- 1997-03-20 US US08/821,759 patent/US5847774A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69714186D1 (de) | 2002-08-29 |
| JP3943645B2 (ja) | 2007-07-11 |
| EP0840501B1 (en) | 2002-07-24 |
| US5847774A (en) | 1998-12-08 |
| KR19980030425A (ko) | 1998-07-25 |
| DE69714186T2 (de) | 2002-12-12 |
| EP0840501A1 (en) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0342511B1 (en) | Aperture correction circuit | |
| JPH04271669A (ja) | 階調補正装置 | |
| JPH10145642A (ja) | 輪郭補償回路 | |
| MY124076A (en) | Contour correction circuit and contour correction method. | |
| JPH114363A (ja) | 輪郭補正回路 | |
| JP2002044679A (ja) | 映像信号処理回路 | |
| JP3882868B2 (ja) | カラー受像管のビーム電流監視回路 | |
| JPS6161572A (ja) | くし形フイルタ | |
| KR100245185B1 (ko) | 윤곽 보정방법 및 이를 수행하기 위한 윤곽 보정회로 | |
| JP3531015B2 (ja) | 映像表示装置 | |
| KR100261491B1 (ko) | 윤곽 보정 방법 및 이를 수행하기 위한 윤곽 보정 회로 | |
| KR200191352Y1 (ko) | 텔레비젼의 윤곽 보정장치 | |
| JPH05161035A (ja) | 映像信号処理回路 | |
| KR100261490B1 (ko) | 윤곽 보정 방법 및 이를 수행하기 위한 윤곽 보정 회로 | |
| KR100434256B1 (ko) | 티브이의 디스플레이 속도변조장치 | |
| KR0156641B1 (ko) | 영상신호 출력회로 | |
| KR19990004751A (ko) | 윤곽 보정 방법 및 이를 수행하기 위한 윤곽 보정 회로 | |
| JPH10126646A (ja) | ノイズリダクション回路 | |
| KR19990032454U (ko) | 모니터의 영상신호 이득 변조회로 | |
| JPH11298756A (ja) | 速度変調信号生成回路 | |
| JPH0787363A (ja) | 画像処理回路 | |
| JPH066638A (ja) | 白ピーククリップ回路 | |
| JP2001119601A (ja) | パラボラ信号発生装置 | |
| JPH06133246A (ja) | 信号処理回路 | |
| KR19980067262U (ko) | 다단계 역광보정 비디오 프로세서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |