JPH0687566B2 - 折返し試験方式 - Google Patents
折返し試験方式Info
- Publication number
- JPH0687566B2 JPH0687566B2 JP63208016A JP20801688A JPH0687566B2 JP H0687566 B2 JPH0687566 B2 JP H0687566B2 JP 63208016 A JP63208016 A JP 63208016A JP 20801688 A JP20801688 A JP 20801688A JP H0687566 B2 JPH0687566 B2 JP H0687566B2
- Authority
- JP
- Japan
- Prior art keywords
- data sequence
- stage device
- loopback
- error
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多段中継伝送における折返し試験方式に関し、
特に試験データ列中の当該装置に割りふられた位置に判
定結果を挿入することにより、１回の試行で障害区間の
判定を可能とする折返し試験方式に関するものである。
特に試験データ列中の当該装置に割りふられた位置に判
定結果を挿入することにより、１回の試行で障害区間の
判定を可能とする折返し試験方式に関するものである。
従来、多段中継の折返し試験に際しては、各段に固有の
折返しパターン列により折返し試験を実行しているのが
一般的である。
折返しパターン列により折返し試験を実行しているのが
一般的である。
しかし、上述した従来の折返し試験方式では、障害区間
を判定するためには中継段の回数，各々試験パターンを
準備して行なわなければならないという問題があつた。
を判定するためには中継段の回数，各々試験パターンを
準備して行なわなければならないという問題があつた。
このような問題点を解決するため、本発明の折返し試験
方式は、被折返し試験制御を検出し、折返し状態に制御
する検出回路と、試験器側からの入力試験データ列と次
段装置側から折返つてきた入力試験データ列とを比較照
合して誤まりの有無を判定する比較回路と、折返し状態
でない場合には次段装置側からのデータ列を選択してい
るが、折返し状態では試験器側からのデータ列を選択し
て折返すと共に、次段装置側からのデータ列中の各次段
装置に割りふられた位置から抽出したエラーの有無の判
定結果を選択した前記データ列中の対応する位置に挿入
する選択回路と、前記比較回路におけるエラーの有無の
判定結果を前記選択回路から出力された試験データ列中
の当該装置に割りふられた位置に挿入する挿入回路とを
有することを特徴とするものである。
方式は、被折返し試験制御を検出し、折返し状態に制御
する検出回路と、試験器側からの入力試験データ列と次
段装置側から折返つてきた入力試験データ列とを比較照
合して誤まりの有無を判定する比較回路と、折返し状態
でない場合には次段装置側からのデータ列を選択してい
るが、折返し状態では試験器側からのデータ列を選択し
て折返すと共に、次段装置側からのデータ列中の各次段
装置に割りふられた位置から抽出したエラーの有無の判
定結果を選択した前記データ列中の対応する位置に挿入
する選択回路と、前記比較回路におけるエラーの有無の
判定結果を前記選択回路から出力された試験データ列中
の当該装置に割りふられた位置に挿入する挿入回路とを
有することを特徴とするものである。
したがつて、本発明によれば、試験データ列中の当該装
置に割りふられた位置に判定結果を挿入することによ
り、１回の試行で障害区間の判定が可能になる。
置に割りふられた位置に判定結果を挿入することによ
り、１回の試行で障害区間の判定が可能になる。
次に、本発明について図面を参照して説明する。
図面は本発明による折返し試験方式の一実施例を示すブ
ロツク図である。同図において、IN1,OUT1はそれぞれ試
験器側の入出力、IN2,OUT2はそれぞれ次段装置側の入出
力である。また、11は被折返し試験制御を検出して折返
し状態に制御する検出回路、12は試験器側からの入力試
験データ列と次段装置側から折返つてきた入力試験デー
タ列とを比較照合して誤まりの有無を判定する比較回
路、13は折返し状態でない場合には次段装置側からのデ
ータ列を選択しているが、折返し状態では試験器側から
のデータ列を選択して折返す選択回路、14は前記比較回
路12におけるエラーの有無の判定結果を試験データ列中
の当該装置に割りふられた位置に挿入する挿入回路であ
る。
ロツク図である。同図において、IN1,OUT1はそれぞれ試
験器側の入出力、IN2,OUT2はそれぞれ次段装置側の入出
力である。また、11は被折返し試験制御を検出して折返
し状態に制御する検出回路、12は試験器側からの入力試
験データ列と次段装置側から折返つてきた入力試験デー
タ列とを比較照合して誤まりの有無を判定する比較回
路、13は折返し状態でない場合には次段装置側からのデ
ータ列を選択しているが、折返し状態では試験器側から
のデータ列を選択して折返す選択回路、14は前記比較回
路12におけるエラーの有無の判定結果を試験データ列中
の当該装置に割りふられた位置に挿入する挿入回路であ
る。
次に、上記実施例の動作について説明する。試験器にて
発生した折返し試験データ列をIN1から入力し、次段装
置側へOUT2から出力すると共に、検出回路11にて被折返
し制御を検出し、折返し状態に制御する。このとき、比
較回路12で試験器側からの入力試験データ列とIN2から
入力した次段装置側から折返つてきた入力試験データ列
を比較照合して誤まりの有無を出力する。同時に、選択
回路３で試験器側からの試験データ列を選択して試験器
側に折返す。このとき、選択回路13は、IN2から入力さ
れた次段装置側からの試験データ列中の各次段装置に割
り振られた位置からエラーの有無の判定結果を抽出し、
これらの結果を折返すデータ列、すなわち試験器側から
の試験データ列中の各次段装置に割り振られた位置に挿
入する。さらに、挿入回路４でこの試験データ列中の当
該装置に割りふられた位置に前記比較回路２におけるエ
ラーの有無の判定結果出力を挿入し、試験器側にOUT1よ
り出力する。なお、次段装置においても同様の動作を行
なう。したがって、次段装置側から折返ってきたデータ
列中の各次段装置に割り振られた位置からエラーの判定
結果を抽出し、これらを折返すデータ列中の対応する位
置に挿入し直し、更に自装置における判定結果をこのデ
ータ列中の自装置に割り振られた位置に挿入することを
各装置で繰り返すことにより、折返す試験データ列中の
各装置に割りふられた位置にエラーの有無の判定結果が
挿入されていくので、１回の試行で障害区間の判定が可
能となる。
発生した折返し試験データ列をIN1から入力し、次段装
置側へOUT2から出力すると共に、検出回路11にて被折返
し制御を検出し、折返し状態に制御する。このとき、比
較回路12で試験器側からの入力試験データ列とIN2から
入力した次段装置側から折返つてきた入力試験データ列
を比較照合して誤まりの有無を出力する。同時に、選択
回路３で試験器側からの試験データ列を選択して試験器
側に折返す。このとき、選択回路13は、IN2から入力さ
れた次段装置側からの試験データ列中の各次段装置に割
り振られた位置からエラーの有無の判定結果を抽出し、
これらの結果を折返すデータ列、すなわち試験器側から
の試験データ列中の各次段装置に割り振られた位置に挿
入する。さらに、挿入回路４でこの試験データ列中の当
該装置に割りふられた位置に前記比較回路２におけるエ
ラーの有無の判定結果出力を挿入し、試験器側にOUT1よ
り出力する。なお、次段装置においても同様の動作を行
なう。したがって、次段装置側から折返ってきたデータ
列中の各次段装置に割り振られた位置からエラーの判定
結果を抽出し、これらを折返すデータ列中の対応する位
置に挿入し直し、更に自装置における判定結果をこのデ
ータ列中の自装置に割り振られた位置に挿入することを
各装置で繰り返すことにより、折返す試験データ列中の
各装置に割りふられた位置にエラーの有無の判定結果が
挿入されていくので、１回の試行で障害区間の判定が可
能となる。
以上説明したように本発明は、各段において折返しを実
行すると同時に、折返した試験データ列中の当該装置に
割りふられた位置に当該装置にて検出したエラーの有無
の判定結果を挿入することにより、１回の試行で障害区
間の判定を行なうことができる効果がある。
行すると同時に、折返した試験データ列中の当該装置に
割りふられた位置に当該装置にて検出したエラーの有無
の判定結果を挿入することにより、１回の試行で障害区
間の判定を行なうことができる効果がある。
図面は本発明の一実施例を示すブロツク図である。 11……検出回路、12……比較回路、13……選択回路、14
……挿入回路。
……挿入回路。
Claims (1)
- 【請求項１】被折返し試験制御を検出し、折返し状態に
制御する検出回路と、試験器側からの入力試験データ列
と次段装置側から折返つてきた入力試験データ列とを比
較照合して誤まりの有無を判定する比較回路と、折返し
状態でない場合には次段装置側からのデータ列を選択し
ているが、折返し状態では試験器側からのデータ列を選
択して折返すと共に、次段装置側からのデータ列中の各
次段装置に割りふられた位置から抽出したエラーの有無
の判定結果を選択した前記データ列中の対応する位置に
挿入する選択回路と、前記比較回路におけるエラーの有
無の判定結果を前記選択回路から出力された試験データ
列中の当該装置に割りふられた位置に挿入する挿入回路
とを有することを特徴とする折返し試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208016A JPH0687566B2 (ja) | 1988-08-24 | 1988-08-24 | 折返し試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208016A JPH0687566B2 (ja) | 1988-08-24 | 1988-08-24 | 折返し試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258452A JPH0258452A (ja) | 1990-02-27 |
| JPH0687566B2 true JPH0687566B2 (ja) | 1994-11-02 |
Family
ID=16549281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208016A Expired - Lifetime JPH0687566B2 (ja) | 1988-08-24 | 1988-08-24 | 折返し試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687566B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743217B2 (en) | 1994-05-13 | 2004-06-01 | Scimed Life Systems, Inc. | Apparatus for performing diagnostic and therapeutic modalities in the biliary tree |
| US5547469A (en) | 1994-05-13 | 1996-08-20 | Boston Scientific Corporation | Apparatus for performing diagnostic and therapeutic modalities in the biliary tree |
| US6579300B2 (en) | 2001-01-18 | 2003-06-17 | Scimed Life Systems, Inc. | Steerable sphincterotome and methods for cannulation, papillotomy and sphincterotomy |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139735A (ja) * | 1984-07-31 | 1986-02-25 | Nec Corp | 常時監視方式 |
| JPS62291228A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | 伝送路の折返し試験制御回路 |
-
1988
- 1988-08-24 JP JP63208016A patent/JPH0687566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258452A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096510B1 (en) | Control system primarily responsive to signals from digital computers | |
| EP0399308A3 (en) | Computer network for real time control with automatic fault identification and by-pass | |
| NO771586L (no) | Digital monitor. | |
| US6314350B1 (en) | Methods and apparatus for generating maintenance messages | |
| DE69333510T2 (de) | Verfahren und Gerät zur Prüfsequenzgenerierung | |
| US4554662A (en) | Input signal testing device for electronic copier | |
| JPH0687566B2 (ja) | 折返し試験方式 | |
| US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
| US6226602B1 (en) | Electric circuit arrangement | |
| US4660198A (en) | Data capture logic for VLSI chips | |
| JPS6088370A (ja) | 論理回路 | |
| JPS5958595A (ja) | 硬貨選別装置 | |
| US7587710B2 (en) | Method for determining the processing sequence of function blocks of an automated system and corresponding automated system | |
| JPH0334708B2 (ja) | ||
| US5706294A (en) | Method of finding DC test point of an integrated circuit | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JPH04328669A (ja) | 統合ニューラルネットワーク及びその学習方式 | |
| JP2607620B2 (ja) | シーケンスプログラム制御系モニタのグループ分け方法 | |
| JP2541301B2 (ja) | 故障検出方法 | |
| JPH06102321A (ja) | 論理回路の故障シミュレーション方法 | |
| JPH04349728A (ja) | 折返し試験方式 | |
| JPH09153075A (ja) | 画面照合方法 | |
| JPH07135505A (ja) | Ａｔｍクロスコネクト装置の自動試験方法 | |
| JPH05114839A (ja) | Ｌｓｉ内部信号の遅延時間選択回路 | |
| JPH09179605A (ja) | メモリ解析方法及びメモリ解析装置 |