JPH09179605A - メモリ解析方法及びメモリ解析装置 - Google Patents

Abstract

(57)【要約】 【課題】 不良モード分類の高精度化により試験時間を
短縮化する。 【解決手段】 同一規格のチップの集合体であるロット
全体から少数のチップを試験対象に選定し、この選定し
たチップが正常に動作しているか否かの試験を不良解析
試験部１で行う。不良解析試験部１で得られる不良ビッ
ト情報２に基づき不良パターン選別部３で不良パターン
を抽出し、この抽出した不良パターンを不良モードが明
確である不良パターンを示す第１の不良パターン４と不
良モードが曖昧である不良パターンを示す第２の不良パ
ターン５とに分ける。第１の不良パターン４に基づき不
良判別部６で各不良モードの存在確率を計算して不良モ
ードの判別を行う。不良判別部６の判別結果に基づき試
験順序組換部７で試験順序を不良モードの存在確率値の
高い不良モードから順に試験されるように組み換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体メモリ素子
の不良解析を行うメモリ解析方法及びメモリ解析装置に
関する。

【０００２】

【従来の技術】図９は従来例のメモリ解析装置の構成を
示すブロック図である。

【０００３】この従来例のメモリ解析装置の構成を説明
するに、図９中、１０１は、半導体メモリ素子が正常に
動作しているか否かの試験を行う不良解析試験部であ
る。１０２は、前記不良解析試験部１０１で得られるフ
ェイル情報としての不良ビット情報である。１０３は、
前記不良解析試験部１０１で得られる不良ビット情報１
０２に基づき不良パターンを抽出し、この抽出した不良
パターンを２つの不良パターンに分ける不良パターン選
別部である。１０４は、前記不良パターン選別部１０３
で分けられた一方の第１の不良パターンであり、この第
１の不良パターン１０４は不良モード（不良の原因）が
明確である不良パターンを示す。１０５は、前記不良パ
ターン選別部１０３で分けられた他方の第２の不良パタ
ーンであり、この第２の不良パターン１０５は複数の不
良モードが考えられるため不良モードが特定できず曖昧
である不良パターンを示す。１０６は、最終的に検出さ
れた不良モード分類である。

【０００４】そして、上記のメモリ解析装置を用いて次
のようにしてメモリ解析を行っていた。

【０００５】まず、不良解析試験部１０１で半導体メモ
リ素子が正常に動作しているか否かを試験し、不良ビッ
ト情報１０２を得る。

【０００６】次いで、前記不良解析試験部１０１から不
良ビット情報１０２が不良パターン選別部１０３に出力
され、この不良ビット情報１０２に基づき不良パターン
選別部１０３で不良パターンを抽出し、この抽出した不
良パターンを不良モード（不良の原因）が明確である不
良パターンを示す第１の不良パターン１０４と、複数の
不良モードが考えられるため不良モードが特定できず曖
昧である不良パターンを示す第２の不良パターン１０５
とに分ける。

【０００７】その後、前記第２の不良パターン１０５は
無視しておき、第１の不良パターン１０４のみを対象に
不良モードの特定を行い、不良モード分類１０６を抽出
していた。

【０００８】

【発明が解決しようとする課題】ところが、上記のメモ
リ解析装置を用いた解析方法では、出荷等のための試験
を行う際、不良傾向が明らかになっている場合でも、不
良傾向を無視して試験順序を組み換えることなく最初か
ら提供されている試験順序で試験を行っていたため、最
も多く不良ビットが出力される試験が最後に行われるこ
とも多くあり、不良ビットが出力される確率が高い半導
体メモリ素子に対しても無駄に試験をしなければなら
ず、試験時間の短縮化を図ることはできないだろうかと
いう課題があった。

【０００９】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、不良モード分類の高精
度化によりその分類結果を反映して試験時間を短縮化し
ようとすることにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、全ての半導体メモリ素子を不良解析試験
の対象とするのではなく、ロット全体から選定した少数
の半導体メモリ素子を不良解析試験の対象とし、かつ不
良モードが出力される確率の高い試験項目から試験を行
うようにしたことを特徴とする。

【００１１】具体的には、本発明は、メモリ解析方法及
びメモリ解析装置を対象とし、次のような解決手段を講
じた。

【００１２】すなわち、本発明の第１〜３の解決手段
は、メモリ解析方法に関するものであり、第１の解決手
段は、次の工程を経ることを特徴とする。

【００１３】 同一規格の半導体メモリ素子の集合体
であるロット全体から少数の半導体メモリ素子を試験対
象に選定し、この選定した半導体メモリ素子が正常に動
作しているか否かの試験を行う（不良解析試験工程）。

【００１４】 前記不良解析試験工程で得られるフェ
イル情報に基づき不良パターンを抽出し、この抽出した
不良パターンを不良モードが明確である不良パターンを
示す第１の不良パターンと不良モードが曖昧である不良
パターンを示す第２の不良パターンとに分ける（不良パ
ターン選別工程）。

【００１５】 前記第１の不良パターンに基づき各不
良モードの存在確率を計算して不良モードの判別を行う
（不良判別工程）。

【００１６】 前記不良判別工程での判別結果に基づ
き試験順序を不良モードの存在確率値の高い不良モード
から順に試験されるように組み換える（試験順序組換工
程）。

【００１７】第２の解決手段は、次の工程を経ることを
特徴とする。

【００１８】 同一規格の半導体メモリ素子の集合体
であるロット全体から少数の半導体メモリ素子を試験対
象に選定し、この選定した半導体メモリ素子が正常に動
作しているか否かの試験を行う（不良解析試験工程）。

【００１９】 前記不良解析試験工程で得られるフェ
イル情報に基づき不良パターンを抽出し、この抽出した
不良パターンを不良モードが明確である不良パターンを
示す第１の不良パターンと不良モードが曖昧である不良
パターンを示す第２の不良パターンとに分ける（不良パ
ターン選別工程）。

【００２０】 前記第１の不良パターンに基づき各不
良モードの存在確率を計算して前記第１の不良パターン
の不良モードの判別を行う（第１の不良判別工程）。

【００２１】 前記第２の不良パターンに基づき各不
良モードの存在確率を計算して前記第２の不良パターン
の不良モードの判別を行う（第２の不良判別工程）。

【００２２】 前記第１及び第２の不良判別工程での
判別結果を集計してロット全体の不良モード存在確率値
を求める（最終集計工程）。

【００２３】第３の解決手段は、第２の解決手段におい
て、第２の不良判別工程として、第１の不良判別工程で
の判別結果に基づきメンバーシップ関数を設定するメン
バーシップ関数設定工程と、前記メンバーシップ関数設
定工程で設定されたメンバーシップ関数を記憶するファ
ジィメモリ工程と、前記ファジィメモリ工程で記憶され
たメンバーシップ関数と第２の不良パターンとに基づき
前記第２の不良パターンの不良モードのファジィ推論を
行うファジィ推論工程とを備えたものとすることを特徴
とする。

【００２４】本発明の第４〜６の解決手段は、メモリ解
析装置に関するものであり、第４の解決手段は、同一規
格の半導体メモリ素子の集合体であるロット全体から少
数の半導体メモリ素子を試験対象に選定し、この選定し
た半導体メモリ素子が正常に動作しているか否かの試験
を行う不良解析試験部を設ける。さらに、前記不良解析
試験部で得られるフェイル情報に基づき不良パターンを
抽出し、この抽出した不良パターンを不良モードが明確
である不良パターンを示す第１の不良パターンと不良モ
ードが曖昧である不良パターンを示す第２の不良パター
ンとに分ける不良パターン選別部を設ける。また、前記
第１の不良パターンに基づき各不良モードの存在確率を
計算して不良モードの判別を行う不良判別部を設ける。
加えて、前記不良判別部での判別結果に基づき試験順序
を不良モードの存在確率値の高い不良モードから順に試
験されるように組み換える試験順序組換部を設けたこと
を特徴とする。

【００２５】第５の解決手段は、同一規格の半導体メモ
リ素子の集合体であるロット全体から少数の半導体メモ
リ素子を試験対象に選定し、この選定した半導体メモリ
素子が正常に動作しているか否かの試験を行う不良解析
試験部を設ける。さらに、前記不良解析試験部で得られ
るフェイル情報に基づき不良パターンを抽出し、この抽
出した不良パターンを不良モードが明確である不良パタ
ーンを示す第１の不良パターンと不良モードが曖昧であ
る不良パターンを示す第２の不良パターンとに分ける不
良パターン選別部を設ける。また、前記第１の不良パタ
ーンに基づき各不良モードの存在確率を計算して前記第
１の不良パターンの不良モードの判別を行う第１の不良
判別部と、前記第２の不良パターンに基づき各不良モー
ドの存在確率を計算して前記第２の不良パターンの不良
モードの判別を行う第２の不良判別部とを設ける。加え
て、前記第１及び第２の不良判別部の判別結果を集計し
てロット全体の不良モード存在確率値を求める最終集計
部を設けたことを特徴とする。

【００２６】第６の解決手段は、第５の解決手段におい
て、第２の不良判別部として、第１の不良判別部での判
別結果に基づきメンバーシップ関数を設定するメンバー
シップ関数設定部と、前記メンバーシップ関数設定部で
設定されたメンバーシップ関数を記憶するファジィメモ
リ部と、前記ファジィメモリ部に記憶されたメンバーシ
ップ関数と第２の不良パターンとに基づき前記第２の不
良パターンの不良モードのファジィ推論を行うファジィ
推論部とを備えたものとすることを特徴とする。

【００２７】上記の構成により、本発明の第１，４の解
決手段では、ロット全体のうち少数の半導体メモリ素子
に対して不良解析試験を行った結果が、出荷等のための
試験順序にフィードバックされ、求められた不良モード
に基づき最も不良モードが出力される確率の高い試験項
目から順に試験することによって試験時間の無駄が省け
る。

【００２８】本発明の第２，５の解決手段では、不良モ
ードが明確な第１の不良パターンから求められた不良モ
ード結果からだけでなく、不良モードが曖昧である第２
の不良パターンから求められた不良モード結果との両者
を対象にロット全体の不良モードを求めるため、厳密に
不良モードを求めることが可能になる。

【００２９】本発明の第３，６の解決手段では、第２の
不良パターンの不良判別にファジイ推論部を用いるとと
もに、ロットの不良傾向に合わせたメンバーシップ関数
を用いることによって、最適なメンバーシップ関数でフ
ァジイ推論を行い、不良モードが曖昧である第２の不良
パターンの不良モードをより厳密に特定することが可能
になる。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。

【００３１】（実施の形態１）図１は本発明の実施の形
態１に係るメモリ解析装置の構成を示すブロック図であ
る。

【００３２】このメモリ解析装置の構成を説明するに、
図１中、１は、半導体メモリ素子が正常に動作している
か否かの試験を行う不良解析試験部である。２は、前記
不良解析試験部１で得られるフェイル情報としての不良
ビット情報である。３は、前記不良解析試験部１で得ら
れる不良ビット情報２に基づき不良パターンを抽出し、
この抽出した不良パターンを２つの不良パターンに分け
る不良パターン選別部である。４は、前記不良パターン
選別部３で分けられた一方の第１の不良パターンであ
り、この第１の不良パターン４は不良モード（不良の原
因）が明確である不良パターンを示す。５は、前記不良
パターン選別部３で分けられた他方の第２の不良パター
ンであり、この第２の不良パターン５は複数の不良モー
ドが考えられるため不良モードが特定できず曖昧である
不良パターンを示す。６は、前記第１の不良パターン４
に基づき各不良モードの存在確率を計算して不良モード
の判別を行う不良判別手段としての不良判別部である。
７は、前記不良判別部６の判別結果つまり不良モード分
類に基づく出荷等の試験順序を不良モードの存在確率値
の高い不良モードから順に試験されるように組み換える
試験順序組換部であり、２０は組換前の試験順序であ
り、２１は組換後の試験順序である。

【００３３】次に、以上のように構成されたメモリ解析
装置を用いてメモリ解析を行う要領について説明する。

【００３４】まず、不良解析試験部１において、同一規
格の半導体メモリ素子（チップ）の集合体であるロット
全体から少数の半導体メモリ素子を試験対象に選定し、
この選定した半導体メモリ素子が正常に動作しているか
否かの不良解析試験を行う（不良解析試験工程）。例え
ば、１枚のウエハに２００チップ載っているウエハ２０
枚で１ロットとした時、この中から少数のチップを試験
対象とするのである。

【００３５】次いで、不良パターン選別部３において、
前記不良解析試験部１で得られる不良ビット情報２に基
づき不良パターンを抽出し、この抽出した不良パターン
を不良モード（不良の原因）が明確である不良パターン
を示す第１の不良パターン４と、複数の不良モードが考
えられるため不良モードが特定できず曖昧である不良パ
ターンを示す第２の不良パターン５とに分ける（不良パ
ターン選別工程）。

【００３６】その後、不良判別部６において、前記第１
の不良パターン４に基づき各不良モードの判別を行い、
経験則等によって不良モードを判別する（不良判別工
程）。この判別結果をロット全体の不良モードの存在確
率値とみなす。

【００３７】しかる後、試験順序組換部７において、前
記不良判別部６の判別結果に基づき出荷等の試験を行う
際の試験項目の順番を不良モードの存在確率値の高い不
良モードから順に試験されるように組み換える（試験順
序組換工程）。

【００３８】このように、試験順序組換部７の機能を有
することによって、不良ビットが出力される確率が高い
ものから試験を行えるようになり、試験最終段階になっ
て不良が出力されるというようなことがなく、試験の無
駄を省き、試験時間の短縮化を図ることができる。

【００３９】次に、前記不良判別部６及び試験順序組換
部７における動作を図２（ａ），（ｂ）を用いて具体的
に説明する。図２（ａ），（ｂ）は試験順序組換え時の
情報例について示した図である。図２（ａ）は不良モー
ドの存在確率値例、図２（ｂ）は各不良モードを最も厳
しく試験する試験項目例を示している。

【００４０】前記第１の不良パターン４に対して不良判
別部６で不良モードの判別を行った結果、図２（ａ）の
ような不良モード存在確率値が求められたとする。すな
わち、不良モードＡの存在確率値が０．０（０％）、不
良モードＢの存在確率値が０．３５（３５％）、不良モ
ードＣの存在確率値が０．１５（１５％）、不良モード
Ｄの存在確率値が０．５（５０％）あると求められたの
である。そこで、出荷等の試験を行う際に、前記不良モ
ードの存在確率値の高い順番に、その不良モードを最も
厳しく試験する試験項目から試験するよう試験順序を組
み換えるのである。図２（ｂ）に示したように不良モー
ドＡを最も厳しく試験するのは試験項目Ａである。また
不良モードＢに対しては試験項目Ｂ、不良モードＣに対
しては試験項目Ｃ、不良モードＤに対しては試験項目Ｄ
が最も厳しく試験する試験項目であるとする。図１に示
したように組換前の試験順序２０は、試験項目Ａから始
まり、以降、試験項目Ｂ、試験項目Ｃ、最終に試験項目
Ｄで終了するものとする。そこで、前述した図２（ａ）
の不良モード存在確率値と、図２（ｂ）の各不良モード
を最も厳しく試験する試験項目から判断して、試験項目
を組み換えるのである。そして、試験順序組換部７で
は、組換前の試験順序２０に示した試験項目Ａ、試験項
目Ｂ、試験項目Ｃ、試験項目Ｄという試験項目順序か
ら、不良モード存在確率値の高かった不良モードが先に
試験されるように試験順序の組換えを行い、組換後の試
験順序２１を試験項目Ｄ、試験項目Ｂ、試験項目Ｃ、試
験項目Ａの順序にするのである。

【００４１】本発明の実施の形態１によれば、ロット全
体のうち少数のチップを対象として不良解析試験を行
い、不良モードが明確な第１の不良パターン４に対する
不良モード分類を行い、それらの不良モード存在確率値
からロット全体の不良傾向を知り、前記不良モードの存
在確率値の高い順番に、その不良モードを最も厳しく試
験する試験項目から試験するよう試験順序を組み換える
ため、試験の無駄を省き、試験の省力化を図ることがで
きる。

【００４２】（実施の形態２）図３は本発明の実施の形
態２に係るメモリ解析装置の構成を示すブロック図であ
る。

【００４３】このメモリ解析装置の構成を説明するに、
図１中、１は、半導体メモリ素子が正常に動作している
か否かの試験を行う不良解析試験部である。２は、前記
不良解析試験部１で得られるフェイル情報としての不良
ビット情報である。３は、前記不良解析試験部１で得ら
れる不良ビット情報２に基づき不良パターンを抽出し、
この抽出した不良パターンを２つの不良パターンに分け
る不良パターン選別部である。４は、前記不良パターン
選別部３で分けられた一方の第１の不良パターンであ
り、この第１の不良パターン４は不良モード（不良の原
因）が明確である不良パターンを示す。５は、前記不良
パターン選別部３で分けられた他方の第２の不良パター
ンであり、この第２の不良パターン５は複数の不良モー
ドが考えられるため不良モードが特定できず曖昧である
不良パターンを示す。６は、前記第１の不良パターン４
に基づき各不良モードの存在確率を計算して前記第１の
不良パターン４の不良モードの判別を行う第１の不良判
別部（実施の形態１の不良判別部と同じ符号を付して示
す）である。８は、前記第２の不良パターン５に基づき
各不良モードの存在確率を計算して前記第２の不良パタ
ーン５の不良モードの判別を行う第２の不良判別部であ
る。９は、前記第１の不良判別部６の判別結果に基づき
メンバーシップ関数を設定するメンバーシップ関数設定
部９である。１０は、前記メンバーシップ関数設定部９
で設定されたメンバーシップ関数を記憶するファジィメ
モリ部１０である。１１は、前記ファジィメモリ部１０
に記憶されたメンバーシップ関数と第２の不良パターン
５とに基づき前記第２の不良パターン５の不良モードの
ファジィ推論を行うファジィ推論部１１である。これら
メンバーシップ関数設定部９、ファジィメモリ部１０及
びファジィ推論部１１により、前記第２の不良判別部８
が構成されている。１２は、前記第１及び第２の不良判
別部６，８の判別結果を集計してロット全体の不良モー
ド存在確率値を求める最終集計部である。７は、前記最
終集計部１２の集計結果に基づき試験順序を不良モード
の存在確率値の高い不良モードから順に試験されるよう
に組み換える試験順序組換部（実施の形態１の試験順序
組換部と同じ符号を付して示す）である。

【００４４】なお、図３において、Ｓ１は前記第１の不
良パターン４から前記第１の不良判別部６への入力信
号、Ｓ２は前記第１の不良判別部６からメンバーシップ
関数設定部９への入力信号、Ｓ３は前記第１の不良判別
部６から最終集計部１２への入力信号、Ｓ４及びＳ５は
前記第２の不良パターン５からファジイ推論部１１への
入力信号、Ｓ６は前記ファジイ推論部１１から最終集計
部１２への入力信号である。

【００４５】次に、以上のように構成されたメモリ解析
装置を用いてメモリ解析を行う要領について説明する。

【００４６】まず、不良解析試験部１において、同一規
格の半導体メモリ素子（チップ）の集合体であるロット
全体から少数の半導体メモリ素子を試験対象に選定し、
この選定した半導体メモリ素子が正常に動作しているか
否かの不良解析試験を行う（不良解析試験工程）。例え
ば、１枚のウエハに２００チップ載っているウエハ２０
枚で１ロットとした時、この中から少数のチップを試験
対象とするのである。

【００４７】次いで、不良パターン選別部３において、
前記不良解析試験部１で得られる不良ビット情報２に基
づき不良パターンを抽出し、この抽出した不良パターン
を不良モード（不良の原因）が明確である不良パターン
を示す第１の不良パターン４と、複数の不良モードが考
えられるため不良モードが特定できず曖昧である不良パ
ターンを示す第２の不良パターン５とに分ける（不良パ
ターン選別工程）。

【００４８】その後、第１の不良判別部６において、前
記第１の不良パターン４に基づき各不良モードの存在確
率を計算して前記第１の不良パターンの各不良モードの
判別を行い（第１の不良判別工程）、その出力結果を最
終集計部１２に入力信号Ｓ３として送るとともに、第２
の不良判別部８におけるファジィ推論部１１で使用する
メンバーシップ関数を設定するための情報として、入力
信号Ｓ２としてメンバーシップ関数設定部８へ送る。

【００４９】他方、第２の不良パターン５に関しては、
まず第２の不良判別部８におけるファジィ推論部１１で
不良モードを推論する際に必要な情報を検出信号Ｓ４、
Ｓ５としてファジィ推論部１１に与えられる。ファジィ
推論部１１には、ファジイ推論のための規則が設定され
ており、その規則とファジィメモリ部１０に設定されて
いるメンバーシップ関数に基づき、送られてきた信号Ｓ
４、Ｓ５に対してファジィ推論（ファジィ演算）を行
う。また、ここで用いるメンバーシップ関数はメンバー
シップ関数設定部８への入力信号として前記第１の判別
部６から送られた第１の不良パターン４の不良モード存
在確率値を反映しており、試験対象にとって最適に設定
されている（第２の不良判別工程：メンバーシップ関数
設定工程、ファジィメモリ工程、ファジィ推論工程）。

【００５０】しかる後、前記ファジイ推論部１１におい
て求められた第２の不良パターン５に対する各不良モー
ドの存在確率値は入力信号Ｓ６として最終集計部１２に
送られる。よって前記最終集計部１２には、不良パター
ンが明確だった第１の不良パターン４の各不良モードに
対する存在確率値が入力信号Ｓ３によって送られ、さら
に不良パターンが曖昧だった第２の不良パターン５の各
不良モードに対する存在確率値が入力信号Ｓ６によって
送られている。こうして入力信号Ｓ３，Ｓ６によって送
られた各不良モードの存在確率を集計し（最終集計工
程）、さらに前記最終集計部１２で求めた全体の不良モ
ードに基づき試験順序組換部７において、不良モードが
出力されるの確率の高い不良パターンに対する試験項目
から順に試験を行うように試験順序を組み換える（試験
順序組換工程）。

【００５１】この実施の形態２が実施の形態１と異なる
のは、第１に、最終の不良モードに基づき試験順序を組
み換えるのだか、その最終の不良モードを出力するに当
たって、不良モードが明確である第１の不良パターン４
だけでなく、前記第１の不良パターン４と不良モードが
曖昧である第２の不良パターン５の不良モードとを判別
し、これら両者の不良モード判別結果を最終集計して全
体の不良モードを抽出しようとしたところである。第２
に、不良モードが曖昧である第２の不良パターン５から
不良モードを判別する手段として、ファジィ推論部１１
を用いたところである。第３に、前記ファジィ推論部１
１で用いるメンバーシップ関数を、試験毎により良いも
のにしていけるような手段を用いたところである。

【００５２】以下、実施の形態２が実施の形態１と異な
る部分を具体例を用いて説明する。

【００５３】まず、最初に、不良モードが曖昧な第２の
不良パターン５の各不良モードの存在確率値をファジィ
推論部１１を用いて行う第２の不良判別部８の動作を具
体例を用いて説明する。

【００５４】第２の不良パターン５は、その不良パター
ンからでは複数の不良モードが考えられ、不良モードが
特定できなかったパターンである。例えば、縦方向に２
ビット不良で続いてフェイルしているような不良パター
ンでも、もしかするとワード線不良でフェイルしている
かも知れないし、単一ビット不良がたまたま隣接しただ
けだと考えられるかもしれない。このように前記第２の
不良パターン５は、複数の不良モードが考えられる不良
パターンなのである。実際は、これに加え複数の不良パ
ターンがあり、複数の不良モードが存在して複雑化する
ため、以下の説明においては、簡単な例を用いて説明す
る。

【００５５】図４に示すように、仮に、不良モードが曖
昧な不良パターンには、不良パターンＳ、不良パターン
Ｔという２種類のパターンしか存在しないとする。また
不良解析試験において求められる不良モードは、不良モ
ードＡ，Ｂ，Ｃの３種類しか存在しないことにする。そ
して不良モードＡとＢ、ＢとＣは多少なりとも相手に影
響を及ぼす相互関係のある不良モードとし、ＡとＣはほ
どんどそれがないものとする。さらに、不良パターンＳ
及び不良パターンＴの個数を入力情報をしてファジィ推
論を行えば、不良モードＡ，Ｂ，Ｃの存在確率値が求め
られるということが経験上判っているとする。

【００５６】図３に示したように、第２の不良パターン
５からファジィ推論を行うのに必要な情報が検出信号Ｓ
４，Ｓ５として第２の不良判別部８におけるファジィ推
論部１１に与えられる。ここでは、検出信号Ｓ４は不良
パターンＳの数量が４６、検出信号Ｓ５は不良パターン
Ｔの数量が３７というを情報をファジィ推論部１１に与
えられたとする。ファジィ推論部１１には、ファジィ推
論のための規則が設定されており、その規則とファジィ
メモリ部１０に設定されているメンバーシップ関数をも
とに、送られてきた信号Ｓ４，Ｓ５に対してファジィ推
論（ファジィ演算）を行う。

【００５７】以下、このファジィ推論部１１に設定され
ているファジィ推論規則について説明をする。実施の形
態２におけるこの規則は複雑であるので、ここでは簡単
な例を用いて説明する。

【００５８】このファジィ推論規則の例によると最終不
良モードに関して、不良モードＡ、不良モードＢ、不良
モードＣという３つの結果が出力される。これらの規則
はいわゆるif、thenルールと呼ばれるものであり、記述
すると次のようになる。

【００５９】（１） もし(if)、不良パターンＳが少な
くかつ不良パターンＴが少ない（パターン１）、又は不
良パターンＳが普通かつ不良パターンＴが少ない（パタ
ーン２）ならば(then)、不良モードは、不良モードＡと
する。

【００６０】（２） もし(if)、不良パターンＳが多い
かつ不良パターンＴが少ない（パターン３）、又は不良
パターンＳが少ないかつ不良パターンＴが多い（パター
ン４）ならば(then)、不良モードは、不良モードＢとす
る。

【００６１】（３） もし(if)、不良パターンＳが普通
かつ不良パターンＴが多い（パターン５）、又は不良パ
ターンＳが多いかつ不良パターンＴが多い（パターン
６）ならば(then)、不良モードは、不良モードＣとす
る。

【００６２】図４はファジィ演算規則を説明するための
ファジィ推論規則の図であり、上記（１）〜（３）のフ
ァジィ演算規則を判り易くまとめたものである、図４に
は最終的にロット全体の不良モード存在確率値を表すた
めに与えられる不良パターンＳの数量と不良パターンＴ
の数量の全パターンの組合せを示している。

【００６３】次にメンバーシップ関数について説明す
る。メンバーシップ関数とは曖昧な人間特有の表現を扱
うために用いられる関数である。図５の（ａ）〜（ｃ）
はファジィ推論規則を説明するためのメンバーシップ関
数の図であり、図４に示すファジィ推論規則に対応した
最終の不良モード存在確率を表すメンバーシップ関数の
一例を示している。図５（ａ）は不良パターンＳの数量
に関するメンバーシップ関数を定義している。ここで
は、不良パターンＳの数量に関して、多い、普通、少な
いという３種類の言語情報を表すメンバーシップ関数が
示されている。横軸は不良パターンＳの数量、縦軸は全
体を１としたメンバーシップ関数の値とする。図５
（ｂ）には不良パターンＴの数量に関して、多い、少な
いという２種類の言語情報を表すメンバーシップ関数が
示されている。また図５（ｃ）には最終の不良モードに
関して、不良モードＡ、不良モードＢ、不良モードＣと
いう３種類の言語情報を表すメンバーシップ関数が示さ
れている。これらのメンバーシップ関数及びファジイ演
算規則は適宜変更可能であるが、実施の形態２において
は、メンバーシップ関数の値は、メンバーシップ関数設
定部９において操作することになっている。

【００６４】前記メンバーシップ関数設定部９では、第
１の不良判別部６の結果を入力信号Ｓ２によって与えら
れ、この情報に基づきメンバーシップ関数値を設定す
る。図８は不良パターンＳのメンバーシップ関数の操作
について示した図である。図８（ａ）は、不良パターン
Ｓが多いことを示すチップの集まりを示した図である。
図８（ｂ）は不良パターンＳが多い、少ない、普通の場
合のチップの集まりを示した図である。図８（ｃ）は操
作前のメンバーシップ関数、図８（ｄ）は操作後のメン
バーシップ関数である。

【００６５】まず、初期設定のメンバーシップ関数につ
いて簡単な例を挙げて説明する。不良パターンＳの個数
は４６個であるとする。この値は多いといえるかどうか
はっきり断定できれば、このチップは、不良パターンＳ
が多いチップの集合の要素と認定できる。ところが、こ
の４６個という個数が多いか少ないかは、曖昧である。
そこでまず、初期設定においてこのチップが不良パター
ンＳが多いことを示すチップの集合に属する度合を数値
で表すことにする。図８（ａ）に示したように、例えば
このチップにおいて不良パターンＳが４６個であるとい
う値は全体を１と考えた時、不良パターンＳが多いチッ
プの集合に属する値は０．８、つまりＨ（４６個）＝
０．８であるということが判る。また、同じようにして
不良パターンＳが多いチップの集まり（以下Ｈと称す
る）、不良パターンＳが普通のチップの集まり（以下Ｉ
と称する）、不良パターンＳが少ないチップの集まり
（以下Ｊと称する）を同じ図８（ａ）に表すと図８
（ｂ）のようになる。このようにして不良パターンＳの
個数に関するグループを、Ｈ，Ｉ，Ｊの３つに分類でき
る。不良パターンＳが多いというチップの集合に属する
値は０．８、つまりＨ（４６個）＝０．８、また不良パ
ターンＳが普通のチップの集合に属する値は０．２、つ
まりＩ（４６個））＝０．２であることが判る。図８
（ｂ）をメンバーシップ関数の図にすると図８（ｃ）に
なる。４６個という値は、多いに対して０．８、普通に
対して０．２に属することを示している。

【００６６】しかし、４６個に対するメンバーシップ関
数値は、不良解析試験毎により良いものに変えられるよ
うにメンバーシップ関数設定部９において操作する機能
を実施の形態２では備えている。そこでメンバーシップ
関数設定部９では、入力信号Ｓ２から得た不良モードの
明確な第１の不良パターン４の不良モード傾向をもとに
上記メンバーシップ関数値を操作する。例えば第１の不
良パターン４は不良モードＡが０、不良モードＢが０．
１、不良モードＣが０．５の確率で存在し、不良パター
ンＳは、不良モードＡ及びＢのみから引き起こされ、不
良モードＣとは不関係であると仮定する。そこで不良パ
ターンＳの個数４６であるという値は、図８（ｃ）によ
ると多いというメンバーシップ関数に属する度合が大き
いが、これを多いというメンバーシップ関数に属する度
合を小さくするようにメンバーシップ関数設定部９で操
作し設定するのである。こうしてメンバーシップ関数が
設定されると、ファジィ推論部１１に設定されているフ
ァジィ推論規則とファジィメモリ部１０に設定されてい
るこれらのメンバーシップ関数に基づきファジィ推論
（ファジイ演算）を行う。

【００６７】次に、ファジィ推論部１１におけるファジ
ィ推論のための論理演算方法について説明する。このフ
ァジィ推論部１１の論理演算には種々のものがあるが、
ここではＭＩＮ−ＭＡＸ演算に従うものを図４及び図５
（ａ）〜（ｃ）を用いて説明する。

【００６８】まず、検出信号Ｓ４，Ｓ５それぞれに対応
する関数値が図５（ａ），（ｂ）のメンバーシップ関数
から求められる。そして図４に示す各規則毎に、これら
３つの関数値の最も小さなものが選択され、この選択さ
れた関数値によって、その規則における最終の不良モー
ドに関するメンバーシップ関数が求められる。すなわ
ち、検出信号Ｓ４，Ｓ５それぞれに対応する２つの関数
値の中で、関数値の最も小さいものがそのファジィ演算
規則における最終不良モード分類に関するメンバーシッ
プ関数の値となる。このように与えられた関数値のう
ち、最も値の小さい関数値をとることをＡＮＤをとると
いい、このようなファジィ演算規則をＭＩＮ演算とす
る。このＭＩＮ演算の結果、各ファジィ演算規則毎に最
終の不良モード分類に関するメンバーシップ関数が得ら
れ、この得られた全ファジィ演算規則を、最終不良モー
ド分類に関する数種類の言語情報を表すそれぞれのメン
バーシップ関数（この例においては、不良パターンＡ、
不良パターンＢ、不良パターンＣという３つのメンバー
シップ関数）の値とするのである。このように全ファジ
ィ演算規則から求めた最終不良モード分類の関数値とし
て各ファジィ演算規則から与えられた関数値のうち、最
も大きな値のものをとることをＯＲをとるといい、この
ような演算規則をＭＡＸ演算とする。こうして以上のよ
うなファジィ推論における演算がファジィ推論部１１で
行われ、最終的に出力信号Ｓ６が得られるのである。

【００６９】以下、ファジィ演算規則に従って、実際に
数値を当てはめて、不良パターンＡ、不良パターンＢ、
不良パターンＣという３つのメンバーシップ関数の関数
値を求めていく。図６は、ファジィ演算を行なった結果
を示す図である。今、不良パターンＳの数量が４６であ
るという情報を持った検出信号Ｓ４、不良パターンＴの
数量が３７であるという情報を持った検出信号Ｓ５がフ
ァジィ推論部１１に与えられている。そこでファジィ推
論部１１においては上記のＭＩＮ−ＭＡＸ演算規則に従
って、ファジィ推論を行う。検出信号Ｓ４によって与え
られた不良パターンＳの数量が４６という数値は、図５
（ａ）に示すように、少ないに対するメンバーシップ関
数の値が０、普通に対するメンバーシップ関数の値が
０．２、多いに対するメンバーシップ関数の値が０．８
となる。検出信号Ｓ５によって与えられた不良パターン
Ｔの数量が３７という数値は、図５（ｂ）に示すよう
に、少ないに対するメンバーシップ関数の値が０．３、
多いに対するメンバーシップ関数の値が０．７となる。
すなわち、不良パターンＳの数量に対するの関数値は、
少ないに対しては０、普通に対しては０．２、多いに対
しては０．８という値が求められ、不良パターンＴの数
量に対する関数値は、少ないに対しては０．３、多いに
対しては０．７という値が求められたのである。このよ
うに検出信号Ｓ４，Ｓ５にそれぞれ対応する関数値が求
められたのである。

【００７０】こうして得られた関数値から、さらに各フ
ァジィ演算規則毎に検出信号Ｓ４とＳ５との適合度を求
め、最終的に最終不良モード分類を表す数値を求めてい
く。図４に示すように、まず、最終不良モード分類に関
して、不良モードＡであると出力するのは、パターン１
及びパターン２の場合である。パターン１に関しては、
不良パターンＳの数量が少ないに対する関数値は０、不
良パターンＴの数量が少ないに対する関数値は０．３で
ある。従って、図６に示したように不良モードＡに対す
る関数値はこれら２つの関数値のＡＮＤをとって０とな
る。パターン２に対しては、不良パターンＳの数量が普
通に対する関数値は０．２、不良パターンＴの数量が少
ないに対する関数値は０．３であり、最終不良モード分
類が不良モードＡであることに対しての関数値はこれら
２つの関数値のＡＮＤをとって０．２とする。こうし
て、パターン１における最終不良モード分類が不良モー
ドＡであることに対する関数値は０、パターン２におい
ては０．２と求められ、パターン１及び２で求められた
これらの値のＯＲをとって、最終不良モード分類を表す
不良モードＡというメンバーシップ関数に対する関数値
は０．２となる。同様に最終不良モード分類に関する各
々のメンバーシップ関数の関数値を求めた結果、最終不
良モード分類については、不良モードＡは０．２、不良
モードＢは０．３、不良モードＣは０．７という数値で
表される。

【００７１】このようにして、曖昧だった不良パターン
の不良モードが推論される。すなわち、不良パターンＳ
の数量が４６であるという情報を持った検出信号Ｓ４、
不良パターンＴの数量が３７であるという情報を持った
検出信号Ｓ５がファジィ推論部１１に与えられることに
よって、ファジィ推論部１１におけるＭＩＮ−ＭＡＸ演
算規則に従うファジィ推論規則と、ファジィメモリ部１
０に設定されているメンバーシップ関数をもとに、最終
不良モード分類において、不良モードＡが０．２、不良
モードＢが０．３、不良モードＣが０．７という関数値
が求められたのである。以上、簡単な例を挙げてファジ
ィ推論部１１におけるファジィ推論のためのＭＩＮ−Ｍ
ＡＸ演算規則に従うファジィ推論規則について説明した
が、これが本実施例における基本的な考え方である。

【００７２】さらに、ファジィ推論部１１で最終的に得
られた出力信号Ｓ６は図３に示すように最終集計部１２
に与えられるのである。すなわち最終集計部１２には、
不良パターンが明確であると判断できる前記第１の不良
パターン４の不良モード存在確率情報が第１の不良判別
部６から信号Ｓ３として与えられ、かつ不良モードが曖
昧である第２の不良パターン５に対してファジィ推論し
た結果得られた不良モード存在確率情報が信号Ｓ６とし
て与えられたのである。そして、最終集計部１２におい
て、これらＳ３，Ｓ６によって与えられた各不良モード
存在確率の値の和をもって、ロットの不良モードの判別
を行うのである。この方法については後述する。最終集
計部１２において各々の不良モードに対する存在確率値
を集計した後、得られた不良モード分類からロット全体
の不良傾向を知り、実施の形態１で示したように、試験
順序組換部７において、前記不良モードの存在確率値の
高い順番に、その不良モードを最も厳しく試験する試験
項目から試験するよう試験順序を組み換えるのである。

【００７３】最後に、最終の不良モード存在確率を出す
ための一方法について説明する。前記不良解析試験部１
の結果として出力された不良ビット情報２をもとに不良
パターンを不良モードが明確である第１の不良パターン
３と、複数の不良モードが考えられるため不良モードが
特定できず曖昧である第２の不良パターン４とに分け
る。この時、全体を１とした第１の不良パターン３と第
２の不良パターン４の存在比率を算出し、さらに第１の
不良判別部６においては、前記第１の不良パターン３の
存在比率として求められた数値を全体の値として設定し
た上で、各不良モードの存在確率の計算を行う。同様に
第２の不良判別部８においても、前記第２の不良パター
ン５の存在比率として求められた数値を全体の値と設定
した上で、ファジィ推論部１１を用いて各不良モードの
存在確率値を計算する。最後に最終集計部１２におい
て、前記第１の不良判別部６と第２の不良判別部８で求
められた各不良モード存在確率の値の和をもって、ロッ
トの不良モードの判別を行う。

【００７４】図７は最終の不良モード存在確率値の求め
方の一例を示した図である。図面の中の番号は図３と同
じであるので説明を省略する。また実際は不良モードの
種類は厳密に分けられるが、ここでは複雑化するので簡
単な例を用いて説明する。図７に示したように、まず不
良ビット情報２に示される不良パターンを全体、すなわ
ち１とする。そして、全体に対する第１及び第２の不良
パターン４，５の比率を求め、第１の不良パターン４と
第２の不良パターン５の存在比率を０．６対０．４と求
める。次に第１の不良判別部６で、第１の不良パターン
４から割り出した各不良モードの存在確率が不良モード
Ａは０、不良モードＢは０．１、不良モードＣは０．５
と求められたとする。また第２の不良判別部８における
ファジィ推論部１１で、不良モードＡは０、不良モード
Ｂは０．１、不良モードＣは０．３であると求められた
とする。これらの結果は入力信号Ｓ３及びＳ６によって
最終集計部１２に送られ、前記第１の不良判別部６と第
２の不良判別部８で求められた各不良モード存在確率の
値の和をもって、ロットの不良モードの判別を行う。す
なわち不良モードＡは０（０％）、不良モードＢは０．
２（２０％）、不良モードＣは０．８（８０％）である
と求められるのである。この最終の不良モード存在確率
値の求め方は一例であり、別の方法を用いても構わな
い。

【００７５】以上のように実施の形態２によれば、不良
モードが明確な第１の不良パターン４から求められた不
良モード結果からだけでなく、不良モードが曖昧である
第２の不良パターン５から求められた不良モード結果の
両者を対象にロット全体の不良モードを求めるため、厳
密に不良モードを求めることができる。

【００７６】さらに、第２の不良パターン６の不良判別
部８にファジィ推論部１１を設け、さらにロットの不良
傾向に合わせたメンバーシップ関数を用いることによっ
て、最適なメンバーシップ関数でファジィ推論を行い、
かつ不良モードが曖昧である第２の不良パターン５の不
良モードをより厳密に特定することができる。

【００７７】また、実施の形態１で用いた試験順序組換
部７を備えているので、不良モード分類の精度を上げる
ことに加え、前記不良モード分類を出荷等のための試験
順序にフィードバックして、そのロットにとって厳しい
試験から順に試験することによって、試験時間の無駄を
省くことができる。

【００７８】

【発明の効果】以上説明したように、本発明によれば、
ロット全体のうち少数の半導体メモリ素子に対して不良
解析を行うという１度の試験でロット全体の不良の傾向
を知ることができ、さらにこのロット全体の不良モード
分類を出荷等のための試験順序にフィードバックして、
そのロットにとって厳しい試験から順に試験することに
よって試験時間の無駄を省くことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るメモリ解析装置の
構成を示すブロック図である。

【図２】試験順序組換え時の情報例について示す図であ
る。

【図３】本発明の実施の形態２に係るメモリ解析装置の
構成を示すブロック図である。

【図４】ファジィ推論規則の図である。

【図５】メンバーシップ関数の図である。

【図６】ファジィ演算を行った結果を示す図である。

【図７】最終の不良モード存在確率値の求め方の一例を
示す図である。

【図８】不良パターンＳのメンバーシップ関数の操作に
ついて示す図である。

【図９】本発明の従来例に係るメモリ解析装置の構成を
示すブロック図である。

【符号の説明】

１ 不良解析試験部 ２ 不良ビット情報 ３ 不良パターン選別部 ４ 第１の不良パターン ５ 第２の不良パターン ６ 第１の不良判別部 ７ 試験順序組換部 ８ 第２の不良判別部 ９ メンバーシップ関数設定部 １０ ファジィメモリ部 １１ ファジィ推論部 １２ 最終集計部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 同一規格の半導体メモリ素子の集合体で
   あるロット全体から少数の半導体メモリ素子を試験対象
   に選定し、この選定した半導体メモリ素子が正常に動作
   しているか否かの試験を行う不良解析試験工程と、 前記不良解析試験工程で得られるフェイル情報に基づき
   不良パターンを抽出し、この抽出した不良パターンを不
   良モードが明確である不良パターンを示す第１の不良パ
   ターンと不良モードが曖昧である不良パターンを示す第
   ２の不良パターンとに分ける不良パターン選別工程と、 前記第１の不良パターンに基づき各不良モードの存在確
   率を計算して不良モードの判別を行う不良判別工程と、 前記不良判別工程での判別結果に基づき試験順序を不良
   モードの存在確率値の高い不良モードから順に試験され
   るように組み換える試験順序組換工程とを備えたことを
   特徴とするメモリ解析方法。
2. 【請求項２】 同一規格の半導体メモリ素子の集合体で
   あるロット全体から少数の半導体メモリ素子を試験対象
   に選定し、この選定した半導体メモリ素子が正常に動作
   しているか否かの試験を行う不良解析試験工程と、 前記不良解析試験工程で得られるフェイル情報に基づき
   不良パターンを抽出し、この抽出した不良パターンを不
   良モードが明確である不良パターンを示す第１の不良パ
   ターンと不良モードが曖昧である不良パターンを示す第
   ２の不良パターンとに分ける不良パターン選別工程と、 前記第１の不良パターンに基づき各不良モードの存在確
   率を計算して前記第１の不良パターンの不良モードの判
   別を行う第１の不良判別工程と、 前記第２の不良パターンに基づき各不良モードの存在確
   率を計算して前記第２の不良パターンの不良モードの判
   別を行う第２の不良判別工程と、 前記第１及び第２の不良判別工程での判別結果を集計し
   てロット全体の不良モード存在確率値を求める最終集計
   工程とを備えたことを特徴とするメモリ解析方法。
3. 【請求項３】 第２の不良判別工程は、第１の不良判別
   工程での判別結果に基づきメンバーシップ関数を設定す
   るメンバーシップ関数設定工程と、 前記メンバーシップ関数設定工程で設定されたメンバー
   シップ関数を記憶するファジィメモリ工程と、 前記ファジィメモリ工程で記憶されたメンバーシップ関
   数と第２の不良パターンとに基づき前記第２の不良パタ
   ーンの不良モードのファジィ推論を行うファジィ推論工
   程とを備えたことを特徴とする請求項２に記載のメモリ
   解析方法。
4. 【請求項４】 同一規格の半導体メモリ素子の集合体で
   あるロット全体から少数の半導体メモリ素子を試験対象
   に選定し、この選定した半導体メモリ素子が正常に動作
   しているか否かの試験を行う不良解析試験部と、 前記不良解析試験部で得られるフェイル情報に基づき不
   良パターンを抽出し、この抽出した不良パターンを不良
   モードが明確である不良パターンを示す第１の不良パタ
   ーンと不良モードが曖昧である不良パターンを示す第２
   の不良パターンとに分ける不良パターン選別部と、 前記第１の不良パターンに基づき各不良モードの存在確
   率を計算して不良モードの判別を行う不良判別部と、 前記不良判別部での判別結果に基づき試験順序を不良モ
   ードの存在確率値の高い不良モードから順に試験される
   ように組み換える試験順序組換部とを備えたことを特徴
   とするメモリ解析装置。
5. 【請求項５】 同一規格の半導体メモリ素子の集合体で
   あるロット全体から少数の半導体メモリ素子を試験対象
   に選定し、この選定した半導体メモリ素子が正常に動作
   しているか否かの試験を行う不良解析試験部と、 前記不良解析試験部で得られるフェイル情報に基づき不
   良パターンを抽出し、この抽出した不良パターンを不良
   モードが明確である不良パターンを示す第１の不良パタ
   ーンと不良モードが曖昧である不良パターンを示す第２
   の不良パターンとに分ける不良パターン選別部と、 前記第１の不良パターンに基づき各不良モードの存在確
   率を計算して前記第１の不良パターンの不良モードの判
   別を行う第１の不良判別部と、 前記第２の不良パターンに基づき各不良モードの存在確
   率を計算して前記第２の不良パターンの不良モードの判
   別を行う第２の不良判別部と、 前記第１及び第２の不良判別部での判別結果を集計して
   ロット全体の不良モード存在確率値を求める最終集計部
   とを備えたことを特徴とするメモリ解析装置。
6. 【請求項６】 第２の不良判別部は、第１の不良判別部
   での判別結果に基づきメンバーシップ関数を設定するメ
   ンバーシップ関数設定部と、 前記メンバーシップ関数設定部で設定されたメンバーシ
   ップ関数を記憶するファジィメモリ部と、 前記ファジィメモリ部に記憶されたメンバーシップ関数
   と第２の不良パターンとに基づき前記第２の不良パター
   ンの不良モードのファジィ推論を行うファジィ推論部と
   を備えたことを特徴とする請求項５に記載のメモリ解析
   装置。