JPH0686337A - ディジタル・トーン発生回路 - Google Patents
ディジタル・トーン発生回路Info
- Publication number
- JPH0686337A JPH0686337A JP23323192A JP23323192A JPH0686337A JP H0686337 A JPH0686337 A JP H0686337A JP 23323192 A JP23323192 A JP 23323192A JP 23323192 A JP23323192 A JP 23323192A JP H0686337 A JPH0686337 A JP H0686337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- output
- input
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 ディジタル・トーン発生回路の乗算係数メモ
リを削減し、量子化誤差に依るトーン信号出力振幅変化
を抑制する。 【構成】 入力信号１０１は加算器１に入力、乗算器
６，７の乗算出力と加算、オーバーフロー補償回路２に
入力する。オーバーフロー補償回路２において振幅レベ
ルの補正出力は、乗算器３と遅延器４に入力、遅延器４
の１サンプル分の時間遅延信号は、乗算係数ｂ1 の乗算
器６と遅延器５に入力する。乗算出力は加算器１に入
力、１サンプル分時間遅延信号の乗算器７による乗算出
力は、加算器１に入力する。出力信号は、入力信号１０
１とともに加算器１で加算、オーバーフロー補償回路２
に入力する。乗算器３では、オーバーフロー補償回路２
出力信号は乗算係数ｋを乗じ、ディジタル・トーン信号
が出力信号１０２となる。入力信号１０１としてインパ
ルスを与え、遅延・乗算・加算を繰返し行い、ディジタ
ル・トーン信号を発生する。
リを削減し、量子化誤差に依るトーン信号出力振幅変化
を抑制する。 【構成】 入力信号１０１は加算器１に入力、乗算器
６，７の乗算出力と加算、オーバーフロー補償回路２に
入力する。オーバーフロー補償回路２において振幅レベ
ルの補正出力は、乗算器３と遅延器４に入力、遅延器４
の１サンプル分の時間遅延信号は、乗算係数ｂ1 の乗算
器６と遅延器５に入力する。乗算出力は加算器１に入
力、１サンプル分時間遅延信号の乗算器７による乗算出
力は、加算器１に入力する。出力信号は、入力信号１０
１とともに加算器１で加算、オーバーフロー補償回路２
に入力する。乗算器３では、オーバーフロー補償回路２
出力信号は乗算係数ｋを乗じ、ディジタル・トーン信号
が出力信号１０２となる。入力信号１０１としてインパ
ルスを与え、遅延・乗算・加算を繰返し行い、ディジタ
ル・トーン信号を発生する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル・トーン発生
回路に関する。
回路に関する。
【０００２】
【従来の技術】従来のディジタル・トーン発生回路の一
例のブロック図が図３に示される。図３に示されるよう
に、本従来例は、加算器１と、遅延器４および５と、乗
算係数ｂ1 の乗算器６と、乗算係数ｂ2 の乗算器７と、
乗算係数ａ0 の乗算器１３とを備えて構成されている。
例のブロック図が図３に示される。図３に示されるよう
に、本従来例は、加算器１と、遅延器４および５と、乗
算係数ｂ1 の乗算器６と、乗算係数ｂ2 の乗算器７と、
乗算係数ａ0 の乗算器１３とを備えて構成されている。
【０００３】図３において、入力信号１０１に対応して
出力信号１０２が出力されるが、乗算器１３において
は、入力信号１０１は乗算係数ａ0 を乗じられて出力さ
れ、加算器１に入力される。加算器１に対しては、乗算
器６および７の出力も入力されており、これらの信号は
加算器１において加算されて、出力信号１０２として出
力される。この出力信号１０２は、同時に遅延器４にも
入力されており、遅延器４において１サンプリング分の
時間遅延された入力信号１０２は、乗算器６および遅延
器５に入力される。乗算器６に入力された信号は乗算係
数ｂ1 を乗じられて出力され、上述の加算器１に入力さ
れる。また遅延器５に入力された信号は、同様に１サン
プリング分時間遅延されて乗算器７に入力され、乗算器
７において乗算係数ｂ2 を乗じられて出力されて、加算
器１に入力される。加算器１において、これらの信号
が、入力信号１０１とともに加算器１において加算され
て出力信号１０２として出力されることは前述したとう
りである。
出力信号１０２が出力されるが、乗算器１３において
は、入力信号１０１は乗算係数ａ0 を乗じられて出力さ
れ、加算器１に入力される。加算器１に対しては、乗算
器６および７の出力も入力されており、これらの信号は
加算器１において加算されて、出力信号１０２として出
力される。この出力信号１０２は、同時に遅延器４にも
入力されており、遅延器４において１サンプリング分の
時間遅延された入力信号１０２は、乗算器６および遅延
器５に入力される。乗算器６に入力された信号は乗算係
数ｂ1 を乗じられて出力され、上述の加算器１に入力さ
れる。また遅延器５に入力された信号は、同様に１サン
プリング分時間遅延されて乗算器７に入力され、乗算器
７において乗算係数ｂ2 を乗じられて出力されて、加算
器１に入力される。加算器１において、これらの信号
が、入力信号１０１とともに加算器１において加算され
て出力信号１０２として出力されることは前述したとう
りである。
【０００４】この入力信号１０１に対応する出力信号１
０２の関係を示す、当該ディジタル・トーン発生回路の
伝達関数Ｈ（ｚ-1）は、次式により与えられる。
０２の関係を示す、当該ディジタル・トーン発生回路の
伝達関数Ｈ（ｚ-1）は、次式により与えられる。
【０００５】
【０００６】上式において、ｆは発振周波数、ｆs はサ
ンプリング周波数であり、また、上記の乗算係数ａ0 、
ｂ1 およびｂ2 は、それぞれ下記の(2) 式に示される値
をとる。
ンプリング周波数であり、また、上記の乗算係数ａ0 、
ｂ1 およびｂ2 は、それぞれ下記の(2) 式に示される値
をとる。
【０００７】
【０００８】但し、ｋは本ディジタル・トーン発生回路
において発生されるトーンの振幅を示している。入力信
号１０１としてインパルスを与え、当該ディジタル・ト
ーン発生回路において、遅延・乗算・加算が繰返して行
われることにより、目的とするシングル・トーンが発生
され、出力信号１０２として出力される。
において発生されるトーンの振幅を示している。入力信
号１０１としてインパルスを与え、当該ディジタル・ト
ーン発生回路において、遅延・乗算・加算が繰返して行
われることにより、目的とするシングル・トーンが発生
され、出力信号１０２として出力される。
【０００９】以上は、単位円上に極を有する伝達関数に
信号を入力することにより、シングル・トーンを発生す
るトーン発生回路の例であるが、この方式以外にも多く
のトーン発生方法がある。代表的なものとしては、以下
に示す二つの例がある。一つ目は、正弦波を多数点にお
いてサンプリングしたデータをメモリに持ち、それを間
引いたデータをすることにより、正弦波を発生する回路
である。この場合には、正弦波の１／４周期のデータを
前記メモリ内に保持することが必要であり、間引く幅を
変えることにより、種々の周波数のトーンが発生され
る。二つ目は、サンプリング周波数の高い階段数を生成
して、デシメーション・フィルタに通す方法である。こ
の場合には、前記階段数のステップ幅を変えることによ
り、種々の周波数が発生される。
信号を入力することにより、シングル・トーンを発生す
るトーン発生回路の例であるが、この方式以外にも多く
のトーン発生方法がある。代表的なものとしては、以下
に示す二つの例がある。一つ目は、正弦波を多数点にお
いてサンプリングしたデータをメモリに持ち、それを間
引いたデータをすることにより、正弦波を発生する回路
である。この場合には、正弦波の１／４周期のデータを
前記メモリ内に保持することが必要であり、間引く幅を
変えることにより、種々の周波数のトーンが発生され
る。二つ目は、サンプリング周波数の高い階段数を生成
して、デシメーション・フィルタに通す方法である。こ
の場合には、前記階段数のステップ幅を変えることによ
り、種々の周波数が発生される。
【００１０】一般的には、現在用いられているディジタ
ル・トーン発生回路においては、発生されるトーンに要
求される特性および回路上の制約を考慮して、トーンの
発生方式が選択されている。
ル・トーン発生回路においては、発生されるトーンに要
求される特性および回路上の制約を考慮して、トーンの
発生方式が選択されている。
【００１１】
【発明が解決しようとする課題】上述した従来のディジ
タル・トーン発生回路においては、発生させたいトーン
の数の最低限２倍の乗算係数を用意する必要があるとい
う欠点があり、また、有限語調の回路により実現する時
には、発生される量子化誤差の応答も、トーンの発振周
波数と一致するために、長期間発振し続けるディジタル
・トーン発生回路において、データ語調を決定する際に
は、Ｓ／Ｎ比だけではなく、振幅の変動をも考慮にいれ
る必要があるという欠点がある。
タル・トーン発生回路においては、発生させたいトーン
の数の最低限２倍の乗算係数を用意する必要があるとい
う欠点があり、また、有限語調の回路により実現する時
には、発生される量子化誤差の応答も、トーンの発振周
波数と一致するために、長期間発振し続けるディジタル
・トーン発生回路において、データ語調を決定する際に
は、Ｓ／Ｎ比だけではなく、振幅の変動をも考慮にいれ
る必要があるという欠点がある。
【００１２】
【課題を解決するための手段】第１の発明のディジタル
・トーン発生回路は、単位円上に極を持つ伝達関数を有
し、信号入力に対応して少なくとも１個以上の周波数成
分のシングル・トーン信号を発生するディジタル・トー
ン発生回路において、所定の入力信号を受けて、第１お
よび第２の乗算出力信号と前記入力信号とを加算して出
力する加算器と、前記加算器の加算出力信号を入力し、
当該加算出力信号の振幅レベルを所定レベルに補正して
出力するオーバーフロー補償回路と、前記オーバーフロ
ー補償回路の出力信号を入力して、１サンプル分の時間
遅延を付与して出力する第１の遅延器と、前記第１の遅
延器の出力信号を入力して、１サンプル分の時間遅延を
付与して出力する第２の遅延器と、前記第１の遅延器の
出力信号を入力し、第１の乗算係数を乗じて前記第１の
乗算出力信号として出力する第１の乗算器と、前記第２
の遅延器の出力信号を入力し、第２の乗算係数を乗じて
前記第２の乗算出力信号として出力する第２の乗算器
と、前記オーバーフロー補償回路の出力信号を入力し
て、第３の乗算係数を乗じて出力する第３の乗算器と、
を備えて構成される。
・トーン発生回路は、単位円上に極を持つ伝達関数を有
し、信号入力に対応して少なくとも１個以上の周波数成
分のシングル・トーン信号を発生するディジタル・トー
ン発生回路において、所定の入力信号を受けて、第１お
よび第２の乗算出力信号と前記入力信号とを加算して出
力する加算器と、前記加算器の加算出力信号を入力し、
当該加算出力信号の振幅レベルを所定レベルに補正して
出力するオーバーフロー補償回路と、前記オーバーフロ
ー補償回路の出力信号を入力して、１サンプル分の時間
遅延を付与して出力する第１の遅延器と、前記第１の遅
延器の出力信号を入力して、１サンプル分の時間遅延を
付与して出力する第２の遅延器と、前記第１の遅延器の
出力信号を入力し、第１の乗算係数を乗じて前記第１の
乗算出力信号として出力する第１の乗算器と、前記第２
の遅延器の出力信号を入力し、第２の乗算係数を乗じて
前記第２の乗算出力信号として出力する第２の乗算器
と、前記オーバーフロー補償回路の出力信号を入力し
て、第３の乗算係数を乗じて出力する第３の乗算器と、
を備えて構成される。
【００１３】また、第２の発明のディジタル・トーン発
生回路は、単位円上に極を持つ伝達関数を有し、信号入
力に対応して少なくとも１個以上の周波数成分のｎ（２
以上の整数）重和音のトーン信号を発生するディジタル
・トーン発生回路において、所定の入力信号を受けて、
第１および第２の乗算出力信号と前記入力信号とを加算
して出力する加算器と、前記加算器の加算出力信号を入
力し、当該加算出力信号の振幅レベルを所定レベルに補
正して出力するオーバーフロー補償回路と、前記オーバ
ーフロー補償回路の出力信号を入力して、１サンプル分
の時間遅延を付与して出力する第１の遅延器と、前記第
１の遅延器の出力信号を入力して、１サンプル分の時間
遅延を付与して出力する第２の遅延器と、前記第１の遅
延器の出力信号を入力し、第１の乗算係数を乗じて前記
第１の乗算出力信号として出力する第１の乗算器と、前
記第２の遅延器の出力信号を入力し、第２の乗算係数を
乗じて前記第２の乗算出力信号として出力する第２の乗
算器と、前記オーバーフロー補償回路の出力信号を入力
して、第３の乗算係数を乗じて出力する第３の乗算器
と、を基本構成とするｎ個のディジタル・トーン発生回
路を並列接続し、同一入力信号に対応して、当該ｎ個の
ディジタル・トーン発生回路より出力されるトーン信号
を加算してｎ重和音のトーン信号を出力することを特徴
としている。
生回路は、単位円上に極を持つ伝達関数を有し、信号入
力に対応して少なくとも１個以上の周波数成分のｎ（２
以上の整数）重和音のトーン信号を発生するディジタル
・トーン発生回路において、所定の入力信号を受けて、
第１および第２の乗算出力信号と前記入力信号とを加算
して出力する加算器と、前記加算器の加算出力信号を入
力し、当該加算出力信号の振幅レベルを所定レベルに補
正して出力するオーバーフロー補償回路と、前記オーバ
ーフロー補償回路の出力信号を入力して、１サンプル分
の時間遅延を付与して出力する第１の遅延器と、前記第
１の遅延器の出力信号を入力して、１サンプル分の時間
遅延を付与して出力する第２の遅延器と、前記第１の遅
延器の出力信号を入力し、第１の乗算係数を乗じて前記
第１の乗算出力信号として出力する第１の乗算器と、前
記第２の遅延器の出力信号を入力し、第２の乗算係数を
乗じて前記第２の乗算出力信号として出力する第２の乗
算器と、前記オーバーフロー補償回路の出力信号を入力
して、第３の乗算係数を乗じて出力する第３の乗算器
と、を基本構成とするｎ個のディジタル・トーン発生回
路を並列接続し、同一入力信号に対応して、当該ｎ個の
ディジタル・トーン発生回路より出力されるトーン信号
を加算してｎ重和音のトーン信号を出力することを特徴
としている。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、入力
信号１０１および出力信号１０２に対応して、加算器１
と、オーバーフロー補償回路２と、乗算係数ｋの乗算器
３と、遅延器４および５と、乗算係数ｂ1 の乗算器６
と、乗算係数ｂ2 の乗算器７とを備えて構成される。
ク図である。図１に示されるように、本実施例は、入力
信号１０１および出力信号１０２に対応して、加算器１
と、オーバーフロー補償回路２と、乗算係数ｋの乗算器
３と、遅延器４および５と、乗算係数ｂ1 の乗算器６
と、乗算係数ｂ2 の乗算器７とを備えて構成される。
【００１６】図１において、入力信号１０１は先ず加算
器１に入力される。この加算器１に対しては、乗算器６
および７の出力も入力されており、これらの信号は加算
器１において加算され、オーバーフロー補償回路２に入
力されて振幅レベルのオーバーコレクションが行われて
出力され、乗算器３および遅延器４に入力される。乗算
器３においては、オーバーフロー補償回路２より出力さ
れる信号は乗算係数ｋを乗じられて、所望のディジタル
・トーン信号が出力信号１０２として出力される。なお
乗算器３における乗算係数ｋの値は発生されるトーンの
振幅であり、同一振幅のトーンが発生される場合に限り
固定の値がとられる。他方、遅延器４において１サンプ
リング分の時間遅延された信号は、前述の従来例におけ
る場合と同様に、乗算係数ｂ1 の乗算器６および遅延器
５に入力される。乗算器６に入力された信号は乗算係数
ｂ1 を乗じられて出力され、上述の加算器１に入力され
る。また遅延器５に入力された信号は、同様に１サンプ
リング分時間遅延されて乗算器７に入力され、乗算器７
において乗算係数ｂ2 を乗じられて出力されて、加算器
１に入力される。なお、乗算器６および７の乗算係数ｂ
1 およびｂ2 の値は、前述の(2) 式に示される数値と同
一である。これらの乗算器６および７から出力される信
号は、入力信号１０１とともに加算器１において加算さ
れ、オーバーフロー補償回路２に入力される動作過程に
ついては、前述したとうりである。このように、入力信
号１０１としてインパルスを与えて、遅延・乗算・加算
を繰返して行うことにより、目的とするディジタル・ト
ーン信号が発生される。
器１に入力される。この加算器１に対しては、乗算器６
および７の出力も入力されており、これらの信号は加算
器１において加算され、オーバーフロー補償回路２に入
力されて振幅レベルのオーバーコレクションが行われて
出力され、乗算器３および遅延器４に入力される。乗算
器３においては、オーバーフロー補償回路２より出力さ
れる信号は乗算係数ｋを乗じられて、所望のディジタル
・トーン信号が出力信号１０２として出力される。なお
乗算器３における乗算係数ｋの値は発生されるトーンの
振幅であり、同一振幅のトーンが発生される場合に限り
固定の値がとられる。他方、遅延器４において１サンプ
リング分の時間遅延された信号は、前述の従来例におけ
る場合と同様に、乗算係数ｂ1 の乗算器６および遅延器
５に入力される。乗算器６に入力された信号は乗算係数
ｂ1 を乗じられて出力され、上述の加算器１に入力され
る。また遅延器５に入力された信号は、同様に１サンプ
リング分時間遅延されて乗算器７に入力され、乗算器７
において乗算係数ｂ2 を乗じられて出力されて、加算器
１に入力される。なお、乗算器６および７の乗算係数ｂ
1 およびｂ2 の値は、前述の(2) 式に示される数値と同
一である。これらの乗算器６および７から出力される信
号は、入力信号１０１とともに加算器１において加算さ
れ、オーバーフロー補償回路２に入力される動作過程に
ついては、前述したとうりである。このように、入力信
号１０１としてインパルスを与えて、遅延・乗算・加算
を繰返して行うことにより、目的とするディジタル・ト
ーン信号が発生される。
【００１７】次に、本発明の第２の実施例について説明
する。図２は、本実施例を示すブロック図である。図２
に示されるように、本実施例は、入力信号１０１および
出力信号１０２に対応して、加算器１、８および１５
と、オーバーフロー補償回路２および９と、乗算係数ｋ
の乗算器３と、遅延器４、５、１１および１２と、乗算
係数ｂ1 の乗算器６と、乗算係数ｂ2 の乗算器７と、乗
算係数ｋ1 の乗算器１０と、乗算係数ｂ3 の乗算器１３
と、乗算係数ｂ4 の乗算器１４とを備えて構成される。
する。図２は、本実施例を示すブロック図である。図２
に示されるように、本実施例は、入力信号１０１および
出力信号１０２に対応して、加算器１、８および１５
と、オーバーフロー補償回路２および９と、乗算係数ｋ
の乗算器３と、遅延器４、５、１１および１２と、乗算
係数ｂ1 の乗算器６と、乗算係数ｂ2 の乗算器７と、乗
算係数ｋ1 の乗算器１０と、乗算係数ｂ3 の乗算器１３
と、乗算係数ｂ4 の乗算器１４とを備えて構成される。
【００１８】図２より明らかなように、本実施例は、第
１の実施例と同一構成より成る加算器１、オーバーフロ
ー補償回路２、乗算器３、６および７、遅延器４および
５を含むディジタル・トーン発生回路に対して、第１の
実施例と同様に構成される加算器８、オーバーフロー補
償回路９、乗算器１０、１３および１４、遅延器１１お
よび１２を含むディジタル・トーン発生回路が、並列に
接続される形で付加されており、これらの両ディジタル
・トーン発生回路より出力されるディジタル・トーン信
号が、加算器１５において加算され、出力信号１０２と
して出力されている。乗算係数ｋ、ｋ1 は、発生される
２重和音に対応するそれぞれの振幅であり、同じ振幅の
２重和音が発生される場合に限り固定値でもよい。ま
た、乗算係数ｂ1 、ｂ3 とｂ2 は、それぞれ前述の(2)
式に示されるｂ1 とｂ2 の値と同じであり、これらのの
ｂ1 とｂ3 は、それぞれが発生する２重和音の値に対応
している。
１の実施例と同一構成より成る加算器１、オーバーフロ
ー補償回路２、乗算器３、６および７、遅延器４および
５を含むディジタル・トーン発生回路に対して、第１の
実施例と同様に構成される加算器８、オーバーフロー補
償回路９、乗算器１０、１３および１４、遅延器１１お
よび１２を含むディジタル・トーン発生回路が、並列に
接続される形で付加されており、これらの両ディジタル
・トーン発生回路より出力されるディジタル・トーン信
号が、加算器１５において加算され、出力信号１０２と
して出力されている。乗算係数ｋ、ｋ1 は、発生される
２重和音に対応するそれぞれの振幅であり、同じ振幅の
２重和音が発生される場合に限り固定値でもよい。ま
た、乗算係数ｂ1 、ｂ3 とｂ2 は、それぞれ前述の(2)
式に示されるｂ1 とｂ2 の値と同じであり、これらのの
ｂ1 とｂ3 は、それぞれが発生する２重和音の値に対応
している。
【００１９】図２において、入力信号１０１としてイン
パルスを与えて、遅延・乗算・加算を繰返して行うこと
により、目的とする２重和音のディジタル・トーン信号
が、出力信号１０２として出力される。なお、同様な方
法により、３重以上の和音についても発生することが可
能である。
パルスを与えて、遅延・乗算・加算を繰返して行うこと
により、目的とする２重和音のディジタル・トーン信号
が、出力信号１０２として出力される。なお、同様な方
法により、３重以上の和音についても発生することが可
能である。
【００２０】
【発明の効果】以上説明したように、本発明は、オーバ
ーフロー補償回路を設けることにより、入力レベルを十
分に大きくすることができるため、常時フル振幅のトー
ン信号が得られ、これによりトーン信号の発生に必要な
係数メモリの容量を、従来例に比較して１／２程度まで
削減することができるという効果がある。
ーフロー補償回路を設けることにより、入力レベルを十
分に大きくすることができるため、常時フル振幅のトー
ン信号が得られ、これによりトーン信号の発生に必要な
係数メモリの容量を、従来例に比較して１／２程度まで
削減することができるという効果がある。
【００２１】また、有限語長の回路により当該ディジタ
ル・トーン発生回路を実現した場合に、オーバーフロー
補償回路による振幅レベルの補正が行われ、振幅が制限
されるために、長時間トーン信号を発振し続けても、当
該トーン信号の発振出力の振幅に変動が生じないという
効果がある。
ル・トーン発生回路を実現した場合に、オーバーフロー
補償回路による振幅レベルの補正が行われ、振幅が制限
されるために、長時間トーン信号を発振し続けても、当
該トーン信号の発振出力の振幅に変動が生じないという
効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
１、８、１５ 加算器 ２、９ オーバーフロー補償回路 ３、６、７、１０、１３、１４ 乗算回路 ４、５、１１、１２ 遅延器
Claims (2)
- 【請求項１】 単位円上に極を持つ伝達関数を有し、信
号入力に対応して少なくとも１個以上の周波数成分のシ
ングル・トーン信号を発生するディジタル・トーン発生
回路において、 所定の入力信号を受けて、第１および第２の乗算出力信
号と前記入力信号とを加算して出力する加算器と、 前記加算器の加算出力信号を入力し、当該加算出力信号
の振幅レベルを所定レベルに補正して出力するオーバー
フロー補償回路と、 前記オーバーフロー補償回路の出力信号を入力して、１
サンプル分の時間遅延を付与して出力する第１の遅延器
と、 前記第１の遅延器の出力信号を入力して、１サンプル分
の時間遅延を付与して出力する第２の遅延器と、 前記第１の遅延器の出力信号を入力し、第１の乗算係数
を乗じて前記第１の乗算出力信号として出力する第１の
乗算器と、 前記第２の遅延器の出力信号を入力し、第２の乗算係数
を乗じて前記第２の乗算出力信号として出力する第２の
乗算器と、 前記オーバーフロー補償回路の出力信号を入力して、第
３の乗算係数を乗じて出力する第３の乗算器と、 を備えることを特徴とするディジタル・トーン発生回
路。 - 【請求項２】 単位円上に極を持つ伝達関数を有し、信
号入力に対応して少なくとも１個以上の周波数成分のｎ
（２以上の整数）重和音のトーン信号を発生するディジ
タル・トーン発生回路において、 所定の入力信号を受けて、第１および第２の乗算出力信
号と前記入力信号とを加算して出力する加算器と、 前記加算器の加算出力信号を入力し、当該加算出力信号
の振幅レベルを所定レベルに補正して出力するオーバー
フロー補償回路と、 前記オーバーフロー補償回路の出力信号を入力して、１
サンプル分の時間遅延を付与して出力する第１の遅延器
と、 前記第１の遅延器の出力信号を入力して、１サンプル分
の時間遅延を付与して出力する第２の遅延器と、 前記第１の遅延器の出力信号を入力し、第１の乗算係数
を乗じて前記第１の乗算出力信号として出力する第１の
乗算器と、 前記第２の遅延器の出力信号を入力し、第２の乗算係数
を乗じて前記第２の乗算出力信号として出力する第２の
乗算器と、 前記オーバーフロー補償回路の出力信号を入力して、第
３の乗算係数を乗じて出力する第３の乗算器と、 を基本構成とするｎ個のディジタル・トーン発生回路を
並列接続し、同一入力信号に対応して、当該ｎ個のディ
ジタル・トーン発生回路より出力されるトーン信号を加
算してｎ重和音のトーン信号を出力することを特徴とす
るディジタル・トーン発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23323192A JPH0686337A (ja) | 1992-09-01 | 1992-09-01 | ディジタル・トーン発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23323192A JPH0686337A (ja) | 1992-09-01 | 1992-09-01 | ディジタル・トーン発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0686337A true JPH0686337A (ja) | 1994-03-25 |
Family
ID=16951814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23323192A Pending JPH0686337A (ja) | 1992-09-01 | 1992-09-01 | ディジタル・トーン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0686337A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61261949A (ja) * | 1985-05-15 | 1986-11-20 | Rohm Co Ltd | 選択信号発生回路 |
| JPS623516A (ja) * | 1985-06-29 | 1987-01-09 | Sony Corp | デコーダ装置 |
| JPH04223741A (ja) * | 1990-12-26 | 1992-08-13 | Oki Electric Ind Co Ltd | プッシュボタン信号発生回路 |
-
1992
- 1992-09-01 JP JP23323192A patent/JPH0686337A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61261949A (ja) * | 1985-05-15 | 1986-11-20 | Rohm Co Ltd | 選択信号発生回路 |
| JPS623516A (ja) * | 1985-06-29 | 1987-01-09 | Sony Corp | デコーダ装置 |
| JPH04223741A (ja) * | 1990-12-26 | 1992-08-13 | Oki Electric Ind Co Ltd | プッシュボタン信号発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007095A (en) | System for synthesizing speech having fluctuation | |
| US4829463A (en) | Programmed time-changing coefficient digital filter | |
| JPS6190514A (ja) | 楽音信号処理装置 | |
| JP2580774B2 (ja) | 楽音合成装置 | |
| US5367120A (en) | Musical tone signal forming device for a stringed musical instrument | |
| US5701393A (en) | System and method for real time sinusoidal signal generation using waveguide resonance oscillators | |
| US5541597A (en) | Digital/analog converter for compensation of DC offset | |
| JPH0686337A (ja) | ディジタル・トーン発生回路 | |
| KR930012023B1 (ko) | 평탄한 엔벨로프 특성을 갖는 bpsk 변조회로 | |
| JP3478901B2 (ja) | 周波数シンセサイザ装置 | |
| JP3273885B2 (ja) | ディジタル位相変調器 | |
| JPH11161275A (ja) | 可変遅延装置および方法 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP3579640B2 (ja) | 音響特性制御装置 | |
| JP3743625B2 (ja) | 可変遅延装置 | |
| US6405230B1 (en) | Digital filter | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JP3566613B2 (ja) | トーンジェネレータ及びデジタルトーン生成方法 | |
| JPH04302511A (ja) | サイン波形発生器 | |
| JPH0221714A (ja) | 標本化周波数変換装置 | |
| JPS62172809A (ja) | デジタルフイルタ | |
| KR970009443B1 (ko) | 음원 집적회로 | |
| JPH0338902A (ja) | ディジタル正弦波関数系列発生回路 | |
| JPH09162784A (ja) | ロールオフフィルタ | |
| EP0906610A1 (en) | Non-linear tone generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980916 |