KR930012023B1

KR930012023B1 - 평탄한 엔벨로프 특성을 갖는 bpsk 변조회로

Info

Publication number: KR930012023B1
Application number: KR1019910001299A
Authority: KR
Inventors: 천병진
Original assignee: 삼성전관 주식회사; 강진구
Priority date: 1991-01-25
Filing date: 1991-01-25
Publication date: 1993-12-23
Also published as: US5214396A; KR920015693A; JPH04311128A; JPH0813048B2

Abstract

내용 없음.

Description

평탄한 엔벨로프 특성을 갖는 BPSK 변조회로

제1도는 종래의 회로도.

제2도는 제1도의 각부 파형도.

제3도는 제1도의 주파수 스팩트럼도.

제4도는 본 발명에 따른 회로도.

제5도는 제4도의 각부 파형도

* 도면의 주요부분에 대한 부호의 설명

1110 : 클럭발진기 1120 : 데이터 발생수단

1230 : 데이터 변환수단 1121 : 제1분주수단

1122 : 랜덤 데이터 발생기 1140 : 인페이즈신호성분 생성수단

1141 : S/P(Serial/Parallel)변환수단 1142 : 제1중첩수단,

1143 : 제1노이즈 제거수단 1150 : 쿼드페이즈신호성분 생성수단

1151 : 베타적 논리합수단 1152 : 제2분주수단

1153 : 규칙반전수단 1154 : 제2중첩수단

1155 : 제노이즈 제거수단 1160 : 반송파 발진기

1170 : 변조수단 1171 : 위상천이기

1172 : 제1변조기 1173 : 제2변조기

1174 : 가산기 1180 : 증폭기

본 발명은 디지털 통신 시스템에서 BPSK(Biphase Shift Keying)변조회로에 관한 것으로 특히 랜덤(Random)한 디지털 데이터를 인-페이즈(in-phase) 신호성분과 쿼드-페이즈(quad-phase)신호성분으로 만든 뒤 각각 위상이 90°서로 차이나는 반송파로 변조하고 서로 더함으로서 변조된 신호가 평탄한 엔벨로프 특성을 갖도록 하는 회로에 관한 것이다.

제1도는 종래의 회로도로서, 시스템 클럭(a)이 입력되는 시스템 클럭 입력단(100)과, 상기 시스템 클럭 입력단((100)의 시스템 클럭(a)을 받아 분주한 후 그에 동기하여 랜덤한 데이터를 출력하는 데이터 발생수단(10)과, 상기 데이터 발생수단(10)의 출력을 받아 상기 시스템 클럭(a)에 동기시켜 계산형태의 인페이즈 신호 성분과 쿼드페이즈 신호 성분으로 분할하여 각각 출력하는 데이터 변환수단(20)과, 반송파 신호를 생성 출력하는 반송파 발진기(170)와, 상기 데이터 변환수단(20)의 인페이즈 신호 성분 및 쿼드페이즈신호 성분과 상기 반송파 발진기(170)의 반송파 신호를 받아 인페이즈 신호 성분은 상기 반송파로 더블 발란스드(Double banlanced) 변조하고 쿼드페이즈 신호 성분은 상기 반송파를 90°위상천이한 신호를 싱글발란스드 변조하여 서로 더함으로서 평탄한 엔벨로프 특성을 갖는 위상변조를 하는 변조수단(30)과, 상기 변조 수단(30)의 출력을 C급으로 증폭시켜 출력하는 증폭기(220)와, 상기 증폭기(220)의 출력을 받아 공중에 전파하는 안테나(ANT)로 구성한다.

상기 데이터 발생수단(10)은, 상기 시스템 클럭(a)을 받아 소정 분주비로 분주하는 분주기(110)와, 상기 분주기(110)의 출력을 받아 랜덤한 디지털 데이터를 발생 출력하는 랜덤 데이터 발생기(120)로 구성한다.

상기 데이터 변환수단(20)은, 랜덤 데이터 발생기(120)의 출력을 직렬로 받아 상기 시스템 클릭에 의해 각각 소정 시간만큼 소정회 순차적으로 지연시켜 각단의 출력을 병렬로 일시에 출력시키는 쉬프트 레지스터(130)와, 상기 쉬프트 레지스터(130)의 병렬 출력을 받아 각각의 출력에 소정의 가중치를 곱한 후 모두 더하여 인페이즈 신호 성분을 만드는 제1저항 에러이(140)와, 상기 쉬프트 레지스터(130)의 병렬 출력을 받아 1개의 출력단을 Dj라 할 때 Dj와 D_(x-j+1)[N은 쉬프트 레지스트(130)의 병렬 출력단수, j=1,2,....N/2]를 서로 배타적으로 논리합하여 출력하는 게이트어레이(150)와, 상기 게이트어레이(15)의 출력을 받아 각각에 소정의 가중치를 곱한후 모두 더하여 쿼드페이즈 신호 성분을 만드는 제2저항 어레이(160)으로 구성한다.

상기 변조수단(30)은, 소정 반송파를 발진 출력하는 반송파 발진기(170)와, 인페이즈 신호 성분을 받아 상기 반송파 발진기(170)의 출력으로 더블 발란스드 변조하는 제1곱셈기(180)와, 상기 반송파 발진기(170)의 출력을 90°위상 쉬프트하여 출력하는 위상 쉬프트기(190)와, 쿼드페이즈 신호 성분을 받아 상기 위상 쉬프트기(190)의 출력으로 싱글 발란스드 변조하는 제2기곱셈기(200)와, 상기 제1,2곱셈기(180,200)의 출력을 받아 더하여 출력하는 덧셈기(210)로 구성한다.

그리고 상기 제1,2저항 어레이(140,160)는 저항(R1-R14)으로 구성하고, 상기 게이트 어레이(150)는 엑스클루시브오아 게이트(G1-G4)로 구성한다.

제2도는 상기 제1도의 각부 파형도로서, a)는 시스템 클럭이고, b)는 랜덤 데이터 발생기(120)의 출력이며, c)는 시스템 클럭(a)을 분주기(110)에서 분주한 파형이며, d-k)는 상기 b)를 상기 시스템 클럭(a)에 따라 쉬프트 레지스터(130)에서 쉬프트하여 출력한 파형이며, l)는 제1저항 어레이(140)의 출력으로서 상기 쉬프트 레지스터(130)의 출력(d-k)을 제1저항 어레이(140)에 의해 가중치를 곱한후 더한 인페이즈 데이터 파형이며, m)은 상기 d)와 k)를 배타적으로 논리합한 파형이며, n)은 상기 e)와 j)를 배타적 논리합한 파형이며, o)은 상기 f)와 i)를 배타적 논리합한 파형이며,p)은 상기 g)와 h)를 배타적 논리합한 파형이며,q)는 상기 m)-%p)를 제2저항 어레이(160)에 의해 가중치를 곱한 후 더한 쿼드페이즈 데이터 파형이며, r)은 상기 l)을 반송파와 곱한 파형이며,s)은 상기 q)를, 상기 위상 쉬프트기(190)가 상기 반송파 신호를 90°위상 쉬프트한 신호와 곱한 파형이며, t)은 상기 r)와 s)를 더한 파형으로서 변조 출력이다.

상기한 구성에 의거 종래기술을 상세히 설명한다.

먼저 시스템 클릭(a)이 시스템 클럭 입력단(100)을 통해 테이타 발생수단(10)의 분주기(110)에 입력되면 분주기(110)는 상기 시스템 클럭을 제2도의 c)와 같이 소정의 분주비로 분주한다. 이때 랜덤 데이터 발생기(120)는 상기 분주기의 출력(c)을 받아 상기 제2도의 b)와 같이 랜덤 디지털 데이터를 발생시켜 출력한다.

한편 데이터 변환수단(20)의 쉬프트 레지스터(130)는 상기 시스템 클럭(a)을 받아 상기 랜덤 데이터 발생기(120)의 출력(b)을 입력단(Di)으로 받아 쉬프트하여 출력단(D0-D7)으로 제2도의 (d-k)와 같이 출력한다.

이때 상기 출력단(D0-D7)중 출력단(D0)은 상기 랜덤 데이터 발생기(120)의 출력(b)을 한번 지연한 신호이고, 출력단(D1)은 상기 출력단(D0)의 출력을 내부적으로 한번 지연한 것이며,출력단(D2)은 상기 출력단(D1)의 출력을 내부적으로 한번 지연한 것이다.

출력단(D3-D7) 역시 상기 출력단(D0-D2)과 같은 관계를 가지고 내부적으로 1회씩 지연한 것이다. 결국 상기 출력단(D7)의 출력은 상기 랜덤 데이터 발생기(120)의 출력(b)을 8회 지연한 셈이 된다. 그리고 상기 출력단(D0-D7)의 출력 타이밍은 상기 시스템 클릭(a)에 동기되며 모두 일시에 출력된다.

이때 제1저항 어레이(140)는 상기 쉬프트 레지스터(130)의 출력을 받아 각각의 출력에 저항(R1-R9)을 이용한 적당한 가중치를 주어 곱한후 모두 더함으로써, 제4도의 l)와 같은 인페이즈 신호 성분을 만들고, 게이트 어레이(150)와 제2저항 어레이(160)는 쉬프트 레지스터(130)의 출력을 받아, 각 출력단 Di에 대해 D_N-j+1(N은 쉬프트 레지스터(130)의 병렬 출력 단수, j= 1,2,....M/2)와 Dj를 서로 배타적 논리합연산을 한후, 각 출력 저항(R0-R14)를 이용 소정의 가중치를 주어 곱한 후 모두 더하여 제4도의 q)와 같은 쿼드페이즈 신호 성분을 만든다.

여기서 인페이즈 신호를 I(t),쿼드페이즈 신호를 Q(t)라고 했을 때 변조후 평탄한 엔벨로프 특성을 가지기 위해서는 [I(t)]²+[Q(t)]²=C(C는 상수)인 관계가 있어야 하는데, 이관계를 유지하도록 제1 및 제2저항 어레이(140,160)의 저항값을 각각 계산 및 조정할 수 있다.

반송파 발진기(170)는 반송파를 생성 출력하며, 변조수단(30)의 제1곱셈기(180)는 상기 제1저항 어레이(140)의 출력(l)과 상기 반송파를 더불발란스 변조(Double balance dmodulation)방식으로 곱하여 상기 제2도의 r)와 같은 신호를 만든다.

또한 제2곱셈기(200)는 상기 위상 쉬프트(190)의 출력과 상기 제2저항 어레이의 출력(q)을 싱글발란스드 변조(Single balanced modulation)방식으로 곱하여 상기 제2도의 s)와 같은 파형을 만들어 낸다.

이때 덧셈기(210)는 상기 제1곱셈기(180)와 상기 제2곱셈기(200)의 출력(r,s)을 더하여 출력하므로서 상기 제2도의 t)와 같이 평탄한 엔벨로프 특성을 갖는 BPSK 변조된 신호를 얻을 수가 있다. 그리고 상기 제2도의 t)와 같이 평탄한 엔벨로프 특성으로 갖는 신호는 증폭기 (220)에서 C급으로 증폭하더라도 충실하게 증폭되므로 안테나(ANT)를 통해 전파할 때 수신측에서는 양질의 데이터를 수신할 수가 있다.

그런데 상기 제2곱셈기(200)는 반송파에 대해서는 발란스가 맞으나 데이터에 대해서는 발란스가 맞지 않는 싱글 발란스드 변조기이므로, 상기 제2도의 q와 같이 적류성분이 0(영)이 아닌 데이터를 입력하면 출력을 개리어 주파수 성분과 그 주이로 하모닉 성분을 갖게 되며, 이를 스펙트럼 아날라이저로 보면 제3도와 같은 스파이크가 발생한다. 이는 송신시 에너지의 손실 및 타주파수 대역에 장애를 일으킬 수 있는 단점이 된다.

따라서 본 발명의 목적은 BPSK 변조시 그 출력주파수 스팩트럼상에 나타나는 스파이크를 없애는 회로를 제공함에 있다.

본 발명의 또다른 목적은 평탄한 엔벨로프 특성을 갖는 디지털 변조회를 제공함에 있다.

본 발명의 또다른 목적은 BPSK 변조시 데이터의 위상천이 지점을 포함한 모든 신호의 레벨을 균일하게 함으로써 평탄한 엔벨로프 특성으로 갖도록 하여 전력증폭시 위상천이 지점에서의 왜곡을 방지할 수 있는 회로를 제공함에 있다.

이하 첨부한 도면을 참조로 본 발명을 상세히 설명한다.

제4도는 본 발명에 따른 회로도로서, 시스템 클럭을 발생하는 클럭발진기(1110)와, 상기 클럭발진기(1110)의 시스템 클럭을 받아 분주한 뒤 그에 동기하여 랜덤한 랜덤 디지털 데이터를 발생 출력하는 데이터 발생수단(1120)과, 상기 랜덤 디지털 데이터를 받아 직렬 순차 쉬프트한 후 그 쉬프트한 데이터를 병렬로 얻어 그에 소정 가중치를 주어 중첩하므로서 인페이즈신호 성분을 생성하고 상기 쉬프트한 데이터와 상기 랜덤 데이터를 분주한 신호를 조합하여 쿼드페이즈 신호 성분을 생성하는 데이터 변환수단(1130)과, 반송파 신호를 발진하는 반송파 발진기(1160)와, 상기 데이터 변환수단(1130)의 인페이즈 신호 성분과 쿼드페이즈 신호 성분을 받아 인페이즈 신호 성분은 상기 반송파로 변조하고 상기 쿼드페이즈 신호 성분은 상기 반송파를 90° 위상천이한 신호로 변조한 후 두 신호를 더하므로서 평탄한 엔벨로프 특성을 갖도록 위상변조하는 변조수단(1170)과, 상기 변조수단(1170)이 변조한 신호를 받아 C급으로 증폭하는 증폭기(1180)와, 상기 증폭기(1180)의 출력을 공중에 전파하는 안테나(ANT)로 구성한다.

상술한 구성에서 상기 데이터 발생수단(1120)은, 시스템 클럭을 소정분주비로 분주하는 제1분주수단(1121)과, 상기 제1분주수단(1121)에서 분주한 시스템 클럭을 받아 동기되어 랜덤한 디지털 데이터를 발생 출력하는 랜덤 데이터발생기(1122)로 구성한다.

상기 데이터 변환수단(1130)은 시스템 클럭과 데이터 발생수단(1120)의 랜덤 데이터를 받아 시스템 클릭에 동기하여 데이터를 시스템 클럭에 따라 직렬 순차 쉬프트함과 동시에 병렬 출력한 후 각각에 소정 가중치를 주어 중첩함으로서 인페이즈 신호성분을 생성하는 인페이즈 신호 성분 생성수단(1140)과, 상기 인페이즈 신호 성분 생성수단(1140)에서 랜덤 데이터를 직렬 순차 쉬프트함과 동시 각단이 일시에 병렬출력할 때 Dj단(단,j=1,2,3,....N/2이고 N=출력단자의 수로서 짝수)과 D_N-j+1단의 출력을 배타적으로 논리합하고, 그들과 상기 랜덤 데이터를 제2분주수단(1152)에 의해 소정 분주비로 분주하여 서로 위상이 상반된 두 분주출력을 만든 후 그 중 한 신호를 공통으로 배타적으로 논리합한 뒤 그들과 상기 두 분주신호중 나머지 분주신호에 소정 가중치를 주어 중첩하므로서 직류성분이 없는 쿼드페이즈 신호 성분을 생성하는 쿼드페이즈신호 생성수잔(1150)으로 구성한다.

상기 변조수단(1170)은, 반송파를 받아 90°위상천이하여 출력하는 위상천이기(1171)와, 데이터 변환수단(1130)의 인페이즈 신호 성분을 받아 상기 반송파로 변조하는 제1변조기(1172)와, 상기 데이터 변환수단(1130)의 쿼드페이즈 신호 성분을 받아 상기 위상천이기(1171)가 90°위상천이한 반송파로 변조하는 제2변조기(1173)와, 상기 제1,2변조기(1172,1173)의 변조출력을 더하여 출력하는 덧셈기(1174)로 구성한다.

상기 인페이즈 신호 성분 생성수단(1140)은 시스템 클럭을 받아 그에 동기해서 데이터 발생수단(1120)의 랜덤 데이터를 받아 그를 Dj단(단,j=1,2,3,....N, N=0이 아닌 짝수)으로 시스템 클럭에 동기해서 단계적으로 직렬 쉬프트하며 단 그 값들은 시스템 클럭에 동기해서 병렬로 일시 출력하는 S/P 변환수단 (1141)과,S/P 변환수단 (1141)의 출력에 각각 소정 가중치들을 주어 중첩함으로서 인페이즈 신호 성분을 생성 출력하는 제1충첩수단(1142)과, 상기 제1중첩수단(1142)의 출력단과 접지 사이에 접속하여 상기 중첩수단(1142)의 출력에 포함되는 고주파 노이즈를 제거하는 제1노이즈 제거수단(1143)으로 구성한다.

상기 쿼드페이즈 신호 성분 생성수단(1150)은, 인페이즈 신호 성분 생성수단(1140)중 S/P 변환수단 (1141)의 출력에서 D_N-j+1단(단,j=1,2,3,....N/2)의 출력을 각각 배타적으로 논리합하여 출력하는 배타논리합수단(1151)과, 데이터 발생수단(1120)의 랜덤 데이터를 받아 소정 분주비로 분주하여 서로 반전된 상태로 된 제1,2분주신호를 출력하는 제2분주수단(1152)과, 상기 제분주수단(1152)의 제1분주신호를 공통으로 하여 상기 배타논리합수단(1151)의 출력과 각각 배타적으로 논리합하므로서 상기 배타논리합수단(1151)의 출력을 상기 제1분주신호의 상태에서 동기하여 규칙적으로 반전시키는 규칙반전수단(1153)과 상기 규칙반전(1153)의 출력과 상기 제2분주수단(1152)의 제2분주신호에 각각 적당한 가중치를 주어 중첩함으로서 직류 성분이 제거된 쿼드페이즈 신호 성분을 생성 출력하는 제2중첩수단(1154)과, 상기 제2중첩수단(1154)의 출력단과 접지 사이에 접속하여 상기 제2중첩수단(1154)의 출력에 포함된 고주파 성분을 제거하는 제2노이즈 제거수단(1155)으로 구성한다.

제5도는 제4도의 각부 파형도로서, 1)은 클럭발생기(1110)의 출력으로 시스템 클럭이고, 2)는 제1분주수단(1121)이 상기 시스템 클럭(1)을 분주한 신호이며, 3)은 제1분주수단(1121)의 출력(2)에 동기해서 랜덤 데이터 발생기(1122)가 발생 출력하는 랜덤 디지털 데이터이다.

4) -11)은 상기 랜덤 데이터 발생기(1122)의 출력을 S/P변환수단(1141)이 직렬 순차 쉬프트하여 각단에서 병렬 일시 출력하는 신호이며, 12)는 제1충첩수단(1142)이 상기 S/P변환수단(1141)의 출력을 각각 가중치를 곱하여 중첩하므로서 생성한 인페이즈신호이다.

13)-16)은 배타논리합수단(1151)이 상기 S/P변환수단(1141)의 병렬 출력중 Dj단과, D_N-j+1단의 출력(단,j=1,2,3,....N/2)을 배타적으로 논리합한 신호들이고, 17)은 제2분주수단(1152)이 상기 랜덤 데이터 발생기(1122)의 랜덤 데이터를 분주한 제1분주신호이며, 18)-121)은 규칙반전수단(1152)의 제1분주신호(17)을 공통으로 상기 배타논리합수단(1151)의 출력을 각각 배타적으로 논리합한 신호들이다.

22)는 상기 제2분주수단(1152)의 제2분주신호이며, 23)은 제2중첩수단(1154)이 상기 규칙반전수단(1153)의 출력(18-21)에 각각 가중치를 주고 그와 상기 제2분주신호(22)에 가중치를 주어 중첩하므로서 생성된 쿼드페이즈신호 성분이다.

24)는 제1변조기(1172)가 상기 인페이즈신호 성분(12)을 반송파 발진기(1160)의 출력인 반송파로 변조한 신호이고, 25)는 상기 쿼드페이즈신호 성분(23)을 상기 반송파를 90°만큼 위상천이한 신호로 변호한 신호이다.

26)은 덧셈기(1174)가 상기 제1,2변조기(1172,1173)의 변조출력 (24,25)을 더한 신호로서 평탄한 엔벨로프특성을 갖도록 위상변조한 신호이다.

이하 상술한 구성에 의거 본 발명의 일 실시예를 상세히 설명한다.

데이터 발생수단(1120)에서 시스템 클럭(1)을 받아 분주한 후 그에 동기하여 랜덤 디지털 데이터(3)를 발생하면, 데이터 변환수단(1130)은 그를 받아 S/P변환수단(1141)에서 시스템 클럭(1)에 동기하여 D1단에서 D8단까지 직렬 순차 쉬프트하고 그들을 역시 시스템 클럭에 동기시켜 병렬출력하므로서 병렬 데이터(4-11)로 변환시킨다.

이때 상기 병렬데이터(4-11)을 제1중첩수단(1142)에서 저항(R10-R18)을 이용 각각에 가중치를 주어 중첩하므로서 인페이즈신호 성분(12)를 생성한다.

이때 상기 1중첩수단(1142)의 저항(R11-R18) 콘덕턴스는 각각 G11=1/R11, G12=1/R12,..., G18=1/R18이 되는데 상기 S/P변환수단(1141)의 출력은 각각 다음 식과 같은 가중치 X11=G11/(G11+ ... +G18), X12=G12/(G11+ ... +G18), .... , X18=G18/(G11+ ... +G18)를 가지면서 인페이즈 데이터로 합쳐진다.

그리고 상기 인페이즈 데이터의 파형이 오르막과 내리막에서 같은 경사를 갖기 위해 X11=X18=X1, X12=X17=X2, X13=X16=X3, X14=X15=X4가 되도록 R11=R18, R12=R17, R13=R16, R14=R15가 되게 한다.

상기 인페이즈 신호 성분(12)은 계단모양을 갖게 되는데, 계단모양에서 발생할수 있는 고주파 노이트 제1노이즈제고수단(C10)에서 제거된다.

한편 배타논리합수단(1151)은 상기 S/P변환수단(1141)의 출력신호(4-11)중 Dj단과, D_N-j+1단의 출력단(단,j=1,2,3,4)을 각각 배타적 논리합하여 (13-16)신호를 생성출력한다.

그리고 상기 (13-16)신호는 제2분주수단(1152)에서 생성한 제1분주신호(17)와 각각 규칙반전수단(1153)에서 배타적으로 논리합되며 규칙 반전수단(1153)의 각 출력(13-16)과 제2분주수단(1152)에서 생성된 제2분주신호(22)는 제2중첩수단(1154)에서 저항(R20-R28)을 이용 각각에 가중치를 주어 중첩하게 되면 결국 쿼드 페이즈 신호(23)가 만들어진다.

이것이 바로 본 발명의 핵심이며, 이렇게 함으로 인해 종래에 발생하던 쿼드페이즈 신호 성분중의 직류성분을 제거할 수가 있고, 이로인해 주파수 스팩트럼 상에서 발생하던 스파이크를 없앨 수가 있다.

상기 중첩수단(1154)의 저항(R20-R28)에 대해 콘덕턴스 값은 각각 각각 G21=1/R21, G22=1/R22,..., G28=1/R28이 되는데 상기 중첩수단(1154)이 상기 규칙반전수단(1153)의 출력(18-21)과 제2분주신호(22)에 주는 가중치를 Y21-Y28이라 할 때 가중치는 Y21-Y24=(G21+G22+23+G24)/(G21+G22+G23....+G28)이고, Y25=G25/(G21+G22+G23....+G28), Y26=G26/(G21+G22+G23....+G28), ... Y28=G28/(G21+G22+G23....+G28)이다.

또 파형의 정확한 합성을 위해 R21+R22+R23+R24=R25+R26+R27+R28이 되어야 하며, R21,R22,R23,R24 대신 R21+R22+R23+R24와 같은 값을 갖는 단일 저항을 사용하여도 무방하다.

상기 데이터 변환수단(1130)의 인페이즈신호 성분과 쿼드페이지신호 성분은 변조수단(1170)에 입력되며, 상기 변조수단(1170)중 제1,2변조기(1172,1173)의 출력을 더함으로서 최종적으로 평탄한 엔벨로프 특성을 갖는 BPSK 변조를 완료하게 된다.

상술한 동작에서 최종출력이 평탄한 엔벨로프특성으로 갖기 위해서는 가중치함수인 인터페이스신호 I(t)와, 코드페이저신호Q(t)가 I²(t)+Q²(t)=C(여기서 C는 상수)의 관계가 성립하도록 저장값을 조정한다.

상기한 바와같이 본 발명은 BPSK 변조시 평탄한 엔벨로프 특성을 갖기 때문에 최종 전력증폭시 C급으로 증폭하더라도 제로그로싱부분에서 데이터 에로가 발생하지 않으며, 캐리어 주파수 주위에 하모닉 성분이 존재하지 않으므로 송신시 전력낭비를 막을 수 있으며, 타 주파수 대역에 장애를 주지 않는 장점이 있다.

Claims

위상변조회로에 있어서 소정 시스템 클릭을 발생하는 클럭발진기(1110)와, 상기 클럭발진기(1110)의 시스템 클럭을 입력받아 소정 분주비로 분주한 후, 분주된 클럭에 동기되어 랜덤 디지털 데이터를 생성출력하는 데이터 발생수단(1120)과, 상기 랜덤 디지털 데이터를 입력받으며, 상기 클럭발진기(1110)의 시스템 클럭에 동기되어 직렬 순차 쉬프트하고 쉬프트데이터를 병렬출력하고, 상기 각각의 쉬프트데이터에 소정 가중치를 주어 중첩된 인페이즈신호 성분을 생성출력하며, 상기 쉬프트한 데이터와 상기 랜덤 데이터를 분주한 신호를 조합하여 직류성분이 없는 쿼드페이즈신호 성분을 생성출력하는 데이터 변환수단을 (1130)과 반송파 신호를 발진하는 반송파 발진기(1160)와, 상기 데이터 변환수단(1130)의 인페이즈신호 성분 및 쿼드페이즈신호 성분을 입력받으며, 상기 인페이즈신호 성분을 상기 반송파를 입력받아 변조하고 상기 쿼드페이즈신호 성분을 상기 반송파를 위상천이한 신호로서 변조한후 상기 두 신호를 서로 더함으로써 평탄한 엔벨로프 특성을 갖도록 위상변조하는 변조수단(1170)으로 구성함을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제1항에 있어서, 상기 변조수단(1170)의 변조출력을 전력 증폭하는 증폭기(1180)을 더 부가함을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제 1항에 있어서, 상기 데이터 발생수단(1120)이 시스템 클럭을 소정분주비로 분주하여 출력하는 제1분주수단(1121)과, 상기 제1분주수단(1121)의 분주된 시스템클럭을 입력받아 그에 동기하여 랜덤한 디지털 데이터를 생성출력하는 랜덤 데이터 발생기(1122)로 구성함으로 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제1항에 있어서, 상기 데이터 변환수단(1130)이, 상기 시스템 클럭과 데이터 발생수단(1120)의 랜덤 데이터를 입력받으며, 상기 시스템 클럭에 동기되어 랜덤 데이터를 직렬 순차 쉬프트출력하고, 상기 쉬프트 출력을 각각 상기 시스템클럭에 대응하여 병력출력하며, 상기쉬프트출력을 각각 상기 시스템클럭에 대응하여 병렬출력하며, 상기 병렬 출력에 각각 소정 가중치를 주어 중첩된 인페이즈신호 성분을 생성출력하는 인페이즈신호 성분생성수단(1140)과 상기 인페리즈신호 성분생성수단의 쉬프트출력을 입력받아 배타적 논리합하여 출력하며 상기 랜덤데이터를 입력받아 소정분주하여 서로 위상이 상반된 두 분주출력으로 출력하고, 상기 분주출력중 어느하나와 상기 배타적논리합한 출력을 배타적 논리합하여 출력하며, 사이 분주출력중 나머지와 상기 배타적 논리합한 출력에 소정 가중치를 주어 직류성분이 없는 쿼드페이즈신호 성분을 생성출력하는 쿼드페이즈신호 생성수단(1150)으로 구성함으로 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제1항에 있어서, 상기 변조수단(1170)이 반송파를 받아 위상천이하여 출력하는 위상천이(1171)와, 데이터 변환수단(1130)의 인페이즈신호 성분을 받아 상기 반송파로 변조하는 제1변조기(1172)와 상기 데이터변환수단(1130)의 쿼드페이즈신호 성분을 받아 상기 위상천이기(1171)의 위상천이한 반송파로 변조하는 제2변조기(1173)와, 상기 제1,2변조기(1172,1173)의 변조출력을 더하여 출력하는 덧셈기(1174)로 구성함을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제 4항에 있어서, 상기 인페이즈신호성분 생성수단(1140)이 상기 클럭발진기의 시스템 클럭과 상기 랜덤 데이터를 입력받으며, 상기 시스템 클럭에 동기되어 랜덤데이터를 Dj단(단,j=1,2,3,....N, N=0이 아닌 짝수)단까지 순차적 직렬 쉬프트한후, 상기 각Dj단의 출력값들을 상기 시스템 클럭에 동기해서 병렬로 출력하여, 상기 랜덤 데이터를 병렬신호로 변환출력하는 S/P변환수단(1140)과, 상기 S/P변환수단(1141)의 출력에 각각 소정 가중치를 주어 중첩하므로서 인페이즈신호 성분을 생성출력하는 제1중첩수단(1142)과,상기 제1중첩수단(1142)의 출력단과 접지 사이에 접속하여 상기 중첩수단(1142)의 출력에 포함되는 고주파 노이즈를 제거하는 제1노이즈 제거수단(1143)으로 구성함을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제6항에 있어서 상기 쿼드페이즈신호 성분 생성수단(1150)이 상기 S/P변환수단(1141)의 출력중 Dj단과, D_N-j+1단(단,j=1,2,3,...N/2)의 출력을 각각 배타적 논리합하여 출력하는 배타논리합수단(1151)과, 상기 데이터 발생수단(1120)의 상기 랜덤 데이터를 입력받아 소정 분주비로 분주하여 서로 반전된 상태의 제1,2분주신호를 출력하는 제2분주수단(1142)과, 상기 제2분주수단(1152)의 제1분주신호를 공통으로 하여 상기 배타논리합수단(1151)의 출력과 다시 배타적으로 논리합하여 출력하는 규칙반전수단(1153)과, 상기 규칙반전수단(1153)의 출력과 상기 제2분주수단(1152)의 제2분주신호에 각각 적당한 가중치를 주어 중첩함으로서 직류성분이 제거된 쿼드페이즈신호 성분을 생성 출력하는 제2중첩수단(1154)과, 상기 제2중첩수단(1154)의 출력단과 접지 사이에 접속하여 상기 제2중첩수단(1154)의 출력에 포함된 고주파 성분을 제거하는 제2노이즈 제거수단(1155)으로 구성함을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제2항에 있어서 상기 증폭기(1180)가 C급 전력 증폭기임을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.
제5항에 있어서, 상기 위상천이기(1171)가 90°천이위상량을 갖는 위상천이기임을 특징으로 하는 평탄한 엔벨로프 특성을 갖는 BPSK변조회로.