JPH0685876A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH0685876A JPH0685876A JP4238325A JP23832592A JPH0685876A JP H0685876 A JPH0685876 A JP H0685876A JP 4238325 A JP4238325 A JP 4238325A JP 23832592 A JP23832592 A JP 23832592A JP H0685876 A JPH0685876 A JP H0685876A
- Authority
- JP
- Japan
- Prior art keywords
- time
- line
- frame
- response
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 応答監視タイマのタイムアウト時間を、回線
の速度に応じた適正な値に設定することができる通信制
御装置を提供する。 【構成】 ＭＰＵ１はリセット信号が入力されると、周
期検出部５へのイネーブル信号をオンとし、周期検出部
５のカウント動作を開始させる。一定時間内のカウント
値が、ＭＰＵ１に送られ、このカウント値から、送信信
号エレメントタイミングの周期が算出される。算出され
た周期に、コマンドフレームおよびレスポンスフレーム
の回線上での最大ビット数を乗じることによって、回線
への送信時間を決定する。この送信時間に、回線ディレ
イ時間および受信処理時間を加算し、さらにマージンを
追加することによって、応答監視タイマのタイムアウト
時間を決定する。この時間は、一定値ではなく、検出さ
れた周期に応じて変化する。
の速度に応じた適正な値に設定することができる通信制
御装置を提供する。 【構成】 ＭＰＵ１はリセット信号が入力されると、周
期検出部５へのイネーブル信号をオンとし、周期検出部
５のカウント動作を開始させる。一定時間内のカウント
値が、ＭＰＵ１に送られ、このカウント値から、送信信
号エレメントタイミングの周期が算出される。算出され
た周期に、コマンドフレームおよびレスポンスフレーム
の回線上での最大ビット数を乗じることによって、回線
への送信時間を決定する。この送信時間に、回線ディレ
イ時間および受信処理時間を加算し、さらにマージンを
追加することによって、応答監視タイマのタイムアウト
時間を決定する。この時間は、一定値ではなく、検出さ
れた周期に応じて変化する。
Description
【０００１】
【産業上の利用分野】本発明は、通信制御装置に関し、
特にフレーム化したデータを送信し、受信側からの応答
によってこのデータが正しく受信側に届いたことを確認
する応答監視機能を有する通信制御装置に関する。
特にフレーム化したデータを送信し、受信側からの応答
によってこのデータが正しく受信側に届いたことを確認
する応答監視機能を有する通信制御装置に関する。
【０００２】
【従来の技術】通信制御装置の動作は、通信手順を決め
る通信手順タスクと、回線との間で送受信を行なう回線
ハンドラとに分けられ、これらが並列に動作することに
よって通信制御手順を実行している。
る通信手順タスクと、回線との間で送受信を行なう回線
ハンドラとに分けられ、これらが並列に動作することに
よって通信制御手順を実行している。
【０００３】フレームを送信するときは、通信手順タス
クにより回線ハンドラに対して送信要求信号が出力さ
れ、回線ハンドラはこれを受けて送信バッファから回線
へ送信を開始する。回線からフレームを受信するとき
は、回線ハンドラは受信バッファに１フレーム受信後、
通信手順タスクに受信割り込み信号を出力する。通信手
順タスクは、コマンドフレームを送信要求した後に起動
し、レスポンスフレームを受信した後に停止する。
クにより回線ハンドラに対して送信要求信号が出力さ
れ、回線ハンドラはこれを受けて送信バッファから回線
へ送信を開始する。回線からフレームを受信するとき
は、回線ハンドラは受信バッファに１フレーム受信後、
通信手順タスクに受信割り込み信号を出力する。通信手
順タスクは、コマンドフレームを送信要求した後に起動
し、レスポンスフレームを受信した後に停止する。
【０００４】通信手順タスクには、送信したコマンドフ
レームに対する受信側からのレスポンスフレームを監視
するために、応答監視タイマが設けられている。何らか
の異常により、コマンドフレームを送信後レスポンスフ
レームが受けられない場合には、応答監視タイマがタイ
ムアウトし、これによって通信手順タスクはフレームの
再送などの復旧手段を行なう。
レームに対する受信側からのレスポンスフレームを監視
するために、応答監視タイマが設けられている。何らか
の異常により、コマンドフレームを送信後レスポンスフ
レームが受けられない場合には、応答監視タイマがタイ
ムアウトし、これによって通信手順タスクはフレームの
再送などの復旧手段を行なう。
【０００５】通信手順タスクがコマンドフレームの送信
した後、レスポンスフレームを受信するまでのサイクル
時間Ｔについて、図２を参照して説明する。図２におい
て、横軸は、時間軸を示し、時間軸７が送信側の時間軸
であり、時間軸８が受信側の時間軸である。送信側から
送信コマンドフレーム９を送信し、受信側で受信コマン
ドフレーム１０として受信される。受信側では、コマン
ドフレームを受信すると、受信処理後に、レスポンスコ
マンド１２を送信側に返す。送信側では、これを受信レ
スポンスコマンド１１として受信する。このように、送
信コマンドフレーム９の送信からレスポンスコマンドフ
レーム１１の受信完了までの時間Ｔが、１サイクル時間
となる。このサイクル時間Ｔは、図２からも明らかなよ
うに、送信側の回線ハンドラが送信バッファからコマン
ドフレームを回線へ送信する時間Ａと、受信側に到達す
るまでの回線ディレイ時間Ｂと、受信側の受信処理時間
Ｃと、受信側の回線ハンドラがレスポンスフレームを送
信する時間Ｄと、これが送信側に到達するまでの回線デ
ィレイ時間Ｅとに分けられる。コマンドフレームの送信
時間Ａおよびレスポンスフレームの送信時間Ｄは、接続
される回線の速度に応じて変化する。
した後、レスポンスフレームを受信するまでのサイクル
時間Ｔについて、図２を参照して説明する。図２におい
て、横軸は、時間軸を示し、時間軸７が送信側の時間軸
であり、時間軸８が受信側の時間軸である。送信側から
送信コマンドフレーム９を送信し、受信側で受信コマン
ドフレーム１０として受信される。受信側では、コマン
ドフレームを受信すると、受信処理後に、レスポンスコ
マンド１２を送信側に返す。送信側では、これを受信レ
スポンスコマンド１１として受信する。このように、送
信コマンドフレーム９の送信からレスポンスコマンドフ
レーム１１の受信完了までの時間Ｔが、１サイクル時間
となる。このサイクル時間Ｔは、図２からも明らかなよ
うに、送信側の回線ハンドラが送信バッファからコマン
ドフレームを回線へ送信する時間Ａと、受信側に到達す
るまでの回線ディレイ時間Ｂと、受信側の受信処理時間
Ｃと、受信側の回線ハンドラがレスポンスフレームを送
信する時間Ｄと、これが送信側に到達するまでの回線デ
ィレイ時間Ｅとに分けられる。コマンドフレームの送信
時間Ａおよびレスポンスフレームの送信時間Ｄは、接続
される回線の速度に応じて変化する。
【０００６】応答監視タイマにおけるタイムアウト時間
は、このサイクル時間Ｔに基づいて決定される。すなわ
ち、タイムアウト時間の設定では、まず、回線速度を想
定して送信時間ＡおよびＤが決定され、これらに回線デ
ィレイ時間Ｂ，Ｅおよび受信処理時間Ｃならびにそれら
の変動分（一定値）を加算している。このように、サイ
クル時間Ｔを決定する各時間Ａ〜Ｅは、すべて設計時に
設定された一定時間値である。したがって、応答監視タ
イマのタイムアウト時間も一定時間に設定されることに
なる。
は、このサイクル時間Ｔに基づいて決定される。すなわ
ち、タイムアウト時間の設定では、まず、回線速度を想
定して送信時間ＡおよびＤが決定され、これらに回線デ
ィレイ時間Ｂ，Ｅおよび受信処理時間Ｃならびにそれら
の変動分（一定値）を加算している。このように、サイ
クル時間Ｔを決定する各時間Ａ〜Ｅは、すべて設計時に
設定された一定時間値である。したがって、応答監視タ
イマのタイムアウト時間も一定時間に設定されることに
なる。
【０００７】
【発明が解決しようとする課題】上述した従来の通信制
御装置では、応答監視タイマにおけるタイムアウト時間
は一定値であるため、接続される回線の回線速度が想定
した回線速度より大きい場合には、応答監視タイマのタ
イムアウト時間が、実際に応答が受信されるまでの時間
に比べて長くなり、再送などの復旧手段が遅れ、通信効
率が低下する原因となる。また、接続される回線の速度
が想定した回線速度より小さい場合には、実際に応答が
正常に戻ってくる以前にタイムアウトする可能性があ
る。この場合は、通信手順が成立しない。
御装置では、応答監視タイマにおけるタイムアウト時間
は一定値であるため、接続される回線の回線速度が想定
した回線速度より大きい場合には、応答監視タイマのタ
イムアウト時間が、実際に応答が受信されるまでの時間
に比べて長くなり、再送などの復旧手段が遅れ、通信効
率が低下する原因となる。また、接続される回線の速度
が想定した回線速度より小さい場合には、実際に応答が
正常に戻ってくる以前にタイムアウトする可能性があ
る。この場合は、通信手順が成立しない。
【０００８】すなわち、回線の速度が変わることによっ
て、通信効率が低下したり、通信手順が成立しないこと
がある。このため、通信制御装置としての機能が実現で
きない危険性を有する。
て、通信効率が低下したり、通信手順が成立しないこと
がある。このため、通信制御装置としての機能が実現で
きない危険性を有する。
【０００９】本発明の課題は、応答監視タイマのタイム
アウト時間を、回線の速度に応じた適正な値に設定する
ことができる通信制御装置を提供することにある。
アウト時間を、回線の速度に応じた適正な値に設定する
ことができる通信制御装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明による通信制御装
置においては、回線から入力される通信信号エレメント
タイミングの周期が検出され、応答監視タイマがタイム
アウトするまでのタイムアウト時間が、通信信号のエレ
メントタイミングの周期に応じて変化される。
置においては、回線から入力される通信信号エレメント
タイミングの周期が検出され、応答監視タイマがタイム
アウトするまでのタイムアウト時間が、通信信号のエレ
メントタイミングの周期に応じて変化される。
【００１１】好ましくは、タイムアウト時間が、通信信
号エレメントタイミングの周期に比例した時間と、予め
定められた一定時間との和である。
号エレメントタイミングの周期に比例した時間と、予め
定められた一定時間との和である。
【００１２】さらに好ましくは、通信信号エレメントタ
イミングの周期に比例した時間が、この周期にコマンド
フレームおよびレスポンスフレームの回線上の最大ビッ
ト数を乗じて得られる。
イミングの周期に比例した時間が、この周期にコマンド
フレームおよびレスポンスフレームの回線上の最大ビッ
ト数を乗じて得られる。
【００１３】
【実施例】次に、本発明の一実施例を示した図面を参照
して、本発明をより詳細に説明する。
して、本発明をより詳細に説明する。
【００１４】図１を参照すると、本発明の一実施例にお
いて、マイクロプロセッサ（ＭＰＵ）１は、プロセッサ
部、クロック発生部、メモリ、割り込み制御回路、およ
びダイレクトメモリアクセス（ＤＭＡ）転送制御回路か
ら構成される。送受信バッファ２に格納されている通信
フレームは、送信時に、ＤＭＡ転送によって通信用ＬＳ
Ｉ３に転送される。受信時には、通信用ＬＳＩ３からＤ
ＭＡ転送によって受信フレームが、送受信バッファ２に
格納される。通信用ＬＳＩ３は、ＭＰＵ１から入力され
た送信データをパラレル−シリアル変換し、０インサー
ションを行ない、フレームチェックシーケンスコード
（ＦＣＳ）を付けたフレームとして送信する機能を有す
る。回線ドライバ・レシーバ４は、回線との電気信号の
レベルを整合する。送信信号エレメントタイミング周期
検出部５は、プログラマブルカウンタで構成され、回線
ドライバ・レシーバ４から入力された送信信号エレメン
トタイミングを、ＭＰＵ１からのイネーブル信号によっ
て一定時間カウントし、ＭＰＵ１からの読み込み制御信
号によってそのカウントした値を出力する。インタフェ
ース回路６は、通信制御装置と外部とのデータの送受信
の仲介を行なう。
いて、マイクロプロセッサ（ＭＰＵ）１は、プロセッサ
部、クロック発生部、メモリ、割り込み制御回路、およ
びダイレクトメモリアクセス（ＤＭＡ）転送制御回路か
ら構成される。送受信バッファ２に格納されている通信
フレームは、送信時に、ＤＭＡ転送によって通信用ＬＳ
Ｉ３に転送される。受信時には、通信用ＬＳＩ３からＤ
ＭＡ転送によって受信フレームが、送受信バッファ２に
格納される。通信用ＬＳＩ３は、ＭＰＵ１から入力され
た送信データをパラレル−シリアル変換し、０インサー
ションを行ない、フレームチェックシーケンスコード
（ＦＣＳ）を付けたフレームとして送信する機能を有す
る。回線ドライバ・レシーバ４は、回線との電気信号の
レベルを整合する。送信信号エレメントタイミング周期
検出部５は、プログラマブルカウンタで構成され、回線
ドライバ・レシーバ４から入力された送信信号エレメン
トタイミングを、ＭＰＵ１からのイネーブル信号によっ
て一定時間カウントし、ＭＰＵ１からの読み込み制御信
号によってそのカウントした値を出力する。インタフェ
ース回路６は、通信制御装置と外部とのデータの送受信
の仲介を行なう。
【００１５】次に、本実施例の動作を説明する。ＭＰＵ
１はリセット信号が入力されると、周期検出部５へのイ
ネーブル信号をオンとし、周期検出部５のカウント動作
を開始させる。予め定められた一定時間後に、ＭＰＵ１
から書込制御信号が送られることによって、一定時間内
のカウント値が、ＭＰＵ１に送られる。ＭＰＵ１は、得
られたカウント値から、通信信号エレメントタイミング
の周期を算出する。算出された周期に、コマンドフレー
ムおよびレスポンスフレームの回線上での最大ビット数
を乗じることによって、回線への通信時間ＡおよびＤを
決定する。このようにして得られたコマンドフレームお
よびレスポンスフレームの送信時間ＡおよびＤに、回線
ディレイ時間ＢおよびＥならびに受信処理時間Ｃを加算
し、さらにマージンを追加することによって、応答監視
タイマのタイムアウト時間を決定する。このように、フ
レームの送信時間が、送信信号エレメントタイミングの
周期によって決定されるので、送信時間ＡおよびＤは、
一定値ではなく、送信信号エレメントタイミングの周期
に応じて変化する。すなわち、応答監視タイマのタイム
アウト時間は、一定値ではなく、送信信号エレメントタ
イミングの周期に応じて変化する。
１はリセット信号が入力されると、周期検出部５へのイ
ネーブル信号をオンとし、周期検出部５のカウント動作
を開始させる。予め定められた一定時間後に、ＭＰＵ１
から書込制御信号が送られることによって、一定時間内
のカウント値が、ＭＰＵ１に送られる。ＭＰＵ１は、得
られたカウント値から、通信信号エレメントタイミング
の周期を算出する。算出された周期に、コマンドフレー
ムおよびレスポンスフレームの回線上での最大ビット数
を乗じることによって、回線への通信時間ＡおよびＤを
決定する。このようにして得られたコマンドフレームお
よびレスポンスフレームの送信時間ＡおよびＤに、回線
ディレイ時間ＢおよびＥならびに受信処理時間Ｃを加算
し、さらにマージンを追加することによって、応答監視
タイマのタイムアウト時間を決定する。このように、フ
レームの送信時間が、送信信号エレメントタイミングの
周期によって決定されるので、送信時間ＡおよびＤは、
一定値ではなく、送信信号エレメントタイミングの周期
に応じて変化する。すなわち、応答監視タイマのタイム
アウト時間は、一定値ではなく、送信信号エレメントタ
イミングの周期に応じて変化する。
【００１６】このようにして得られたタイムアウト時間
は、通信手順タスクに通知される。通信手順タスクは、
外部インタフェース６から送信要求があると、コマンド
フレームを送受信バッファ２に作成し、回線ハンドラに
送信要求を通知し、応答監視タイマを起動する。回線ハ
ンドラは、送信要求を受けてＤＭＡ転送を起動し、送受
信バッファ２内に作成されたコマンドフレームを通信用
ＬＳＩ３に１バイトずつ転送する。通信用ＬＳＩ３は、
入力された１バイトのデータをインサーションを行ない
ながらシリアルビットに変換し、回線から入力される送
信信号エレメントタイミングに同期して、回線に送信す
る。
は、通信手順タスクに通知される。通信手順タスクは、
外部インタフェース６から送信要求があると、コマンド
フレームを送受信バッファ２に作成し、回線ハンドラに
送信要求を通知し、応答監視タイマを起動する。回線ハ
ンドラは、送信要求を受けてＤＭＡ転送を起動し、送受
信バッファ２内に作成されたコマンドフレームを通信用
ＬＳＩ３に１バイトずつ転送する。通信用ＬＳＩ３は、
入力された１バイトのデータをインサーションを行ない
ながらシリアルビットに変換し、回線から入力される送
信信号エレメントタイミングに同期して、回線に送信す
る。
【００１７】また、通信用ＬＳＩ３が回線から受信フレ
ームを受信すると、回線ハンドラは、ＤＭＡ転送を起動
し、送受信バッファ２に格納していく。１フレーム分受
信完了すると、通信手順タスクに受信割り込み信号を通
知する。受信割り込みを受けた通信手順タスクは、送受
信バッファ２に格納されている受信フレームを解析し、
期待したレスポンスフレームであれば、応答監視タイマ
を停止し、次の状態に移る。もし、期待したレスポンス
フレームでなければ、応答監視タイマはそのままとす
る。応答監視タイマがタイムアウトした場合には、７回
までコマンドフレームを再送する復旧動作を行なう。そ
れでもタイムアウトした場合には、外部に対して異常表
示を行なうなどの異常処理を行なう。
ームを受信すると、回線ハンドラは、ＤＭＡ転送を起動
し、送受信バッファ２に格納していく。１フレーム分受
信完了すると、通信手順タスクに受信割り込み信号を通
知する。受信割り込みを受けた通信手順タスクは、送受
信バッファ２に格納されている受信フレームを解析し、
期待したレスポンスフレームであれば、応答監視タイマ
を停止し、次の状態に移る。もし、期待したレスポンス
フレームでなければ、応答監視タイマはそのままとす
る。応答監視タイマがタイムアウトした場合には、７回
までコマンドフレームを再送する復旧動作を行なう。そ
れでもタイムアウトした場合には、外部に対して異常表
示を行なうなどの異常処理を行なう。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
応答監視タイマの値を、送信信号エレメントタイミング
の周期に応じて変化させているので、応答監視タイマの
タイムアウト時間を、回線の速度に応じた適正な値に設
定することができる。
応答監視タイマの値を、送信信号エレメントタイミング
の周期に応じて変化させているので、応答監視タイマの
タイムアウト時間を、回線の速度に応じた適正な値に設
定することができる。
【図１】本発明の一実施例による通信制御装置のブロッ
ク図である。
ク図である。
【図２】コマンドフレームを送信してからそのレスポン
スフレームが返るまでの時間経過を説明する図である。
スフレームが返るまでの時間経過を説明する図である。
１ マイクロプロセッサ（ＭＰＵ） ２ 送受信バッファ ３ 通信用ＬＳＩ ４ 回線ドライバ・レシーバ ５ 送信信号エレメントタイミング周期検出部 ６ 外部インタフェース ７ コマンドフレーム送信時の時間軸 ８ コマンドフレーム受信時の時間軸 ９ コマンドフレーム送信回線上のコマンドフレーム １０ コマンドフレーム受信回線上のコマンドフレー
ム １１ コマンドフレーム受信回線上のレスポンスフレ
ーム １２ コマンドフレーム送信回線上のレスポンスフレ
ーム
ム １１ コマンドフレーム受信回線上のレスポンスフレ
ーム １２ コマンドフレーム送信回線上のレスポンスフレ
ーム
Claims (3)
- 【請求項１】 送信したコマンドフレームに対する受信
側からのレスポンスフレームを監視するための応答監視
タイマを有する通信制御装置において、 回線から入力される送信信号エレメントタイミングの周
期を検出し、 前記応答監視タイマがタイムアウトするまでのタイムア
ウト時間を、前記送信信号のエレメントタイミングの周
期に応じて変化させることを特徴とする通信制御装置。 - 【請求項２】 前記タイムアウト時間を、前記周期に比
例した時間と、予め定められた一定時間との和とするこ
とを特徴とする請求項１記載の通信制御装置。 - 【請求項３】 前記周期に比例した時間が、前記周期に
前記コマンドフレームおよび前記レスポンスフレームの
回線上の最大ビット数を乗じて得られることを特徴とす
る請求項２記載の通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238325A JPH0685876A (ja) | 1992-09-07 | 1992-09-07 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238325A JPH0685876A (ja) | 1992-09-07 | 1992-09-07 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685876A true JPH0685876A (ja) | 1994-03-25 |
Family
ID=17028536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238325A Pending JPH0685876A (ja) | 1992-09-07 | 1992-09-07 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685876A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009114932A (ja) * | 2007-11-06 | 2009-05-28 | Keihin Corp | 通信異常検知装置 |
| US7602779B2 (en) | 2005-06-17 | 2009-10-13 | Hitachi, Ltd. | Microprocessor, network system and communication method |
-
1992
- 1992-09-07 JP JP4238325A patent/JPH0685876A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602779B2 (en) | 2005-06-17 | 2009-10-13 | Hitachi, Ltd. | Microprocessor, network system and communication method |
| JP2009114932A (ja) * | 2007-11-06 | 2009-05-28 | Keihin Corp | 通信異常検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544964B1 (en) | Store and forward apparatus and method of maintaining integrity of data during storage | |
| US6275526B1 (en) | Serial data communication between integrated circuits | |
| JPS58501650A (ja) | ロ−カルエリアコンテンションネットワ−クデ−タ通信システム | |
| US5378067A (en) | Network interface apparatus and method for reducing conflicts through the use of times | |
| EP0311760A2 (en) | High speed parallel data transfer driver | |
| US5737633A (en) | Serial data receiving device having a memory for storing a reception permit signal which enable or disable the device from hand-shaking with the transmitting device | |
| US20210173808A1 (en) | Early parity error detection on an i3c bus | |
| JPH0685876A (ja) | 通信制御装置 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP2650001B2 (ja) | シリアル転送受信完了判別方式 | |
| JP2001086141A (ja) | Ｕｓｂファンクションの評価装置及びその方法 | |
| JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
| JP3197099B2 (ja) | シリアル通信装置 | |
| JP2004519032A (ja) | プロセッサの介入あり又はなしでのハードウェアの初期化 | |
| JP2006195607A (ja) | バルクアウト転送終了判定方法および回路 | |
| JP3628056B2 (ja) | 通信バスシステムおよびそれに用いるマスタ局 | |
| JP3609701B2 (ja) | 単方向シリアルデータ通信方式におけるエラーデータ報知方法及び報知システム | |
| JPH06177941A (ja) | ホーム・バス・コントローラ | |
| JPS6188355A (ja) | デ−タ処理装置 | |
| JP3454264B2 (ja) | 無線通信システムおよび無線通信方法 | |
| JPS61281349A (ja) | インタフエ−ス制御方法 | |
| JP3461614B2 (ja) | ディジタル制御装置の通信装置および通信方法 | |
| JP2821320B2 (ja) | ホームバス・プロトコル・コントローラ | |
| KR100555644B1 (ko) | 비트 스트림 송/수신방법 | |
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990407 |