JP3461614B2 - ディジタル制御装置の通信装置および通信方法 - Google Patents
ディジタル制御装置の通信装置および通信方法Info
- Publication number
- JP3461614B2 JP3461614B2 JP08695895A JP8695895A JP3461614B2 JP 3461614 B2 JP3461614 B2 JP 3461614B2 JP 08695895 A JP08695895 A JP 08695895A JP 8695895 A JP8695895 A JP 8695895A JP 3461614 B2 JP3461614 B2 JP 3461614B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- digital control
- register
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は通信装置付きディジタル
制御装置に係わり、特に一般的なコンペアレジスタおよ
びオートセーブレジスタを使用するディジタル制御装置
の通信装置および通信方法に関する。
制御装置に係わり、特に一般的なコンペアレジスタおよ
びオートセーブレジスタを使用するディジタル制御装置
の通信装置および通信方法に関する。
【０００２】
【従来の技術】近年制御装置として複数のマイクロコン
ピュータを使用したディジタル制御装置が使用される場
合が多いが、各マイクロコンピュータ間でデータを交換
することが必要となる。この場合、ダイレクト・メモリ
・アクセスあるいはシリアル伝送といった、いわゆるデ
ータ通信を使用することが普通である。
ピュータを使用したディジタル制御装置が使用される場
合が多いが、各マイクロコンピュータ間でデータを交換
することが必要となる。この場合、ダイレクト・メモリ
・アクセスあるいはシリアル伝送といった、いわゆるデ
ータ通信を使用することが普通である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようなデータ通信を行うためにはマイクロコンピュータ
がそのためのアーキテクチャを具備していることが必要
であり、マイクロコンピュータとしては大規模な構成と
ならざるを得ない。一方マイクロコンピュータは、いわ
ゆるフリーランタイマ、コンペアレジスタおよびオート
セーブレジスタ（キャプチャレジスタとも呼ばれる。）
を具備することが一般的である。
ようなデータ通信を行うためにはマイクロコンピュータ
がそのためのアーキテクチャを具備していることが必要
であり、マイクロコンピュータとしては大規模な構成と
ならざるを得ない。一方マイクロコンピュータは、いわ
ゆるフリーランタイマ、コンペアレジスタおよびオート
セーブレジスタ（キャプチャレジスタとも呼ばれる。）
を具備することが一般的である。
【０００４】本発明は上記課題に鑑みなされたものであ
って、コンペアレジスタおよびオートセーブレジスタを
使用したディジタル制御装置の通信装置および通信方法
を提供することを目的とする。
って、コンペアレジスタおよびオートセーブレジスタを
使用したディジタル制御装置の通信装置および通信方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１にかかるディジ
タル制御装置の通信装置は、送信側コンペアレジスタと
送信側オートセーブレジスタと、を具備する送信側ディ
ジタル制御装置と、受信側コンペアレジスタと受信側オ
ートセーブレジスタと、を具備する受信側ディジタル制
御装置と、送信側コンペアレジスタと受信側オートセー
ブレジスタとを接続するデータ伝送手段と、送信側オー
トセーブレジスタと受信側コンペアレジスタとを接続す
るアドレス伝送手段と、から構成されるディジタル制御
装置の通信装置において、受信側ディジタル制御装置
が、予め定められた所定周期毎に受信側コンペアレジス
タをセットしその後受信すべきデータが記憶されている
アドレスに対応する時間後にリセットするアドレス送信
手段と、送信側コンペアレジスタから出力されるパルス
を前記データ伝送手段を介して受信側オートセーブレジ
スタで受信し受信したパルスの前縁でタイマを始動し受
信したパルスの後縁でタイマを停止しタイマの計時時間
に応じてデータ値を復調するデータ復調手段と、を具備
し、送信側ディジタル制御装置が、受信側コンペアレジ
スタから出力されるパルスをアドレス伝送手段を介して
送信側オートセーブレジスタで受信しパルスの前縁でタ
イマを始動しパルスの後縁でタイマを停止しタイマの計
時時間に応じてアドレスを復調するアドレス復調手段
と、送信側コンペアレジスタをセットしその後アドレス
復調手段により復調されたアドレスに記憶されているデ
ータ値に対応する時間後にリセットするデータ送信手段
と、を具備する。
タル制御装置の通信装置は、送信側コンペアレジスタと
送信側オートセーブレジスタと、を具備する送信側ディ
ジタル制御装置と、受信側コンペアレジスタと受信側オ
ートセーブレジスタと、を具備する受信側ディジタル制
御装置と、送信側コンペアレジスタと受信側オートセー
ブレジスタとを接続するデータ伝送手段と、送信側オー
トセーブレジスタと受信側コンペアレジスタとを接続す
るアドレス伝送手段と、から構成されるディジタル制御
装置の通信装置において、受信側ディジタル制御装置
が、予め定められた所定周期毎に受信側コンペアレジス
タをセットしその後受信すべきデータが記憶されている
アドレスに対応する時間後にリセットするアドレス送信
手段と、送信側コンペアレジスタから出力されるパルス
を前記データ伝送手段を介して受信側オートセーブレジ
スタで受信し受信したパルスの前縁でタイマを始動し受
信したパルスの後縁でタイマを停止しタイマの計時時間
に応じてデータ値を復調するデータ復調手段と、を具備
し、送信側ディジタル制御装置が、受信側コンペアレジ
スタから出力されるパルスをアドレス伝送手段を介して
送信側オートセーブレジスタで受信しパルスの前縁でタ
イマを始動しパルスの後縁でタイマを停止しタイマの計
時時間に応じてアドレスを復調するアドレス復調手段
と、送信側コンペアレジスタをセットしその後アドレス
復調手段により復調されたアドレスに記憶されているデ
ータ値に対応する時間後にリセットするデータ送信手段
と、を具備する。
【０００６】請求項２にかかるディジタル制御装置の通
信装置は、送信側コンペアレジスタを具備する送信側デ
ィジタル制御装置と、受信側オートセーブレジスタを具
備する受信側ディジタル制御装置と、送信側コンペアレ
ジスタと受信側オートセーブレジスタとを接続するデー
タ伝送手段と、から構成されるディジタル制御装置の通
信装置において、送信側ディジタル制御装置が、予め定
められた数の所定周期毎に送信側コンペアレジスタをセ
ットしその後所定周期の順序数に応じて定められるアド
レスに記憶されているデータ値に対応する時間後にリセ
ットするデータ送信手段を具備し、受信側ディジタル制
御装置が、送信側コンペアレジスタから出力されるパル
スをデータ伝送手段を介して受信側オートセーブレジス
タで受信し受信したパルスの前縁でタイマを始動し受信
したパルスの後縁でタイマを停止しタイマの計時時間に
応じてデータ値を復調するデータ復調手段と、を具備す
る。
信装置は、送信側コンペアレジスタを具備する送信側デ
ィジタル制御装置と、受信側オートセーブレジスタを具
備する受信側ディジタル制御装置と、送信側コンペアレ
ジスタと受信側オートセーブレジスタとを接続するデー
タ伝送手段と、から構成されるディジタル制御装置の通
信装置において、送信側ディジタル制御装置が、予め定
められた数の所定周期毎に送信側コンペアレジスタをセ
ットしその後所定周期の順序数に応じて定められるアド
レスに記憶されているデータ値に対応する時間後にリセ
ットするデータ送信手段を具備し、受信側ディジタル制
御装置が、送信側コンペアレジスタから出力されるパル
スをデータ伝送手段を介して受信側オートセーブレジス
タで受信し受信したパルスの前縁でタイマを始動し受信
したパルスの後縁でタイマを停止しタイマの計時時間に
応じてデータ値を復調するデータ復調手段と、を具備す
る。
【０００７】請求項３にかかるディジタル制御装置の通
信方法は、送信側コンペアレジスタと送信側オートセー
ブレジスタとを具備する送信側ディジタル制御装置と、
受信側コンペアレジスタと受信側オートセーブレジスタ
とを具備する受信側ディジタル制御装置と、送信側コン
ペアレジスタと受信側オートセーブレジスタとを接続す
るデータ伝送手段と、送信側オートセーブレジスタと受
信側コンペアレジスタとを接続するアドレス伝送手段
と、を具備するディジタル制御装置の通信方法であっ
て、受信側ディジタル制御装置において実行される予め
定められた所定周期毎に受信側コンペアレジスタをセッ
トしその後受信すべきデータが記憶されているアドレス
に対応する時間後にリセットするアドレス送信工程と、
送信側ディジタル制御装置において実行される受信側コ
ンペアレジスタから出力されるパルスをアドレス伝送手
段を介して送信側オートセーブレジスタで受信しパルス
の前縁でタイマを始動しパルスの後縁でタイマを停止し
タイマの計時時間に応じてアドレスを復調するアドレス
復調工程と、送信側ディジタル制御装置において実行さ
れる送信側コンペアレジスタをセットしその後前記アド
レス復調手段により復調されたアドレスに記憶されてい
るデータ値に対応する時間後にリセットするデータ送信
工程と、受信側ディジタル制御装置において実行される
送信側コンペアレジスタから出力されるパルスを前記デ
ータ伝送手段を介して受信側オートセーブレジスタで受
信し受信したパルスの前縁でタイマを始動し受信したパ
ルスの後縁でタイマを停止しタイマの計時時間に応じて
データ値を復調するデータ復調工程と、からなる。
信方法は、送信側コンペアレジスタと送信側オートセー
ブレジスタとを具備する送信側ディジタル制御装置と、
受信側コンペアレジスタと受信側オートセーブレジスタ
とを具備する受信側ディジタル制御装置と、送信側コン
ペアレジスタと受信側オートセーブレジスタとを接続す
るデータ伝送手段と、送信側オートセーブレジスタと受
信側コンペアレジスタとを接続するアドレス伝送手段
と、を具備するディジタル制御装置の通信方法であっ
て、受信側ディジタル制御装置において実行される予め
定められた所定周期毎に受信側コンペアレジスタをセッ
トしその後受信すべきデータが記憶されているアドレス
に対応する時間後にリセットするアドレス送信工程と、
送信側ディジタル制御装置において実行される受信側コ
ンペアレジスタから出力されるパルスをアドレス伝送手
段を介して送信側オートセーブレジスタで受信しパルス
の前縁でタイマを始動しパルスの後縁でタイマを停止し
タイマの計時時間に応じてアドレスを復調するアドレス
復調工程と、送信側ディジタル制御装置において実行さ
れる送信側コンペアレジスタをセットしその後前記アド
レス復調手段により復調されたアドレスに記憶されてい
るデータ値に対応する時間後にリセットするデータ送信
工程と、受信側ディジタル制御装置において実行される
送信側コンペアレジスタから出力されるパルスを前記デ
ータ伝送手段を介して受信側オートセーブレジスタで受
信し受信したパルスの前縁でタイマを始動し受信したパ
ルスの後縁でタイマを停止しタイマの計時時間に応じて
データ値を復調するデータ復調工程と、からなる。
【０００８】請求項４にかかるディジタル制御装置の通
信方法は、送信側コンペアレジスタを具備する送信側デ
ィジタル制御装置と、受信側オートセーブレジスタを具
備する受信側ディジタル制御装置と、送信側コンペアレ
ジスタと前記受信側オートセーブレジスタとを接続する
データ伝送手段と、から構成されるディジタル制御装置
の通信方法であって、送信側ディジタル制御装置におい
て実行される予め定められた数の所定周期毎に送信側コ
ンペアレジスタをセットしその後所定周期の順序数に応
じて定められるアドレスに記憶されているデータ値に対
応する時間後にリセットするデータ送信工程と、受信側
ディジタル制御装置において実行される送信側コンペア
レジスタから出力されるパルスをデータ伝送手段を介し
て受信側オートセーブレジスタで受信し受信したパルス
の前縁でタイマを始動し受信したパルスの後縁でタイマ
を停止しタイマの計時時間に応じてデータ値を復調する
データ復調工程と、からなる。
信方法は、送信側コンペアレジスタを具備する送信側デ
ィジタル制御装置と、受信側オートセーブレジスタを具
備する受信側ディジタル制御装置と、送信側コンペアレ
ジスタと前記受信側オートセーブレジスタとを接続する
データ伝送手段と、から構成されるディジタル制御装置
の通信方法であって、送信側ディジタル制御装置におい
て実行される予め定められた数の所定周期毎に送信側コ
ンペアレジスタをセットしその後所定周期の順序数に応
じて定められるアドレスに記憶されているデータ値に対
応する時間後にリセットするデータ送信工程と、受信側
ディジタル制御装置において実行される送信側コンペア
レジスタから出力されるパルスをデータ伝送手段を介し
て受信側オートセーブレジスタで受信し受信したパルス
の前縁でタイマを始動し受信したパルスの後縁でタイマ
を停止しタイマの計時時間に応じてデータ値を復調する
データ復調工程と、からなる。
【０００９】
【作用】請求項１にかかるディジタル制御装置の通信装
置および請求項３にかかるディジタル制御装置の通信方
法にあっては、受信側ディジタル制御装置から受信した
いデータのアドレスに対応する時間幅のパルスが送信側
ディジタル制御装置に送られ、送信側ディジタル制御装
置からそのデータ値に対応する時間幅のパルスが受信側
ディジタル制御装置に送られて、データの授受が行われ
る。
置および請求項３にかかるディジタル制御装置の通信方
法にあっては、受信側ディジタル制御装置から受信した
いデータのアドレスに対応する時間幅のパルスが送信側
ディジタル制御装置に送られ、送信側ディジタル制御装
置からそのデータ値に対応する時間幅のパルスが受信側
ディジタル制御装置に送られて、データの授受が行われ
る。
【００１０】請求項２にかかるディジタル制御装置の通
信装置および請求項４にかかるディジタル制御装置の通
信方法にあっては、送信側ディジタル制御装置から所定
の順序で伝送されるデータ値に対応する時間幅のパルス
が受信側ディジタル制御装置に送られて、データの伝送
が行われる。
信装置および請求項４にかかるディジタル制御装置の通
信方法にあっては、送信側ディジタル制御装置から所定
の順序で伝送されるデータ値に対応する時間幅のパルス
が受信側ディジタル制御装置に送られて、データの伝送
が行われる。
【００１１】
【実施例】図１は、本発明に係るディジタル制御装置の
通信装置の構成図であって、送信側ディジタル制御装置
１１と受信側制御装置１２から構成されている。送信側
ディジタル制御装置１１は、送信側データバス１１１を
中心として送信側ＣＰＵ１１２、送信側メモリ１１３、
送信側コンペアレジスタ１１４および送信側オートセー
ブレジスタ１１５から構成されている。
通信装置の構成図であって、送信側ディジタル制御装置
１１と受信側制御装置１２から構成されている。送信側
ディジタル制御装置１１は、送信側データバス１１１を
中心として送信側ＣＰＵ１１２、送信側メモリ１１３、
送信側コンペアレジスタ１１４および送信側オートセー
ブレジスタ１１５から構成されている。
【００１２】受信側ディジタル制御装置１２は、受信側
データバス１２１を中心として受信側ＣＰＵ１２２、受
信側メモリ１２３、受信側コンペアレジスタ１２４およ
び受信側オートセーブレジスタ１２５から構成されてい
る。さらに送信側コンペアレジスタ１１４と受信側オー
トセーブレジスタ１２５とはアドレス伝送線１３１によ
って、送信側オートセーブレジスタ１１５と受信側コン
ペアレジスタ１２４とはデータ伝送線１３２によって接
続されている。
データバス１２１を中心として受信側ＣＰＵ１２２、受
信側メモリ１２３、受信側コンペアレジスタ１２４およ
び受信側オートセーブレジスタ１２５から構成されてい
る。さらに送信側コンペアレジスタ１１４と受信側オー
トセーブレジスタ１２５とはアドレス伝送線１３１によ
って、送信側オートセーブレジスタ１１５と受信側コン
ペアレジスタ１２４とはデータ伝送線１３２によって接
続されている。
【００１３】なおコンペアレジスタとは、そのコンペア
レジスタが "オン" とされたときにそのコンペアレジス
タに設定された時間経過後に、所定動作、例えばそのコ
ンペアレジスタを "オフ" にリセットする動作を行うレ
ジスタをいう。またオートセーブレジスタとは入力信号
の反転を検知して、反転に発生した時刻を記憶するレジ
スタをいう。
レジスタが "オン" とされたときにそのコンペアレジス
タに設定された時間経過後に、所定動作、例えばそのコ
ンペアレジスタを "オフ" にリセットする動作を行うレ
ジスタをいう。またオートセーブレジスタとは入力信号
の反転を検知して、反転に発生した時刻を記憶するレジ
スタをいう。
【００１４】図２は受信側ディジタル制御装置１２にお
いて実行されるアドレス送信ルーチンのフローチャート
であって、予め定められた一定周期（例えば８ミリ秒）
毎に実行される。ステップ２０において、受信側コンペ
アレジスタ１２４を "オン" としてステップ２１に進
む。
いて実行されるアドレス送信ルーチンのフローチャート
であって、予め定められた一定周期（例えば８ミリ秒）
毎に実行される。ステップ２０において、受信側コンペ
アレジスタ１２４を "オン" としてステップ２１に進
む。
【００１５】ステップ２１において、受信したいデータ
のアドレスが "０" であるか、否かかを判定する。ステ
ップ２１において、肯定判定された場合はステップ２２
に進み受信側コンペアレジスタ１２４にアドレス "０"
に対応して定められる時間Ｔａを設定し、ステップ２４
に進む。
のアドレスが "０" であるか、否かかを判定する。ステ
ップ２１において、肯定判定された場合はステップ２２
に進み受信側コンペアレジスタ１２４にアドレス "０"
に対応して定められる時間Ｔａを設定し、ステップ２４
に進む。
【００１６】なおこの時間Ｔａは次式により決定でき
る。 Ｔａ＝１００×アドレス＋１００ 従って、アドレス "０" であれば時間Ｔａは１００マイ
クロ秒となる。ステップ２１において、否定判定された
場合はステップ２３に進み受信側コンペアレジスタ１２
４にアドレス "１" に対応して定められる時間（即ち２
００マイクロ秒）を設定し、ステップ２４に進む。
る。 Ｔａ＝１００×アドレス＋１００ 従って、アドレス "０" であれば時間Ｔａは１００マイ
クロ秒となる。ステップ２１において、否定判定された
場合はステップ２３に進み受信側コンペアレジスタ１２
４にアドレス "１" に対応して定められる時間（即ち２
００マイクロ秒）を設定し、ステップ２４に進む。
【００１７】ステップ２４において、受信側コンペアレ
ジスタ１２４に設定された時間後に受信側コンペアレジ
スタ１２４を "オフ" として、このルーチンを終了す
る。図３は送信側ディジタル制御装置１１において実行
される通信ルーチンのフローチャートであって、送信側
オートセーブレジスタが信号の反転を検知したときに割
り込み処理として起動される。
ジスタ１２４に設定された時間後に受信側コンペアレジ
スタ１２４を "オフ" として、このルーチンを終了す
る。図３は送信側ディジタル制御装置１１において実行
される通信ルーチンのフローチャートであって、送信側
オートセーブレジスタが信号の反転を検知したときに割
り込み処理として起動される。
【００１８】ステップ３０において、反転がパルスの立
ち上がりであるか否かを判定する。ステップ３０におい
て肯定判定されたとき、即ち立ち上がりパルスを受信し
たときにはステップ３１に進み、内蔵されているフリー
ランタイマによってパルス立ち上がり時刻Ｔｓを記憶し
てこのルーチンを終了する。ステップ３０において否定
されたとき、即ち立ち下がりパルスを受信したときには
ステップ３２に進み、フリーランタイマによってパルス
立ち下がり時刻Ｔｅを記憶したのちステップ３３に進
む。
ち上がりであるか否かを判定する。ステップ３０におい
て肯定判定されたとき、即ち立ち上がりパルスを受信し
たときにはステップ３１に進み、内蔵されているフリー
ランタイマによってパルス立ち上がり時刻Ｔｓを記憶し
てこのルーチンを終了する。ステップ３０において否定
されたとき、即ち立ち下がりパルスを受信したときには
ステップ３２に進み、フリーランタイマによってパルス
立ち下がり時刻Ｔｅを記憶したのちステップ３３に進
む。
【００１９】ステップ３３において、パルス立ち下がり
時刻Ｔｅとパルス立ち上がり時刻Ｔｓとの時間差ΔＴを
演算する。 ΔＴ＝Ｔｅ−Ｔｓ ステップ３４において時間差ΔＴが所定時間差以下であ
るか否かを判定する。なお所定時間差は、アドレス "
０" に対応して定められる時間とアドレス "１" に対応
して定められる時間とを区別することのできる時間差
（例えば１５０マイクロ秒）として設定される。
時刻Ｔｅとパルス立ち上がり時刻Ｔｓとの時間差ΔＴを
演算する。 ΔＴ＝Ｔｅ−Ｔｓ ステップ３４において時間差ΔＴが所定時間差以下であ
るか否かを判定する。なお所定時間差は、アドレス "
０" に対応して定められる時間とアドレス "１" に対応
して定められる時間とを区別することのできる時間差
（例えば１５０マイクロ秒）として設定される。
【００２０】ステップ３４において肯定判定されたとき
は、アドレス "０" のデータが要求されているものとし
て、ステップ３５において送信側ディジタル制御装置１
１のメモリ１１３からアドレス "０" に記憶されている
データＤ０を読み出してステップ３７に進む。ステップ
３４において否定判定されたときは、アドレス "１" の
データが要求されているものとして、ステップ３６にお
いて送信側ディジタル制御装置１１のメモリ１１３から
アドレス "１" に記憶されているデータＤ１を読み出し
てステップ３７に進む。
は、アドレス "０" のデータが要求されているものとし
て、ステップ３５において送信側ディジタル制御装置１
１のメモリ１１３からアドレス "０" に記憶されている
データＤ０を読み出してステップ３７に進む。ステップ
３４において否定判定されたときは、アドレス "１" の
データが要求されているものとして、ステップ３６にお
いて送信側ディジタル制御装置１１のメモリ１１３から
アドレス "１" に記憶されているデータＤ１を読み出し
てステップ３７に進む。
【００２１】ステップ３７において読み出されたデータ
の値Ｄの関数として、出力時間Ｔｄを演算する。 Ｔｄ＝Ｔｄ（Ｄ） 関数形は特定されないが、例えばデータの値Ｄの１次関
数とすることができる。
の値Ｄの関数として、出力時間Ｔｄを演算する。 Ｔｄ＝Ｔｄ（Ｄ） 関数形は特定されないが、例えばデータの値Ｄの１次関
数とすることができる。
【００２２】
Ｔｄ＝１０（マイクロ秒）×Ｄ＋５（マイクロ秒）
ここで、１０マイクロ秒は受信側ディジタル制御装置に
おける復元精度を維持するためのものであり、オフセッ
トである５マイクロ秒はデータ値Ｄが小さいとき，例え
ば "０" であるときにも出力時間Ｔｄが "０となること
を防止する意味を有する。
おける復元精度を維持するためのものであり、オフセッ
トである５マイクロ秒はデータ値Ｄが小さいとき，例え
ば "０" であるときにも出力時間Ｔｄが "０となること
を防止する意味を有する。
【００２３】ステップ３８において、送信側ディジタル
制御装置１１のコンペアレジスタ１１４を "オン" とす
るとともに、コンペアレジスタ１１４に出力時間Ｔｄを
設定する。ステップ３９において、出力時間Ｔｄ経過後
に送信側ディジタル制御装置１１のコンペアレジスタ１
１４を "オフ" として、このルーチンを終了する。
制御装置１１のコンペアレジスタ１１４を "オン" とす
るとともに、コンペアレジスタ１１４に出力時間Ｔｄを
設定する。ステップ３９において、出力時間Ｔｄ経過後
に送信側ディジタル制御装置１１のコンペアレジスタ１
１４を "オフ" として、このルーチンを終了する。
【００２４】図４は、受信側ディジタル制御装置１２で
実行されるデータ受信ルーチンのフローチャートであっ
て、オートセーブレジスタ１２５が信号の反転を検知す
るたびに実行される。ステップ４０において、反転がパ
ルスの立ち上がりであるか否かを判定する。ステップ４
０において肯定判定されたとき、即ち立ち上がりパルス
を受信したときにはステップ４１に進み、内蔵されてい
るフリーランタイマによってパルス立ち上がり時刻Ｔ
ｓ’を記憶してこのルーチンを終了する。
実行されるデータ受信ルーチンのフローチャートであっ
て、オートセーブレジスタ１２５が信号の反転を検知す
るたびに実行される。ステップ４０において、反転がパ
ルスの立ち上がりであるか否かを判定する。ステップ４
０において肯定判定されたとき、即ち立ち上がりパルス
を受信したときにはステップ４１に進み、内蔵されてい
るフリーランタイマによってパルス立ち上がり時刻Ｔ
ｓ’を記憶してこのルーチンを終了する。
【００２５】ステップ４０において否定されたとき、即
ち立ち下がりパルスを受信したときにはステップ４２に
進み、フリーランタイマによってパルス立ち下がり時刻
Ｔｅ’を記憶したのちステップ４３に進む。ステップ４
３において、パルス立ち下がり時刻Ｔｅ’とパルス立ち
上がり時刻Ｔｓ’との時間差Ｔｄ’を演算する。
ち立ち下がりパルスを受信したときにはステップ４２に
進み、フリーランタイマによってパルス立ち下がり時刻
Ｔｅ’を記憶したのちステップ４３に進む。ステップ４
３において、パルス立ち下がり時刻Ｔｅ’とパルス立ち
上がり時刻Ｔｓ’との時間差Ｔｄ’を演算する。
【００２６】Ｔｄ’＝Ｔｅ’−Ｔｓ’
ステップ４４において、出力時間を定めた関数の逆関数
を使用して、時間差Ｔｄ’からデータ値Ｄ’を復元す
る。本実施例においてはデータ値Ｄ’は次式による復元
される。 Ｄ’＝（Ｔｄ’−５）／１０ ステップ４５において今回要求したデータのアドレスが
"０" であるか否かを判定し、肯定判定されればステッ
プ４６でメモリ１２３のアドレス "０" にデータ値Ｄ’
を記憶し、否定判定されればステップ４７でメモリ１２
３のアドレス "０" にデータ値Ｄ’を記憶してこのルー
チンを終了する。
を使用して、時間差Ｔｄ’からデータ値Ｄ’を復元す
る。本実施例においてはデータ値Ｄ’は次式による復元
される。 Ｄ’＝（Ｔｄ’−５）／１０ ステップ４５において今回要求したデータのアドレスが
"０" であるか否かを判定し、肯定判定されればステッ
プ４６でメモリ１２３のアドレス "０" にデータ値Ｄ’
を記憶し、否定判定されればステップ４７でメモリ１２
３のアドレス "０" にデータ値Ｄ’を記憶してこのルー
チンを終了する。
【００２７】図５は第１の実施例のタイミング図であっ
て、上は受信側ディジタル制御装置を、下は送信側ディ
ジタル制御装置を示す。即ち、受信側ディジタル制御装
置１２は、一定時間間隔（例えば８ミリ秒）ごとにコン
ペアレジスタ１２４が "オン" とされ、受信したいアド
レスに対応した幅のパルスを出力する。
て、上は受信側ディジタル制御装置を、下は送信側ディ
ジタル制御装置を示す。即ち、受信側ディジタル制御装
置１２は、一定時間間隔（例えば８ミリ秒）ごとにコン
ペアレジスタ１２４が "オン" とされ、受信したいアド
レスに対応した幅のパルスを出力する。
【００２８】送信側ディジタル制御装置１１は、このア
ドレスに対応した幅のパルスの立ち上がりから立ち下が
りまでの時間を計時するとともに、立ち下がりによって
データ読み出し処理を実行する。この処理が終了する
と、送信側ディジタル制御装置１１のコンペアレジスタ
１１４を "オン" とし、データ値に対応した幅のパルス
を出力する。
ドレスに対応した幅のパルスの立ち上がりから立ち下が
りまでの時間を計時するとともに、立ち下がりによって
データ読み出し処理を実行する。この処理が終了する
と、送信側ディジタル制御装置１１のコンペアレジスタ
１１４を "オン" とし、データ値に対応した幅のパルス
を出力する。
【００２９】受信側ディジタル制御装置１２は、このデ
ータ値に対応した幅のパルスを受信し、データ値として
復元する。上記第１の実施例においては、受信側ディジ
タル制御装置１２が受信したいデータのアドレスを任意
に指定することが可能となるが、伝送する順が予め定め
られている場合には、送信側ディジタル制御装置１１の
コンペアレジスタ１１４、受信側ディジタル制御装置１
２のオートセーブレジスタ１２５、およびアドレス伝送
線１３１を省略することが可能である。
ータ値に対応した幅のパルスを受信し、データ値として
復元する。上記第１の実施例においては、受信側ディジ
タル制御装置１２が受信したいデータのアドレスを任意
に指定することが可能となるが、伝送する順が予め定め
られている場合には、送信側ディジタル制御装置１１の
コンペアレジスタ１１４、受信側ディジタル制御装置１
２のオートセーブレジスタ１２５、およびアドレス伝送
線１３１を省略することが可能である。
【００３０】図６は、第２の実施例において送信側ディ
ジタル制御装置１１で実行されるデータ送信ルーチンの
フローチャートである。ステップ６０において送信順序
を示すインデックスｉが "０" であるか否かを判定し、
肯定判定されればステップ６１に進む。ステップ６１に
おいて、次式に基づいて出力時間Ｔｄを決定する。
ジタル制御装置１１で実行されるデータ送信ルーチンの
フローチャートである。ステップ６０において送信順序
を示すインデックスｉが "０" であるか否かを判定し、
肯定判定されればステップ６１に進む。ステップ６１に
おいて、次式に基づいて出力時間Ｔｄを決定する。
【００３１】Ｔｄ＝１０（マイクロ秒）×Ｄ＋５０００
（マイクロ秒）×ｉ ここでＤはデータ値である。即ちインデックスｉが "
０" であるときには、出力時間Ｔｄは１０×Ｄとなる。
ここで１０マイクロ秒は、受信側ディジタル制御装置に
おける復元精度を維持するためのものである。
（マイクロ秒）×ｉ ここでＤはデータ値である。即ちインデックスｉが "
０" であるときには、出力時間Ｔｄは１０×Ｄとなる。
ここで１０マイクロ秒は、受信側ディジタル制御装置に
おける復元精度を維持するためのものである。
【００３２】またオフセットはデータを識別するための
ものであり、データ値が最大値である場合にも識別可能
な値とする。例えばデータが８ビットで表される場合に
は、 "０" から "２５５" の２５６種類の値をとり、最
大値は "２５５" である。従って２５５×１０＝２５５
０であるから、オフセットは２５５０以上の値（例えば
５０００マイクロ秒（即ち５ミリ秒））とする。
ものであり、データ値が最大値である場合にも識別可能
な値とする。例えばデータが８ビットで表される場合に
は、 "０" から "２５５" の２５６種類の値をとり、最
大値は "２５５" である。従って２５５×１０＝２５５
０であるから、オフセットは２５５０以上の値（例えば
５０００マイクロ秒（即ち５ミリ秒））とする。
【００３３】ステップ６２においてインデックスｉを "
１" に設定してステップ６５に進む。ステップ６０にお
いて肯定判定されたときは、ステップ６３に進み上記式
において出力時間Ｔｄを決定する。即ちインデックスｉ
が "１" であるときには、出力時間Ｔｄは１０×Ｄ＋５
０００となる。
１" に設定してステップ６５に進む。ステップ６０にお
いて肯定判定されたときは、ステップ６３に進み上記式
において出力時間Ｔｄを決定する。即ちインデックスｉ
が "１" であるときには、出力時間Ｔｄは１０×Ｄ＋５
０００となる。
【００３４】ステップ６４においてインデックスｉを "
０" に設定してステップ６５に進む。ステップ６５にお
いてコンペアレジスタ１１４を "オン" に設定すると、
出力時間Ｔｄ経過後にステップ６６においてコンペアレ
ジスタ１１４が "オフ" にリセットされてこのルーチン
を終了する。
０" に設定してステップ６５に進む。ステップ６５にお
いてコンペアレジスタ１１４を "オン" に設定すると、
出力時間Ｔｄ経過後にステップ６６においてコンペアレ
ジスタ１１４が "オフ" にリセットされてこのルーチン
を終了する。
【００３５】図７は、第２の実施例において受信側ディ
ジタル制御装置１２で実行される第２のデータ受信ルー
チンのフローチャートであって、オートセーブレジスタ
１２５が信号の反転を検知するたびに実行される。ステ
ップ７０において、反転がパルスの立ち上がりであるか
否かを判定する。ステップ７０において肯定判定された
とき、即ち立ち上がりパルスを受信したときにはステッ
プ７１に進み、内蔵されているフリーランタイマによっ
てパルス立ち上がり時刻Ｔｓ”を記憶してこのルーチン
を終了する。
ジタル制御装置１２で実行される第２のデータ受信ルー
チンのフローチャートであって、オートセーブレジスタ
１２５が信号の反転を検知するたびに実行される。ステ
ップ７０において、反転がパルスの立ち上がりであるか
否かを判定する。ステップ７０において肯定判定された
とき、即ち立ち上がりパルスを受信したときにはステッ
プ７１に進み、内蔵されているフリーランタイマによっ
てパルス立ち上がり時刻Ｔｓ”を記憶してこのルーチン
を終了する。
【００３６】ステップ７０において否定されたとき、即
ち立ち下がりパルスを受信したときにはステップ７２に
進み、フリーランタイマによってパルス立ち下がり時刻
Ｔｅ”を記憶したのちステップ７３に進む。ステップ７
３において、パルス立ち下がり時刻Ｔｅ”とパルス立ち
上がり時刻Ｔｓ”との時間差Ｔｄ”を演算する。
ち立ち下がりパルスを受信したときにはステップ７２に
進み、フリーランタイマによってパルス立ち下がり時刻
Ｔｅ”を記憶したのちステップ７３に進む。ステップ７
３において、パルス立ち下がり時刻Ｔｅ”とパルス立ち
上がり時刻Ｔｓ”との時間差Ｔｄ”を演算する。
【００３７】Ｔｄ”＝Ｔｅ”−Ｔｓ”
ステップ７４において時間差Ｔｄ”が予め定められたオ
フセット以下であるかを判定し、肯定判定されればイン
デックスｉが "０" のときのデータであるとしてステッ
プ７５に進む。ステップ７５において次式によりデータ
を復元し、ステップ７６においてアドレス "０" にデー
タを記憶してこのルーチンを終了する。
フセット以下であるかを判定し、肯定判定されればイン
デックスｉが "０" のときのデータであるとしてステッ
プ７５に進む。ステップ７５において次式によりデータ
を復元し、ステップ７６においてアドレス "０" にデー
タを記憶してこのルーチンを終了する。
【００３８】Ｄ”＝Ｔｄ”／１０
ステップ７４において、否定判定されればインデックス
ｉが "１" のときのデータであるとしてステップ７７に
進む。ステップ７７において次式によりデータを復元
し、ステップ７８においてアドレス "１" にデータを記
憶してこのルーチンを終了する。
ｉが "１" のときのデータであるとしてステップ７７に
進む。ステップ７７において次式によりデータを復元
し、ステップ７８においてアドレス "１" にデータを記
憶してこのルーチンを終了する。
【００３９】Ｄ”＝（Ｔｄ”−５０００）／１０
なお上記実施例１および２においては、データ数が２で
あるが３以上である場合のも応用することが可能であ
る。
あるが３以上である場合のも応用することが可能であ
る。
【００４０】
【発明の効果】請求項１にかかるディジタル制御装置の
通信装置および請求項３にかかるディジタル制御装置の
通信方法によれば、受信側ディジタル制御装置から受信
したいデータのアドレスに対応する時間幅のパルスが送
信側ディジタル制御装置に送ること、および送信側ディ
ジタル制御装置からそのデータ値に対応する時間幅のパ
ルスが受信側ディジタル制御装置に送ることが可能とな
り、簡易な構成および方法によってデータの授受を行う
ことができる。
通信装置および請求項３にかかるディジタル制御装置の
通信方法によれば、受信側ディジタル制御装置から受信
したいデータのアドレスに対応する時間幅のパルスが送
信側ディジタル制御装置に送ること、および送信側ディ
ジタル制御装置からそのデータ値に対応する時間幅のパ
ルスが受信側ディジタル制御装置に送ることが可能とな
り、簡易な構成および方法によってデータの授受を行う
ことができる。
【００４１】請求項２にかかるディジタル制御装置の通
信装置および請求項４にかかるディジタル制御装置の通
信方法によれば、送信側ディジタル制御装置から所定の
順序で伝送されるデータ値に対応する時間幅のパルスが
受信側ディジタル制御装置に送ることが可能となり、簡
易な構成および方法によってデータの伝送を行うことが
できる。
信装置および請求項４にかかるディジタル制御装置の通
信方法によれば、送信側ディジタル制御装置から所定の
順序で伝送されるデータ値に対応する時間幅のパルスが
受信側ディジタル制御装置に送ることが可能となり、簡
易な構成および方法によってデータの伝送を行うことが
できる。
【図１】図１は、本発明に係るディジタル制御装置の通
信装置の構成図である。
信装置の構成図である。
【図２】図２は、アドレス送信ルーチンのフローチャー
トである。
トである。
【図３】図３は、通信ルーチンのフローチャートであ
る。
る。
【図４】図４は、データ受信ルーチンのフローチャート
である。
である。
【図５】図５は、第１の実施例のタイミング図である。
【図６】図６は、データ送信ルーチンのフローチャート
である。
である。
【図７】図７は、第２のデータ受信ルーチンのフローチ
ャートである。
ャートである。
１１…送信側ディジタル制御装置
１１１…送信側データバス
１１２…送信側ＣＰＵ
１１３…送信側メモリ
１１４…送信側コンペアレジスタ
１１５…送信側オートセーブレジスタ
１２…受信側ディジタル制御装置
１２１…受信側データバス
１２２…受信側ＣＰＵ
１２３…受信側メモリ
１２４…受信側コンペアレジスタ
１２５…受信側オートセーブレジスタ
１３１…アドレス伝送線
１３２…データ伝送線
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/00
G06F 15/00
G06F 11/00
Claims (4)
- 【請求項１】 送信側コンペアレジスタと、送信側オー
トセーブレジスタと、を具備する送信側ディジタル制御
装置と、 受信側コンペアレジスタと、受信側オートセーブレジス
タと、を具備する受信側ディジタル制御装置と、 前記送信側コンペアレジスタと前記受信側オートセーブ
レジスタとを接続するデータ伝送手段と、 前記送信側オートセーブレジスタと前記受信側コンペア
レジスタとを接続するアドレス伝送手段と、から構成さ
れるディジタル制御装置の通信装置において、 前記受信側ディジタル制御装置が、 予め定められた所定周期毎に前記受信側コンペアレジス
タをセットし、その後受信すべきデータが記憶されてい
るアドレスに対応する時間後にリセットするアドレス送
信手段と、 前記送信側コンペアレジスタから出力されるパルスを前
記データ伝送手段を介して前記受信側オートセーブレジ
スタで受信し、受信したパルスの前縁でタイマを始動
し、受信したパルスの後縁でタイマを停止し、タイマの
計時時間に応じてデータ値を復調するデータ復調手段
と、を具備し、 前記送信側ディジタル制御装置が、 前記受信側コンペアレジスタから出力されるパルスを前
記アドレス伝送手段を介して前記送信側オートセーブレ
ジスタで受信し、パルスの前縁でタイマを始動し、パル
スの後縁でタイマを停止し、タイマの計時時間に応じて
アドレスを復調するアドレス復調手段と、 前記送信側コンペアレジスタをセットし、その後前記ア
ドレス復調手段により復調されたアドレスに記憶されて
いるデータ値に対応する時間後にリセットするデータ送
信手段と、を具備するディジタル制御装置の通信機装
置。 - 【請求項２】 送信側コンペアレジスタを具備する送信
側ディジタル制御装置と、 受信側オートセーブレジスタを具備する受信側ディジタ
ル制御装置と、 前記送信側コンペアレジスタと前記受信側オートセーブ
レジスタとを接続するデータ伝送手段と、から構成され
るディジタル制御装置の通信装置において、 前記送信側ディジタル制御装置が、 予め定められた数の所定周期毎に前記送信側コンペアレ
ジスタをセットし、その後所定周期の順序数に応じて定
められるアドレスに記憶されているデータ値に対応する
時間後にリセットするデータ送信手段を具備し、 前記受信側ディジタル制御装置が、 前記送信側コンペアレジスタから出力されるパルスを前
記データ伝送手段を介して前記受信側オートセーブレジ
スタで受信し、受信したパルスの前縁でタイマを始動
し、受信したパルスの後縁でタイマを停止し、タイマの
計時時間に応じてデータ値を復調するデータ復調手段
と、を具備するディジタル制御装置の通信装置。 - 【請求項３】 送信側コンペアレジスタと、送信側オー
トセーブレジスタと、を具備する送信側ディジタル制御
装置と、 受信側コンペアレジスタと、受信側オートセーブレジス
タと、を具備する受信側ディジタル制御装置と、 前記送信側コンペアレジスタと前記受信側オートセーブ
レジスタとを接続するデータ伝送手段と、 前記送信側オートセーブレジスタと前記受信側コンペア
レジスタとを接続するアドレス伝送手段と、を具備する
ディジタル制御装置の通信方法であって、 前記受信側ディジタル制御装置において実行される、予
め定められた所定周期毎に前記受信側コンペアレジスタ
をセットし、その後受信すべきデータが記憶されている
アドレスに対応する時間後にリセットするアドレス送信
工程と、 前記送信側ディジタル制御装置において実行される、前
記受信側コンペアレジスタから出力されるパルスを前記
アドレス伝送手段を介して前記送信側オートセーブレジ
スタで受信し、パルスの前縁でタイマを始動し、パルス
の後縁でタイマを停止し、タイマの計時時間に応じてア
ドレスを復調するアドレス復調工程と、 前記送信側ディジタル制御装置において実行される、前
記送信側コンペアレジスタをセットし、その後前記アド
レス復調手段により復調されたアドレスに記憶されてい
るデータ値に対応する時間後にリセットするデータ送信
工程と、 前記受信側ディジタル制御装置において実行される、前
記送信側コンペアレジスタから出力されるパルスを前記
データ伝送手段を介して前記受信側オートセーブレジス
タで受信し、受信したパルスの前縁でタイマを始動し、
受信したパルスの後縁でタイマを停止し、タイマの計時
時間に応じてデータ値を復調するデータ復調工程と、か
らなるディジタル制御装置の通信方法。 - 【請求項４】 送信側コンペアレジスタを具備する送信
側ディジタル制御装置と、 受信側オートセーブレジスタを具備する受信側ディジタ
ル制御装置と、 前記送信側コンペアレジスタと前記受信側オートセーブ
レジスタとを接続するデータ伝送手段と、から構成され
るディジタル制御装置の通信方法であって、 前記送信側ディジタル制御装置において実行される、予
め定められた数の所定周期毎に前記送信側コンペアレジ
スタをセットし、その後所定周期の順序数に応じて定め
られるアドレスに記憶されているデータ値に対応する時
間後にリセットするデータ送信工程と、 前記受信側ディジタル制御装置において実行される、前
記送信側コンペアレジスタから出力されるパルスを前記
データ伝送手段を介して前記受信側オートセーブレジス
タで受信し、受信したパルスの前縁でタイマを始動し、
受信したパルスの後縁でタイマを停止し、タイマの計時
時間に応じてデータ値を復調するデータ復調工程と、か
らなるディジタル制御装置の通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08695895A JP3461614B2 (ja) | 1995-04-12 | 1995-04-12 | ディジタル制御装置の通信装置および通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08695895A JP3461614B2 (ja) | 1995-04-12 | 1995-04-12 | ディジタル制御装置の通信装置および通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288975A JPH08288975A (ja) | 1996-11-01 |
| JP3461614B2 true JP3461614B2 (ja) | 2003-10-27 |
Family
ID=13901390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08695895A Expired - Fee Related JP3461614B2 (ja) | 1995-04-12 | 1995-04-12 | ディジタル制御装置の通信装置および通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461614B2 (ja) |
-
1995
- 1995-04-12 JP JP08695895A patent/JP3461614B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288975A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388216A (en) | Circuit for controlling generation of an acknowledge signal and a busy signal in a centronics compatible parallel interface | |
| CN110908940B (zh) | 串口通讯参数调整的方法及终端设备 | |
| JPS63228844A (ja) | 非同期インターフェースと、データモジュールと非同期周辺装置間のデータ結合方法 | |
| WO2017065923A1 (en) | Methods to avoid i2c void message in i3c | |
| TWI408931B (zh) | 資料通訊裝置、及通訊控制方法、以及程式産品 | |
| CN109062850B (zh) | 一种单片机的数据发送和接收方法 | |
| EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
| JP3461614B2 (ja) | ディジタル制御装置の通信装置および通信方法 | |
| CN112822226B (zh) | 一种数据传输方法、装置、电子设备及机器可读存储介质 | |
| JP2958601B2 (ja) | データ通信方式 | |
| EP0111251B1 (en) | Data transmission system | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| JP3369282B2 (ja) | 論理信号の公称周波数を特定するための方法と装置 | |
| JP2864824B2 (ja) | データ伝送速度変換装置 | |
| JP3051873B2 (ja) | データ衝突検出装置 | |
| CN112902990A (zh) | 一种位置传感器的位置数据获取方法、装置及设备 | |
| JP2621772B2 (ja) | シリアル伝送装置 | |
| JPH0685876A (ja) | 通信制御装置 | |
| JPH0126218B2 (ja) | ||
| JP3266789B2 (ja) | 通信制御装置 | |
| CN116266164A (zh) | 数据传输方法、dma设备、装置、通信外设和介质 | |
| KR100555644B1 (ko) | 비트 스트림 송/수신방법 | |
| CN115798373A (zh) | 驱动校准电路、方法、装置及设备 | |
| JP2797756B2 (ja) | 被制御装置の接続判別方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| LAPS | Cancellation because of no payment of annual fees |