JPH0685160A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0685160A JPH0685160A JP25574092A JP25574092A JPH0685160A JP H0685160 A JPH0685160 A JP H0685160A JP 25574092 A JP25574092 A JP 25574092A JP 25574092 A JP25574092 A JP 25574092A JP H0685160 A JPH0685160 A JP H0685160A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- input
- resistance value
- circuit
- per unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 拡散層を保護抵抗とする入出力保護回路にお
いて、静電耐圧を改善する一方で集積度の向上を図る。 【構成】 マスク領域Ｍ１を利用して入出力保護回路を
構成する拡散層２２の単位面積当たりの抵抗値を、内部
回路の拡散層の単位面積当たりの抵抗値よりも大きくな
るように形成する。内部回路の抵抗値を大きくすること
なく、しかも入出力保護回路の拡散層の面積を大きくす
ることなく、入出力保護回路の拡散層の抵抗値のみを大
きくでき、ラッチアップやスピード低下を防止する一方
で集積度を向上させる。
いて、静電耐圧を改善する一方で集積度の向上を図る。 【構成】 マスク領域Ｍ１を利用して入出力保護回路を
構成する拡散層２２の単位面積当たりの抵抗値を、内部
回路の拡散層の単位面積当たりの抵抗値よりも大きくな
るように形成する。内部回路の抵抗値を大きくすること
なく、しかも入出力保護回路の拡散層の面積を大きくす
ることなく、入出力保護回路の拡散層の抵抗値のみを大
きくでき、ラッチアップやスピード低下を防止する一方
で集積度を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に過電圧から内部回路を保護する入出力保護回路
に関する。
し、特に過電圧から内部回路を保護する入出力保護回路
に関する。
【０００２】
【従来の技術】従来、この種の入出力保護回路は、図２
に示されるような等価回路を有しており、パンチスルー
トランジスタ２と、過電圧保護のための電圧クランプ用
ダイオード４と、Ｐ型又はＮ型の拡散層からなる保護抵
抗３と高抵抗６とから構成されている。この入力保護装
置は入力パッド１と内部回路５との間に接続され、入力
パッド１から入力される過電圧をパンチスルートトラン
ジスタ２でパンチスルーさせ、或いはダイオード４で電
圧クランプすることで、内部回路５の保護を行ってい
る。また、図３に示すように、１つの入出力パッド１に
２つの内部回路５を接続する場合には、パンチスルート
ランジスタ１１，１２と、電圧クランプ用ダイオード１
３，１４，１５と、Ｐ型及びＮ型の拡散層からなる保護
抵抗１６，１７とから構成される。
に示されるような等価回路を有しており、パンチスルー
トランジスタ２と、過電圧保護のための電圧クランプ用
ダイオード４と、Ｐ型又はＮ型の拡散層からなる保護抵
抗３と高抵抗６とから構成されている。この入力保護装
置は入力パッド１と内部回路５との間に接続され、入力
パッド１から入力される過電圧をパンチスルートトラン
ジスタ２でパンチスルーさせ、或いはダイオード４で電
圧クランプすることで、内部回路５の保護を行ってい
る。また、図３に示すように、１つの入出力パッド１に
２つの内部回路５を接続する場合には、パンチスルート
ランジスタ１１，１２と、電圧クランプ用ダイオード１
３，１４，１５と、Ｐ型及びＮ型の拡散層からなる保護
抵抗１６，１７とから構成される。
【０００３】図４は図２に示した入出力保護回路を実際
に半導体基板上で構成した場合の平面図である。パンチ
スルートランジスタ２をゲート２１とＮ型拡散層２２で
構成し、このＮ型拡散層２２と基板とでダイオード４を
構成し、更にこのＮ型拡散層２２の上にアルミニウム配
線２３，２４，２５をコンタクト２６で接続して拡散２
２を保護抵抗３として利用し、かつ多結晶シリコン等か
らなる高抵抗素子２７を高抵抗６として接続している。
ここで、Ｎ型拡散層領域の単位面積当たりの抵抗と、静
電耐圧との関係を見ると、図５に示すように単位面積当
たりの拡散層抵抗が大きいほど、静電耐圧が強くなると
いう関係が見られる。そのため、図２に示した拡散層か
らなる保護抵抗３の抵抗値をある所定の値に設定すべく
不純物の注入エネルギや注入量等の拡散条件を設定して
いる。
に半導体基板上で構成した場合の平面図である。パンチ
スルートランジスタ２をゲート２１とＮ型拡散層２２で
構成し、このＮ型拡散層２２と基板とでダイオード４を
構成し、更にこのＮ型拡散層２２の上にアルミニウム配
線２３，２４，２５をコンタクト２６で接続して拡散２
２を保護抵抗３として利用し、かつ多結晶シリコン等か
らなる高抵抗素子２７を高抵抗６として接続している。
ここで、Ｎ型拡散層領域の単位面積当たりの抵抗と、静
電耐圧との関係を見ると、図５に示すように単位面積当
たりの拡散層抵抗が大きいほど、静電耐圧が強くなると
いう関係が見られる。そのため、図２に示した拡散層か
らなる保護抵抗３の抵抗値をある所定の値に設定すべく
不純物の注入エネルギや注入量等の拡散条件を設定して
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、所定の
抵抗値を得るために拡散層の単位面積当たりの抵抗値を
上げると、内部回路における拡散層の抵抗値も同時に増
大され、ラッチアップやスピード低下が生じ易くなる。
このため、従来では入出力保護回路の拡散層を細長く形
成して抵抗値を確保しているが、この構成では基板上で
占有する面積が大きくなり、集積度が低下されるという
問題がある。また、同一拡散条件で拡散しても拡散ロッ
ト間で単位面積当たりの拡散層抵抗にバラツキが生じる
ために、静電耐圧が弱くなるという問題がある。本発明
の目的は、静電耐圧を改善する一方で集積度の向上を図
った入出力保護回路を備える半導体集積回路装置を提供
することにある。
抵抗値を得るために拡散層の単位面積当たりの抵抗値を
上げると、内部回路における拡散層の抵抗値も同時に増
大され、ラッチアップやスピード低下が生じ易くなる。
このため、従来では入出力保護回路の拡散層を細長く形
成して抵抗値を確保しているが、この構成では基板上で
占有する面積が大きくなり、集積度が低下されるという
問題がある。また、同一拡散条件で拡散しても拡散ロッ
ト間で単位面積当たりの拡散層抵抗にバラツキが生じる
ために、静電耐圧が弱くなるという問題がある。本発明
の目的は、静電耐圧を改善する一方で集積度の向上を図
った入出力保護回路を備える半導体集積回路装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明は、入出力保護回
路を構成する拡散層の単位面積当たりの抵抗値を、内部
回路の拡散層の単位面積当たりの抵抗値よりも大きくな
るように形成する。
路を構成する拡散層の単位面積当たりの抵抗値を、内部
回路の拡散層の単位面積当たりの抵抗値よりも大きくな
るように形成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の入力保護回路の平面図で
あり、図２に示した入出力保護回路を実際に半導体基板
上に構成した例を示している。同図において、パンチス
ルートランジスタ２をゲート２１とＮ型拡散層２２で形
成し、このＮ型拡散層２２と基板とでダイオード４を構
成し、更にこのＮ型拡散層２２の上にアルミニウム配線
２３，２４，２５をコンタクト２６で接続して拡散層２
２を保護抵抗３として利用し、かつ多結晶シリコン等か
らなる高抵抗素子２７を高抵抗６として接続している。
る。図１は本発明の一実施例の入力保護回路の平面図で
あり、図２に示した入出力保護回路を実際に半導体基板
上に構成した例を示している。同図において、パンチス
ルートランジスタ２をゲート２１とＮ型拡散層２２で形
成し、このＮ型拡散層２２と基板とでダイオード４を構
成し、更にこのＮ型拡散層２２の上にアルミニウム配線
２３，２４，２５をコンタクト２６で接続して拡散層２
２を保護抵抗３として利用し、かつ多結晶シリコン等か
らなる高抵抗素子２７を高抵抗６として接続している。
【０００７】ここで、図１において、破線領域Ｍ１は前
記Ｎ型拡散層２２を形成するために、入力保護回路部分
のみに不純物、例えばＡｓを注入する場合のマスク開孔
部分を示したものであり、この部分の不純物注入エネル
ギを他の内部回路の不純物注入エネルギとは相違させて
いる。この例では、入出力保護回路部分の不純物注入エ
ネルギを４０ＫｅＶとし、基板上に形成した他の内部回
路の不純物注入エネルギを８０ＫｅＶとしている。これ
により、図６に示す特性図から判るように、入出力保護
回路部分における単位面積当たりの拡散層の抵抗値を、
内部回路の拡散層よりも高くすることができる。
記Ｎ型拡散層２２を形成するために、入力保護回路部分
のみに不純物、例えばＡｓを注入する場合のマスク開孔
部分を示したものであり、この部分の不純物注入エネル
ギを他の内部回路の不純物注入エネルギとは相違させて
いる。この例では、入出力保護回路部分の不純物注入エ
ネルギを４０ＫｅＶとし、基板上に形成した他の内部回
路の不純物注入エネルギを８０ＫｅＶとしている。これ
により、図６に示す特性図から判るように、入出力保護
回路部分における単位面積当たりの拡散層の抵抗値を、
内部回路の拡散層よりも高くすることができる。
【０００８】このように構成された半導体集積回路にお
ける拡散層の単位面積当たりの抵抗を測定したところ、
内部回路の拡散層では抵抗値が４０〜６０Ω／□であ
り、これ以上上げるとラッチアップ電圧やスピードへの
影響もでてくる。一方、入出力保護回路の拡散層では抵
抗値が内部回路よりも５Ω／□以上大きくされており、
これにより、入出力保護回路においては２００Ｖ以上の
静電耐圧を確保することが可能となる。
ける拡散層の単位面積当たりの抵抗を測定したところ、
内部回路の拡散層では抵抗値が４０〜６０Ω／□であ
り、これ以上上げるとラッチアップ電圧やスピードへの
影響もでてくる。一方、入出力保護回路の拡散層では抵
抗値が内部回路よりも５Ω／□以上大きくされており、
これにより、入出力保護回路においては２００Ｖ以上の
静電耐圧を確保することが可能となる。
【０００９】ここで、入出力保護回路を構成する拡散層
への不純物の注入量を、半導体基板上に形成された内部
回路の拡散層となる部分への注入量６×１０15ｃｍ-2に
対して３×１０15ｃｍ-2にて行うようにしてもよい。こ
のように不純物の注入量を相違させることにより、図７
に示すように、入出力保護回路における単位面積当たり
の拡散層抵抗を選択的に大きくすることができ、前記実
施例と同様の効果を得ることができる。
への不純物の注入量を、半導体基板上に形成された内部
回路の拡散層となる部分への注入量６×１０15ｃｍ-2に
対して３×１０15ｃｍ-2にて行うようにしてもよい。こ
のように不純物の注入量を相違させることにより、図７
に示すように、入出力保護回路における単位面積当たり
の拡散層抵抗を選択的に大きくすることができ、前記実
施例と同様の効果を得ることができる。
【００１０】
【発明の効果】以上説明したように本発明は、入出力保
護回路の単位面積当たりの抵抗値を、内部回路の拡散層
の単位面積当たりの抵抗値よりも大きく形成しているの
で、内部回路の拡散層の抵抗値を大きくすることなく入
出力保護回路で必要とされる抵抗値を小さい面積で得る
ことが可能となり、ラッチアップやスピード低下を生じ
ることなく効果的な静電耐圧を得ることができるととも
に、入出力保護回路の小型化が実現でき、集積度を改善
することができ、しかも製造ロット間での拡散抵抗のバ
ラツキに対応し易いという問題がある。
護回路の単位面積当たりの抵抗値を、内部回路の拡散層
の単位面積当たりの抵抗値よりも大きく形成しているの
で、内部回路の拡散層の抵抗値を大きくすることなく入
出力保護回路で必要とされる抵抗値を小さい面積で得る
ことが可能となり、ラッチアップやスピード低下を生じ
ることなく効果的な静電耐圧を得ることができるととも
に、入出力保護回路の小型化が実現でき、集積度を改善
することができ、しかも製造ロット間での拡散抵抗のバ
ラツキに対応し易いという問題がある。
【図１】本発明の一実施例の平面レイアウト図であり、
図２の回路を実現するための平面図である。
図２の回路を実現するための平面図である。
【図２】一般的な入出力保護回路の回路図である。
【図３】入出力保護回路の他の例の回路図である。
【図４】図２の入出力保護回路のレイアウトを示す平面
図である。
図である。
【図５】拡散抵抗の単位面積当たりの抵抗値と静電耐圧
の関係を示す図である。
の関係を示す図である。
【図６】不純物注入エネルギと拡散層抵抗との関係を示
す図である。
す図である。
【図７】不純物注入量と拡散層抵抗との関係を示す図で
ある。
ある。
１ 入力パッド ２ パンチスルートランジスタ ３ 保護抵抗 ４ ダイオード ５ 内部回路 ６ 高抵抗 ２１ ゲート ２２ Ｎ型拡散層 ２３，２４，２５ アルミニウム配線
Claims (1)
- 【請求項１】 拡散層抵抗を用いた入出力保護回路を備
える半導体集積回路装置において、前記拡散層の単位面
積当たりの抵抗値を、内部回路の拡散層の単位面積当た
りの抵抗値よりも大きくしたことを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25574092A JPH0685160A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25574092A JPH0685160A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685160A true JPH0685160A (ja) | 1994-03-25 |
Family
ID=17282977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25574092A Pending JPH0685160A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741397B1 (ko) * | 2000-09-18 | 2007-07-20 | 이스트 캐롤라이나 유니버스티 | 말을 더듬는 사람의 유창성을 증진시키기 위하여 외래발생 언어 신호들을 전달하는 방법 및 장치 |
| JP2008172121A (ja) * | 2007-01-15 | 2008-07-24 | Renesas Technology Corp | 半導体集積回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224270A (ja) * | 1989-11-10 | 1991-10-03 | Seiko Epson Corp | Ｍｉｓトランジスタを備えた半導体集積回路 |
-
1992
- 1992-08-31 JP JP25574092A patent/JPH0685160A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224270A (ja) * | 1989-11-10 | 1991-10-03 | Seiko Epson Corp | Ｍｉｓトランジスタを備えた半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741397B1 (ko) * | 2000-09-18 | 2007-07-20 | 이스트 캐롤라이나 유니버스티 | 말을 더듬는 사람의 유창성을 증진시키기 위하여 외래발생 언어 신호들을 전달하는 방법 및 장치 |
| JP2008172121A (ja) * | 2007-01-15 | 2008-07-24 | Renesas Technology Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| US4876584A (en) | Electrostatic discharge protection circuit | |
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| CN100514678C (zh) | 在接合焊盘下的低电容静电放电保护结构 | |
| JPH08274267A (ja) | 半導体装置 | |
| JPH0685160A (ja) | 半導体集積回路装置 | |
| JP3531808B2 (ja) | 保護回路および半導体装置 | |
| JPS6221018Y2 (ja) | ||
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| JPS6360547B2 (ja) | ||
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
| JP2555890B2 (ja) | 半導体集積回路の入力保護装置 | |
| JP2533855B2 (ja) | 半導体集積回路装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS60120569A (ja) | 入力回路 | |
| JPH08222703A (ja) | 半導体装置 | |
| JPH039559A (ja) | 半導体集積装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPH0613555A (ja) | 静電破壊対策回路 | |
| US5432369A (en) | Input/output protection circuit | |
| JP2649938B2 (ja) | 半導体装置 | |
| JPS62224960A (ja) | 半導体素子の入力保護装置 | |
| JPH01214225A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |