JPH0685114B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0685114B2 JPH0685114B2 JP61006634A JP663486A JPH0685114B2 JP H0685114 B2 JPH0685114 B2 JP H0685114B2 JP 61006634 A JP61006634 A JP 61006634A JP 663486 A JP663486 A JP 663486A JP H0685114 B2 JPH0685114 B2 JP H0685114B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- field effect
- effect transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 56
- 230000005669 field effect Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 230000006386 memory function Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000009977 dual effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示装置に係り、時に液晶表示装置（LCD）
に関する。
に関する。
［従来技術］ 米国特許第3872360号には、コンデンサを介して印加さ
れる直流信号によって駆動される動的散乱液晶表示装置
（DSM型LCD）の駆動装置が開示されている。コンデンサ
はトランジスタによって選択され周期的に充電される。
この駆動装置は、DSM型LCDを駆動するために20乃至30ボ
ルトの直流電圧信号を使用する。
れる直流信号によって駆動される動的散乱液晶表示装置
（DSM型LCD）の駆動装置が開示されている。コンデンサ
はトランジスタによって選択され周期的に充電される。
この駆動装置は、DSM型LCDを駆動するために20乃至30ボ
ルトの直流電圧信号を使用する。
これに対し、本発明による駆動回路は、ねじれ状ネマチ
ツク液晶表示材を駆動するのに1.5ボルトのレンジの交
流信号を使用する。動的散乱液晶表示材は、今までに信
頼できることが証明されており、高い直流電圧印加は駆
動回路にかなりのストレスと制限を与える。
ツク液晶表示材を駆動するのに1.5ボルトのレンジの交
流信号を使用する。動的散乱液晶表示材は、今までに信
頼できることが証明されており、高い直流電圧印加は駆
動回路にかなりのストレスと制限を与える。
米国特許4094582号は、１つの液晶画素につき１つの電
解効果トランジスタを使用する液晶表示装置用の駆動装
置を開示している。この装置はメモリを有しておらず、
液晶の両端にかなりの直流電圧を発生する。メモリが無
いため、この装置は低密度又は非常に高いリフレツシユ
速度のものに限定される。さらに、液晶画素両端に直流
電圧が発生すると、液晶材の信頼性が低下する。
解効果トランジスタを使用する液晶表示装置用の駆動装
置を開示している。この装置はメモリを有しておらず、
液晶の両端にかなりの直流電圧を発生する。メモリが無
いため、この装置は低密度又は非常に高いリフレツシユ
速度のものに限定される。さらに、液晶画素両端に直流
電圧が発生すると、液晶材の信頼性が低下する。
これに対し、本発明による駆動装置は、メモリが組込ま
れており、液晶画素両端に直流電圧が発生することはな
い。
れており、液晶画素両端に直流電圧が発生することはな
い。
米国特許第3485282号は、マトリツクス液晶表示装置と
は対照的な分割された液晶表示装置を開示している、こ
の特許の装置は、上記米国特許第3872360号と同様に、
液晶表示セグメントを駆動するコンデンサとトランジス
タとを有している。従つて、この装置も前述の装置と同
様にコンデンサの歩留り及び信頼性の問題がある。
は対照的な分割された液晶表示装置を開示している、こ
の特許の装置は、上記米国特許第3872360号と同様に、
液晶表示セグメントを駆動するコンデンサとトランジス
タとを有している。従つて、この装置も前述の装置と同
様にコンデンサの歩留り及び信頼性の問題がある。
本発明による駆動装置は、メモリが組込れており、画素
駆動データの記憶のためにコンデンサを必要としない。
駆動データの記憶のためにコンデンサを必要としない。
米国特許第4103297号は、上記米国特許第3872360号の改
良であり、個々の画素を駆動する感光電界効果トランジ
スタを作るのにイオン注入を使用する。しかし、この回
路もトランジスタとコンデンサを使用するものであり、
前述の欠点がある。
良であり、個々の画素を駆動する感光電界効果トランジ
スタを作るのにイオン注入を使用する。しかし、この回
路もトランジスタとコンデンサを使用するものであり、
前述の欠点がある。
アイ・ビー・エム・テクニカル・ディスクロージャ・ブ
ルテン（IBM Technical Disclosure Bulletin）、第23
巻、第６号、1980年11月、第2557頁は、画素毎にコンデ
ンサと抵抗を必要とする液晶駆動装置を開示している。
ルテン（IBM Technical Disclosure Bulletin）、第23
巻、第６号、1980年11月、第2557頁は、画素毎にコンデ
ンサと抵抗を必要とする液晶駆動装置を開示している。
アイ・ビー・エム・テクニカル・ディスクロージャ・ブ
ルテン（IBM Technical Disclosure Bulletin）、第24
巻、第7B号、1981年12月、第3681頁には、各画素記憶用
のコンデンサを必要とする液晶表示装置（LCD）のため
の交流駆動装置が開示されている。
ルテン（IBM Technical Disclosure Bulletin）、第24
巻、第7B号、1981年12月、第3681頁には、各画素記憶用
のコンデンサを必要とする液晶表示装置（LCD）のため
の交流駆動装置が開示されている。
上記従来技術は、液晶表示装置を駆動する種々の技術を
開示しているが、各画素ドライバ用に内部メモリを設け
ることにより、コンデンサのような別個のメモリ素子を
不要にした駆動装置は開示していない。
開示しているが、各画素ドライバ用に内部メモリを設け
ることにより、コンデンサのような別個のメモリ素子を
不要にした駆動装置は開示していない。
アイ・イー・イー・イー・エレクトロン・デバイス・レ
ターズ（IEEE Electron Devices Letters）、Vol.EDL−
１、No.9、1980年９月、第1797頁のジマリア（DiMari
a）外の論文には、シリコが豊富なSiO2電子インジエク
タ及びフローテイング多結晶シリコン記憶層を使用する
電子的に改変可能なメモリを含むデュアル電子インジェ
クタ構造が開示されている。しかし、この論文には、後
述の本発明の好ましい実施例は開示されておらず示唆も
されていない。
ターズ（IEEE Electron Devices Letters）、Vol.EDL−
１、No.9、1980年９月、第1797頁のジマリア（DiMari
a）外の論文には、シリコが豊富なSiO2電子インジエク
タ及びフローテイング多結晶シリコン記憶層を使用する
電子的に改変可能なメモリを含むデュアル電子インジェ
クタ構造が開示されている。しかし、この論文には、後
述の本発明の好ましい実施例は開示されておらず示唆も
されていない。
米国特許第4104675号は、導電体からシリコンの豊富な
絶縁体への正孔又は電子の注入を著しく改良するために
金属又はシリコンと純粋のSiO2との間にシリコンが豊富
なSiO2の傾斜バンド・ギャップ構造を使用することを開
示している。上述のデュアル電子インジェクタ構造の製
造に使用されているのがこの概念である。この特許も本
発明による液晶表示装置駆動回路を全く示唆していな
い。
絶縁体への正孔又は電子の注入を著しく改良するために
金属又はシリコンと純粋のSiO2との間にシリコンが豊富
なSiO2の傾斜バンド・ギャップ構造を使用することを開
示している。上述のデュアル電子インジェクタ構造の製
造に使用されているのがこの概念である。この特許も本
発明による液晶表示装置駆動回路を全く示唆していな
い。
1981年アイ・イー・イー・イー・インターナショナル・
ソリッド・ステート・サーキット・コンファレンス（19
81 IEEE International Solid States Circuit Confere
nce）の議事録の第38頁には、単一極性電圧で動作し且
つ電界効果トランジスタ動作に依存して書込又は消去動
作を行なうデュアル・ゲート・フローティング・ゲート
電界効果トランジスタが開示されている。
ソリッド・ステート・サーキット・コンファレンス（19
81 IEEE International Solid States Circuit Confere
nce）の議事録の第38頁には、単一極性電圧で動作し且
つ電界効果トランジスタ動作に依存して書込又は消去動
作を行なうデュアル・ゲート・フローティング・ゲート
電界効果トランジスタが開示されている。
本発明は、同様な型の“デュアル・ゲート”デュアル電
子インジェクタ構造（DEIS）を画素駆動回路に採り入れ
るものである。デュアル電子インジェクタ構造素子は、
画素の状態すなわち選択されたかされないかを記憶する
ように作用する。選択された状態では、デュアル状態イ
ンジェクタ構造素子は導通状態にあり、交流駆動信号が
液晶セルの両端に印加される。他方、デュアル電子イン
ジェクタ構造素子がオフにプログラムされているときに
は、開放回路の状態にあり、液晶画素から交流信号が絶
縁される。
子インジェクタ構造（DEIS）を画素駆動回路に採り入れ
るものである。デュアル電子インジェクタ構造素子は、
画素の状態すなわち選択されたかされないかを記憶する
ように作用する。選択された状態では、デュアル状態イ
ンジェクタ構造素子は導通状態にあり、交流駆動信号が
液晶セルの両端に印加される。他方、デュアル電子イン
ジェクタ構造素子がオフにプログラムされているときに
は、開放回路の状態にあり、液晶画素から交流信号が絶
縁される。
しかし、本発明は、前述のように単結晶シリコン像にデ
ュアル電子インジェクタ構造を使用するかわりに、多結
晶シリコン上にデュアル電子インジェクタ構造を採用す
る。デュアル電子インジェクタ構造を作り出すのに使用
される処理技術は、大領域表示装置のために多結晶電界
効果トランジスタを製造するのに使用される処理技術と
両立する。具体的に述べると、これらの処理は、比較的
低温（600℃）における低圧気相成長（CVD）を含む。
ュアル電子インジェクタ構造を使用するかわりに、多結
晶シリコン上にデュアル電子インジェクタ構造を採用す
る。デュアル電子インジェクタ構造を作り出すのに使用
される処理技術は、大領域表示装置のために多結晶電界
効果トランジスタを製造するのに使用される処理技術と
両立する。具体的に述べると、これらの処理は、比較的
低温（600℃）における低圧気相成長（CVD）を含む。
1980年発行の“アイ・イー・ディー・エム・テクニカル
・ダイジェスト（IEDM Technical Digest）”の第703頁
乃至第706頁に掲載されたエス・デップ（S.Depp）、エ
イ・ジュリアナ（A.Juliana）及びビー・ヒューズ（B.H
uth）による“大領域入出用多結晶電界効果トランジス
タ（Polysilicon FET Devices for Large Area Input/O
utput Applications）”という題の論文には、多結晶シ
リコンを使用した電界効果トランジスタだけでなく、大
領域液晶表示装置用の画素回路駆動構成を開示してい
る。
・ダイジェスト（IEDM Technical Digest）”の第703頁
乃至第706頁に掲載されたエス・デップ（S.Depp）、エ
イ・ジュリアナ（A.Juliana）及びビー・ヒューズ（B.H
uth）による“大領域入出用多結晶電界効果トランジス
タ（Polysilicon FET Devices for Large Area Input/O
utput Applications）”という題の論文には、多結晶シ
リコンを使用した電界効果トランジスタだけでなく、大
領域液晶表示装置用の画素回路駆動構成を開示してい
る。
この論文に開示された画素駆動回路は、画素毎のメモリ
素子としてのコンデンサを除去し、これをメモリ回路で
置換している。メモリ回路はラッチすなわちフリップフ
ロップである。第１態様においては、回路は４個のトラ
ンジスタと２個の多結晶シリコンの抵抗とを含んで構成
される。第２態様においては、抵抗は能動素子と置換さ
れる、CMOSバージョンである。第１態様は製造がいくら
か容易であるが、直流電力を消費する。第２態様では、
CMOSラッチは直流電力を消費しないが、全部で６個の能
動素子を必要とする。
素子としてのコンデンサを除去し、これをメモリ回路で
置換している。メモリ回路はラッチすなわちフリップフ
ロップである。第１態様においては、回路は４個のトラ
ンジスタと２個の多結晶シリコンの抵抗とを含んで構成
される。第２態様においては、抵抗は能動素子と置換さ
れる、CMOSバージョンである。第１態様は製造がいくら
か容易であるが、直流電力を消費する。第２態様では、
CMOSラッチは直流電力を消費しないが、全部で６個の能
動素子を必要とする。
要するに、この論文が示唆している画素回路は、本発明
よりもかなり複雑なメモリを有している。
よりもかなり複雑なメモリを有している。
［発明が解決しようとする問題点］ 本発明は、コンデンサやフリップフロップ等記憶専用素
子が不用な簡単な構成の駆動回路を有する液晶表示装置
を提供することを目的とする。
子が不用な簡単な構成の駆動回路を有する液晶表示装置
を提供することを目的とする。
［問題点を解決するための手段］ 上記目的を達成するために、本発明は、データ記憶及び
画素信号選択機能を有する電界効果トランジスタを各画
素に関連付けて配設するものである。
画素信号選択機能を有する電界効果トランジスタを各画
素に関連付けて配設するものである。
［実施例］ 大領域すなわち多画素含有液晶表示装置は、多重表示装
置に関連した受動マトリックス・アドレシングと対照的
な“能動マトリックス・アドレッシング”を使用して駆
動する必要がある。受動アドレッシング表示装置の場
合、液晶“セル”を横切る電界は、セル位置に置ける各
ＸラインとＹラインの同時発生電界によって決るが、能
動アドレシングの場合、アドレス線は個々の画素と電気
的に接触する能動素子を制御する。
置に関連した受動マトリックス・アドレシングと対照的
な“能動マトリックス・アドレッシング”を使用して駆
動する必要がある。受動アドレッシング表示装置の場
合、液晶“セル”を横切る電界は、セル位置に置ける各
ＸラインとＹラインの同時発生電界によって決るが、能
動アドレシングの場合、アドレス線は個々の画素と電気
的に接触する能動素子を制御する。
本発明は、ねじれ状ネマチックとして知られているある
種の液晶材を染料とともに使用する。この液晶材は（単
一の偏光子を使用して）光学特性を不透明から透明に変
化させるのに非常に小さな交流信号（0.5乃至1.5ボルト
（rms）の大きさ）を必要とする重要な特性を有する。
種の液晶材を染料とともに使用する。この液晶材は（単
一の偏光子を使用して）光学特性を不透明から透明に変
化させるのに非常に小さな交流信号（0.5乃至1.5ボルト
（rms）の大きさ）を必要とする重要な特性を有する。
しかし、液晶を駆動する場合の重要な問題は、25ミリボ
ルトより大きな直流成分を有する信号を液晶画素両端に
印加されてはならないということである。
ルトより大きな直流成分を有する信号を液晶画素両端に
印加されてはならないということである。
液晶材は記憶能力を有していないので、各液晶画素に関
連して例えばラッチやコンデンサのような電子的メモリ
要素を従来は設けていた。
連して例えばラッチやコンデンサのような電子的メモリ
要素を従来は設けていた。
本発明の利点を享受できる液晶表示装置には、シリコン
をベースとした液晶表示装置が含まれる。
をベースとした液晶表示装置が含まれる。
第２図には、本発明が適用された液晶表示装置の一例が
示されている。この液晶表示装置10は、例えばねじれ状
ネマチツク材のような液晶材の層12を含む。この液晶材
層12は、導電ガラス板16のような共通電極と、電極マト
リックスを支持するシリコン基板14との間に挟まれてい
る。電極マトリックスの各電極は電界効果トランジスタ
回路によって駆動され、また１つの画素を画定する。
示されている。この液晶表示装置10は、例えばねじれ状
ネマチツク材のような液晶材の層12を含む。この液晶材
層12は、導電ガラス板16のような共通電極と、電極マト
リックスを支持するシリコン基板14との間に挟まれてい
る。電極マトリックスの各電極は電界効果トランジスタ
回路によって駆動され、また１つの画素を画定する。
第３図には、本発明が適用された液晶表示装置の別の例
が示されている。この例は、溶融石英又はアルミナ上の
多結晶シリコン層24とガラス板22との間に挟まれた液晶
材20を含む。デポジツト（堆積）された多結晶シリコン
が電界効果トランジスタを形成するのに使用される。
が示されている。この例は、溶融石英又はアルミナ上の
多結晶シリコン層24とガラス板22との間に挟まれた液晶
材20を含む。デポジツト（堆積）された多結晶シリコン
が電界効果トランジスタを形成するのに使用される。
第１図には、液晶表示画素を駆動する本発明による駆動
回路の一実施例が示されている。電界効果トランジスタ
T1は、前述のジマリア外の論文に開示されているような
電子的に改変可能な電界効果トランジスタである。大領
域ガラス上に多結晶シリコン素子の場合には同様な構造
はジマリア外の論文に開示されているようなデュアル電
子インジェクタ構造として作ることができる。このため
の処理は、Siの豊富なSiO2/SiO2/Siの豊富なSiO2のサン
ドイッチ層を作るために気相成長（CVD）を含む。多結
晶電界効果トランジスタのドーピング及び導通特性が異
なることに応じて、デュアル電子インジェクタ構造（DE
IS）の厚さが変化する。
回路の一実施例が示されている。電界効果トランジスタ
T1は、前述のジマリア外の論文に開示されているような
電子的に改変可能な電界効果トランジスタである。大領
域ガラス上に多結晶シリコン素子の場合には同様な構造
はジマリア外の論文に開示されているようなデュアル電
子インジェクタ構造として作ることができる。このため
の処理は、Siの豊富なSiO2/SiO2/Siの豊富なSiO2のサン
ドイッチ層を作るために気相成長（CVD）を含む。多結
晶電界効果トランジスタのドーピング及び導通特性が異
なることに応じて、デュアル電子インジェクタ構造（DE
IS）の厚さが変化する。
デュアル電子インジェクタ構造の電子的改変可能電界効
果トランジスタの動作は次の通りである。
果トランジスタの動作は次の通りである。
電界効果トランジスタT1を消去する場合、すなわち制御
ゲートからフローテイング・ゲートへ負電荷を転送する
場合、入力Ａ（ロウＡ）に約＋15ボルトの正電圧を印加
すると同時に入力Ｂ（カラムＢ）に０ボルトを印加する
と、電界効果トランジスタT1は、閾値電圧（VTH）が約
＋8Vのエンハンス・モードFETになる。電界効果トラン
ジスタT1と同じカラム（列）の選択されない各電界効果
トランジスタのロウ入力（Ａ′等）は7.5Vにバイアスさ
れる。7.5Vはこれらの外のデバイスをターン・オンさせ
るには不適当なバイアスである。すなわち、7.5Vは非選
択デバイスの導電特性に変化を生じさせるには不十分な
電圧である。電界効果トランジスタの導通を制御する電
圧は、すべて共通にV1が印加されるソースと制御ゲート
Ａ（Ａ′等）の間のそれである。V1信号は常に正である
（第４図参照）。選択されない電界効果トランジスタの
２つの入力間の電圧は7.5V（7.5−０）である。このと
き、他のカラムは7.5Vにバイアスされているので、他の
カラムにあって且つロウＡにあるデバイスは7.5V（15−
7.5）にバイアスされる。そして、残りのデバイスはす
べて0V（7.5−7.5）にバイアスされる。従って、何らか
の電荷転送が生じるのは、カラムＢが0Vであり且つロウ
入力Ａが15Vであるデバイスだけである。他のすべての
デバイスの入力間の電界は、制御ゲートからフローティ
ング・ゲートへの電荷転送を生じさせるには不適当なも
のである。
ゲートからフローテイング・ゲートへ負電荷を転送する
場合、入力Ａ（ロウＡ）に約＋15ボルトの正電圧を印加
すると同時に入力Ｂ（カラムＢ）に０ボルトを印加する
と、電界効果トランジスタT1は、閾値電圧（VTH）が約
＋8Vのエンハンス・モードFETになる。電界効果トラン
ジスタT1と同じカラム（列）の選択されない各電界効果
トランジスタのロウ入力（Ａ′等）は7.5Vにバイアスさ
れる。7.5Vはこれらの外のデバイスをターン・オンさせ
るには不適当なバイアスである。すなわち、7.5Vは非選
択デバイスの導電特性に変化を生じさせるには不十分な
電圧である。電界効果トランジスタの導通を制御する電
圧は、すべて共通にV1が印加されるソースと制御ゲート
Ａ（Ａ′等）の間のそれである。V1信号は常に正である
（第４図参照）。選択されない電界効果トランジスタの
２つの入力間の電圧は7.5V（7.5−０）である。このと
き、他のカラムは7.5Vにバイアスされているので、他の
カラムにあって且つロウＡにあるデバイスは7.5V（15−
7.5）にバイアスされる。そして、残りのデバイスはす
べて0V（7.5−7.5）にバイアスされる。従って、何らか
の電荷転送が生じるのは、カラムＢが0Vであり且つロウ
入力Ａが15Vであるデバイスだけである。他のすべての
デバイスの入力間の電界は、制御ゲートからフローティ
ング・ゲートへの電荷転送を生じさせるには不適当なも
のである。
同様に、電荷効果トランジスタT1に書込みを行うには、
入力Ａに0V、入力Ｂに正の15Vを印加することによって
フローティング・ゲートからの負の電荷を除去する。同
じ列の選択されない電界効果トランジスタの各ロウ電圧
は7.5Vにセットされ、これらの制御ゲート間に印加され
る7.5V（7.5−15）という合計電圧によって妨害される
ことはない。表面ドーピング等の適当な設計により、フ
ローティング・ゲート電荷が除去された各選択された電
界効果トランジスタは−8Vという負の閾値を有するよう
になり、ディプリーション・モード・デバイスになる。
入力Ａに0V、入力Ｂに正の15Vを印加することによって
フローティング・ゲートからの負の電荷を除去する。同
じ列の選択されない電界効果トランジスタの各ロウ電圧
は7.5Vにセットされ、これらの制御ゲート間に印加され
る7.5V（7.5−15）という合計電圧によって妨害される
ことはない。表面ドーピング等の適当な設計により、フ
ローティング・ゲート電荷が除去された各選択された電
界効果トランジスタは−8Vという負の閾値を有するよう
になり、ディプリーション・モード・デバイスになる。
第４図は、本発明によるエンハンストメント・モード・
デバイスとディプリーション・モード・デバイスの電流
・電圧特性を示す遷移図である。
デバイスとディプリーション・モード・デバイスの電流
・電圧特性を示す遷移図である。
駆動回路がどのようにして選択された画素にバイアスを
与えるのかということを説明するために、まず、電界効
果トランジスタT1が書込みをうけ、ディプリーシヨン・
モード・デバイスになっているものとする。電界効果ト
ランジスタのゲートにかかる全駆動電圧は（Ａの電圧−
V1の電圧）である。電圧V1は、約3V（これから数ボルト
変化可能）のバイアスVREFに重畳される２乃至4Vのピー
クピーク値の交流電圧であり、直流成分を含まない。
今、電界効果トランジスタT1はかなりの順バイアスによ
りディプリーション・モード・デバイスになっているの
で、そのインピーダンスは低く且つ液晶インピーダンス
に比較して非常に低い。その結果液晶画素に印加される
電圧は、直流成分を含まない全交流電圧（2-4Vp-p）で
ある。
与えるのかということを説明するために、まず、電界効
果トランジスタT1が書込みをうけ、ディプリーシヨン・
モード・デバイスになっているものとする。電界効果ト
ランジスタのゲートにかかる全駆動電圧は（Ａの電圧−
V1の電圧）である。電圧V1は、約3V（これから数ボルト
変化可能）のバイアスVREFに重畳される２乃至4Vのピー
クピーク値の交流電圧であり、直流成分を含まない。
今、電界効果トランジスタT1はかなりの順バイアスによ
りディプリーション・モード・デバイスになっているの
で、そのインピーダンスは低く且つ液晶インピーダンス
に比較して非常に低い。その結果液晶画素に印加される
電圧は、直流成分を含まない全交流電圧（2-4Vp-p）で
ある。
第４図にはV1の波形が示されている。
V1の正味電圧は常に正である。従って、アレイ中のどの
電界効果トランジスタのゲート（Ａ）とソース（V1）と
の間の電圧は7.5Vより低く、これはエンハンスメント・
モード・デバイスの閾値より常に低い。
電界効果トランジスタのゲート（Ａ）とソース（V1）と
の間の電圧は7.5Vより低く、これはエンハンスメント・
モード・デバイスの閾値より常に低い。
エンハンスメント・モード・デバイスである“消去”さ
れた電界効果トランジスタは液晶に対して非常に高いイ
ンピーダンスを示す。従って、交流信号はこれらの電界
効果トランジスタを通って、液晶セルに印加されること
がない。オフにバイアスされたエンハンスメント・モー
ドの電界効果トランジスタのインピーダンスは、非常に
小さな容量と考えることができ、液晶セルのインピーダ
ンスは非常に大きな容量を考えることができる。両者の
比は約１対1000である。同様に、オフにバイアスされた
エンハンスメント・モード電界効果トランジスタの抵抗
は100メグオームより大きく、R1（R2等）は１メグオー
ムである。このインピーダンス比は、選択されない画素
に印加される交流信号が無視できるものとなるように設
定される。
れた電界効果トランジスタは液晶に対して非常に高いイ
ンピーダンスを示す。従って、交流信号はこれらの電界
効果トランジスタを通って、液晶セルに印加されること
がない。オフにバイアスされたエンハンスメント・モー
ドの電界効果トランジスタのインピーダンスは、非常に
小さな容量と考えることができ、液晶セルのインピーダ
ンスは非常に大きな容量を考えることができる。両者の
比は約１対1000である。同様に、オフにバイアスされた
エンハンスメント・モード電界効果トランジスタの抵抗
は100メグオームより大きく、R1（R2等）は１メグオー
ムである。このインピーダンス比は、選択されない画素
に印加される交流信号が無視できるものとなるように設
定される。
前述のように、液晶画素に直流分が印加されないように
することが非常に重要である。従って、オフにバイアス
された電界効果トランジスタ用導通路を与えるために抵
抗R1、R2等が配設される。すべての電界効果トランジス
タはいくらかの漏洩電流があり、その最大値が25ナノア
ンペア以下とすると、１メグオームの抵抗による直流シ
フトは25mVであり、液晶に対して許容できるレベルであ
る。
することが非常に重要である。従って、オフにバイアス
された電界効果トランジスタ用導通路を与えるために抵
抗R1、R2等が配設される。すべての電界効果トランジス
タはいくらかの漏洩電流があり、その最大値が25ナノア
ンペア以下とすると、１メグオームの抵抗による直流シ
フトは25mVであり、液晶に対して許容できるレベルであ
る。
要するに、第１図に示された回路は、多くの画素を含む
液晶表示装置に対し非常に簡単な駆動回路で書込み又は
消去を行うことのできる能力を保証する。本発明のこの
ような簡単な駆動回路は、メモリを含むフレッシュ電子
装置を不要にする。さらに、停電でも情報は消失しな
い。
液晶表示装置に対し非常に簡単な駆動回路で書込み又は
消去を行うことのできる能力を保証する。本発明のこの
ような簡単な駆動回路は、メモリを含むフレッシュ電子
装置を不要にする。さらに、停電でも情報は消失しな
い。
［発明の効果］ 以上の説明から明らかなように、本発明は、データ記憶
及び画素信号選択機能を有する電界効果トランジスタを
各画素に関連付けて設けるものであるから、コンデンサ
やフリップフロップ等記憶専用素子が不要であり、液晶
表示装置の駆動回路を簡単にすることができる。
及び画素信号選択機能を有する電界効果トランジスタを
各画素に関連付けて設けるものであるから、コンデンサ
やフリップフロップ等記憶専用素子が不要であり、液晶
表示装置の駆動回路を簡単にすることができる。
第１図は本発明による画素駆動回路の一例を示す回路
図、 第２図は本発明による液晶表示装置の一例を示す斜視
図、 第３図は本発明による液晶表示装置の別の例を示す斜視
図 第４図は第３図の駆動回路の遷移機能を示す波形図であ
る。 10……液晶表示装置、12、20……液晶材、14……シリコ
ン基板、16、22……ガラス板、24……多結晶シリコン基
板。
図、 第２図は本発明による液晶表示装置の一例を示す斜視
図、 第３図は本発明による液晶表示装置の別の例を示す斜視
図 第４図は第３図の駆動回路の遷移機能を示す波形図であ
る。 10……液晶表示装置、12、20……液晶材、14……シリコ
ン基板、16、22……ガラス板、24……多結晶シリコン基
板。
Claims (2)
- 【請求項１】ガラス板と、 液晶表示装置における画素を画定する表示電極マトリツ
クスを支持する、少なくとも表面部分が半導体材料から
なる基板と、 前記ガラス板と前記基板との間に介挿された液晶材と、 前記表示電極のそれぞれに対応して配設され、対応する
表示電極に駆動信号を供給するための記憶機能を有する
電界効果トランジスタであって、制御ゲート及びフロー
ティング・ゲートを有し、該制御ゲートに印加される電
圧によってエンハンスメント・モード及びディプリーシ
ョン・モードに切り換えられる電界効果トランジスタ
と、 前記液晶表示装置において像を表示するために前記電界
効果トランジスタのエンハンスメント・モード及びディ
プリーション・モードの切り換えを行うために前記制御
ゲートに電圧を選択的に印加するための手段と、 を具備する液晶表示装置。 - 【請求項２】前記制御ゲートに電圧を印加するための手
段は、ロウ及びカラムに配設される選択線を含み、各前
記制御ゲートは、関連する前記ロウ及びカラムの選択線
にそれぞれ接続された第１及び第２の制御ゲートを有す
ることを特徴とする請求項１記載の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/724,128 US4699469A (en) | 1985-04-17 | 1985-04-17 | Liquid crystal display |
| US724128 | 1985-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241797A JPS61241797A (ja) | 1986-10-28 |
| JPH0685114B2 true JPH0685114B2 (ja) | 1994-10-26 |
Family
ID=24909136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61006634A Expired - Fee Related JPH0685114B2 (ja) | 1985-04-17 | 1986-01-17 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4699469A (ja) |
| EP (1) | EP0198954B1 (ja) |
| JP (1) | JPH0685114B2 (ja) |
| CA (1) | CA1236941A (ja) |
| DE (1) | DE3576738D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900004989B1 (en) * | 1986-09-11 | 1990-07-16 | Fujitsu Ltd | Active matrix type display and driving method |
| US5309264A (en) * | 1992-04-30 | 1994-05-03 | International Business Machines Corporation | Liquid crystal displays having multi-domain cells |
| US5643297A (en) * | 1992-11-09 | 1997-07-01 | Endovascular Instruments, Inc. | Intra-artery obstruction clearing apparatus and methods |
| JP4119198B2 (ja) * | 2002-08-09 | 2008-07-16 | 株式会社日立製作所 | 画像表示装置および画像表示モジュール |
| TW200918994A (en) * | 2007-10-23 | 2009-05-01 | Au Optronics Corp | A liquid crystal display panel |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863247A (en) * | 1972-10-18 | 1975-01-28 | Suwa Seikosha Kk | Driving circuit for liquid crystal display cell |
| US4116544A (en) * | 1973-02-12 | 1978-09-26 | Beckman Instruments, Inc. | Liquid crystal reflective display apparatus |
| US3862360A (en) * | 1973-04-18 | 1975-01-21 | Hughes Aircraft Co | Liquid crystal display system with integrated signal storage circuitry |
| JPS51132940A (en) * | 1975-05-14 | 1976-11-18 | Sharp Corp | Electric source apparatus |
| US4089038A (en) * | 1976-03-30 | 1978-05-09 | E. I. Du Pont De Nemours And Co. | Dielectric compositions of zirconates and/or aluminates and devices thereof |
| US4103297A (en) * | 1976-12-20 | 1978-07-25 | Hughes Aircraft Company | Light-insensitive matrix addressed liquid crystal display system |
| US4093355A (en) * | 1977-02-04 | 1978-06-06 | General Motors Corporation | Symmetrical internal heater for liquid crystal display |
| US4443064A (en) * | 1979-11-30 | 1984-04-17 | Hughes Aircraft Company | High resolution AC silicon MOS-light-valve substrate |
| EP0034796B1 (en) * | 1980-02-22 | 1987-09-16 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| EP0087232B1 (en) * | 1982-02-19 | 1989-08-09 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Liquid crystal displays |
| JPS58182685A (ja) * | 1982-04-20 | 1983-10-25 | セイコーエプソン株式会社 | 表示体パネル |
| US4602850A (en) * | 1984-03-08 | 1986-07-29 | Vidium, Inc. | Light valve display having integrated driving circuits and shield electrode |
-
1985
- 1985-04-17 US US06/724,128 patent/US4699469A/en not_active Expired - Lifetime
- 1985-12-03 EP EP85115323A patent/EP0198954B1/en not_active Expired
- 1985-12-03 DE DE8585115323T patent/DE3576738D1/de not_active Expired - Lifetime
-
1986
- 1986-01-17 JP JP61006634A patent/JPH0685114B2/ja not_active Expired - Fee Related
- 1986-01-27 CA CA000500421A patent/CA1236941A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4699469A (en) | 1987-10-13 |
| DE3576738D1 (de) | 1990-04-26 |
| EP0198954B1 (en) | 1990-03-21 |
| EP0198954A1 (en) | 1986-10-29 |
| JPS61241797A (ja) | 1986-10-28 |
| CA1236941A (en) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824003A (en) | Liquid crystal display panel | |
| US4430648A (en) | Combination matrix array display and memory system | |
| US4731610A (en) | Balanced drive electronic matrix system and method of operating the same | |
| JP5813840B2 (ja) | 半導体装置 | |
| KR100526268B1 (ko) | 저전력 유기발광다이오드 픽셀 회로 | |
| US5361224A (en) | Nonvolatile memory device having ferroelectric film | |
| US4655550A (en) | Ferro-electric liquid crystal display with steady state voltage on front electrode | |
| US3760378A (en) | Semiconductor memory using variable threshold transistors | |
| KR19980082735A (ko) | 벌크형 1트랜지스터 구조의 강유전체 메모리소자 | |
| WO1995027982A1 (en) | Non-volatile memory | |
| JPH0640068A (ja) | 集積薄膜トランジスタ電子写真書き込みヘッド | |
| JPH07202035A (ja) | 不揮発性半導体メモリ | |
| GB2062391A (en) | Semiconductor memory circuit | |
| EP0083418B1 (en) | Non-volatile dynamic ram cell | |
| JPH0685114B2 (ja) | 液晶表示装置 | |
| JPH11109891A (ja) | ２次元アクティブマトリクス型光変調素子並びに２次元アクティブマトリクス型発光素子 | |
| JPH0544195B2 (ja) | ||
| JPH03229221A (ja) | 液晶パネル | |
| EP0022266B1 (en) | Semiconductor circuit device | |
| JPS58118090A (ja) | 記憶装置 | |
| US6385077B1 (en) | Non-volatile memory cell and sensing method | |
| JPH03101168A (ja) | 半導体不揮発性メモリ | |
| JPS58180063A (ja) | 薄膜トランジスタ | |
| JPH01501023A (ja) | 不揮発性メモリー・セル・アレイ | |
| JPH09113867A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |