JPH09113867A

JPH09113867A - 液晶表示装置及びその製造方法

Info

Publication number: JPH09113867A
Application number: JP26889195A
Authority: JP
Inventors: Taro Abe; 太朗安部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-10-17
Filing date: 1995-10-17
Publication date: 1997-05-02
Anticipated expiration: 2015-10-17
Also published as: JP3299872B2

Abstract

(57)【要約】【課題】各々の画素の液晶駆動装置を時間的に連続し
て制御でき、さらに、画像情報記憶回路等を各画素ごと
に有することによって、入力されたデータの処理を行う
機構が簡単な入力表示一体型の液晶表示装置を提供し、
入力表示一体型の液晶表示装置のコンパクト化や低コス
ト化を達成する。【解決手段】複数の画素(12)を有する液晶表示装置で
あって、透光性を有する第１の基板(1)と、該第１の基
板に対向する第２の基板(6)と、該第１の基板と該第２
の基板との間に狭持された液晶層(7)とを備え、該複数
の画素の各々は、各画素に割り当てられた画像情報を記
憶し、該記憶している画像情報に応じた電圧を該液晶層
の選択された領域に印加する画像情報記憶回路と、該画
像情報記憶回路に接続されたセンサー(5)とを備え、各
画素の該画像情報記憶回路は、画像情報記憶素子(3)
と、該画像情報記憶素子に電気的に接続された透明画素
電極(2)とを備えており、該センサーの電位に応じて、
各画素の該画像情報記憶回路が記憶する画像情報が変更
され該透明画素電極の電位が変更される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置およ
びその製造方法に関し、特に、入力表示一体型の画面か
ら画像情報が入力される液晶表示装置およびその製造方
法に関する。

【０００２】

【従来の技術】近年、透明電極と半導体薄膜を用いたＴ
ＦＴを表面に形成した硝子等の透明な絶縁性基板と、電
界の強さによって遮光特性が変化する液晶とを利用し
た、コンパクトな液晶表示装置の開発が行われている。
また、表示装置の表面に電気的センサーを設けることに
よって、ユーザーが任意にペン入力の方式で画像の書き
換えができる入力表示一体型の液晶表示装置の開発も行
われている。

【０００３】このような入力画像情報を記憶する装置を
ディスプレイに内蔵した入力表示一体型の液晶表示装置
の例として、特開昭５８−２００３８４号、または特開
平３−２９４９１８号に示されるような装置がある。

【０００４】図２７に、アクティブマトリクス方式に基
づいた従来の液晶表示装置２３００の回路構成を示す。
液晶表示装置２３００では、各画素の画像情報に対応す
る電気信号を転送するための配線２３０３および２３０
４が、画像表示領域２３０１の外部から内部へと配置さ
れている。液晶駆動用ＴＦＴ２３０５および液晶駆動用
透明電極２３０６を有する各々の画素は、２次元マトリ
クスを構成する。各々の画素は電気的に独立しているわ
けではなく、配線２３０３および２３０４に接続されて
おり、行と列のアドレスで管理されている。各々の画素
はドライバー２３０７および２３０８によって駆動され
る。

【０００５】図２８に、ディスプレイ上の画像情報を記
憶する従来の入力表示一体型の液晶表示装置３００を示
す。液晶表示装置３００では、入力ペン３０３を用いて
画像情報を入力する。液晶表示装置３００は液晶表示装
置２３００と同様に、各画素の画像情報に対応する電気
信号を転送するための配線が、画像表示領域３０１の外
部から画像表示領域３０１の内部へと配置されている。
さらに、それぞれのアドレスの画素に対応した画像情報
を保存する画像情報記憶回路３１３が画面表示領域３０
１以外の箇所に設置されている。画素の液晶駆動装置３
１４、３１７、３１８、増幅器３２０、および画像情報
記憶回路３１３を制御する装置３１６、３１９等もま
た、画面表示領域以外の箇所に設置されている。そし
て、画素のアドレスを決定する行と列に対応する２種類
の信号用配線３０８および３０９が、この液晶駆動装置
に接続されている。各々の画素の液晶駆動装置は、画像
情報記憶回路３１３内の該当するアドレスに記憶されて
いる情報に従って、各々の画素電極を駆動するように制
御される。

【０００６】

【発明が解決しようとする課題】従来例の入力表示一体
型の液晶表示装置では、画面全体の画像データの入出力
の制御は信号線の走査により行われる。液晶表示装置２
３００において、Ｙドライバー２３０８からの配線のう
ちの１本に共通に接続されている各々の画素を、Ｘドラ
イバー２３０７によって同時に独立に制御することは可
能であるが、Ｙドライバー２３０８からの配線が異なる
画素を同時に制御する事は不可能である。すなわち、Ｙ
ドライバー２３０８は同時に２本以上の配線を駆動する
ことができず、Ｙドライバー２３０８からの配線を一本
づつ走査することによって、画面全体の画像が制御され
る。このように、従来の液晶表示装置では、各々の画素
の液晶駆動装置を時間的に連続して制御することは不可
能であり、周期的にしか制御できないという課題があっ
た。また、個々の画素において、この１周期の間に入出
力を制御できない時間が存在するという課題があった。
したがって、画面上でのペンの動きが速い場合には、画
像表示がペンの動きに追随できない場合があった。

【０００７】また、画像情報を記憶するための画像情報
記憶回路、画像情報に応じて画素内の液晶駆動装置を制
御するための装置、および駆動装置への配線を、表示画
面領域以外の箇所に必要とする。また、入力されたデー
タの処理を行う複雑な機構が必要となる。さらに、各画
素の画像情報に応じた電気信号を転送するための配線
を、画像表示領域外から画像表示領域内へと、絶縁性基
板上に配置する必要がある。したがって、従来の入力表
示一体型の液晶表示装置では、上記の理由により、コン
パクト化や低コスト化に限界があった。

【０００８】本発明は上記事情を鑑みてなされたもので
あり、その目的とするところは上記課題を解決した液晶
表示装置およびその製造方法を提供することである。

【０００９】

【課題を解決するための手段】本発明による液晶表示装
置は、複数の画素を有する液晶表示装置であって、透光
性を有する第１の基板と、該第１の基板に対向する第２
の基板と、該第１の基板と該第２の基板との間に狭持さ
れた液晶層とを備え、該複数の画素の各々は、各画素に
割り当てられた画像情報を記憶し、該記憶している画像
情報に応じた電圧を該液晶層の選択された領域に印加す
る画像情報記憶回路と、該画像情報記憶回路に接続され
たセンサーとを備え、各画素の該画像情報記憶回路は、
画像情報記憶素子と、該画像情報記憶素子に電気的に接
続された透明画素電極とを備えており、該センサーの電
位に応じて、各画素の該画像情報記憶回路が記憶する画
像情報が変更され該透明画素電極の電位が変更され、そ
のことにより上記目的が達成される。

【００１０】前記センサーは、前記各画素の表面に露出
した電極を有しており、該電極の電位は、先端の電位が
所定電位に設定された入力部材によって変更されてもよ
い。前記画像情報記憶素子はＳＲＡＭであってもよい。

【００１１】前記ＳＲＡＭは第１のインバータと第２の
インバータとを有し、該第１のインバータの閾値電圧が
該第２のインバータの閾値電圧よりも低くてもよい。

【００１２】前記第１のインバータを構成する第１の導
電型ＴＦＴのチャンネル幅が前記第２のインバータを構
成する第１の導電型ＴＦＴのチャンネル幅と異なってい
てもよい。

【００１３】前記ＳＲＡＭは抵抗負荷型のＳＲＡＭであ
ってもよい。

【００１４】前記画像情報記憶素子は強誘電体素子を有
していてもよい。

【００１５】本発明による液晶黒板は前記液晶表示装置
を複数個つなぎ合わせて構成され、そのことにより上記
目的が達成される。

【００１６】本発明による液晶表示装置の製造方法は、
透光性を有する基板の面上に、画像情報記憶素子と該画
像情報記憶素子に電気的に接続された透明画素電極とを
画素ごとに形成する工程と、該基板の該面上に、該基板
との間に該画像情報記憶回路と該透明画素電極とを挟ん
だ透明絶縁膜を形成する工程と、該透明絶縁膜を介して
露出した電極を形成する工程とを包含し、そのことによ
り上記目的が達成される。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。

【００１８】図１および図２に示されるように、石英基
板、プラスチック等の絶縁性基板１と絶縁性基板６と
が、それらの間に液晶層７を狭持して対面している。絶
縁性基板１の上面には画素ごとに透明画素電極２と、画
像情報記憶素子として２個のＣＭＯＳインバータ３ａお
よび３ｂを有するＳＲＡＭ３とが形成されており、すべ
ての画素のＳＲＡＭは接地配線１０および電源配線１１
によって相互接続されている。透明画素電極２は、イン
バータ３ｂの出力部に接続される。

【００１９】透明画素電極２およびＳＲＡＭ３は透明絶
縁膜４で覆われている。透明絶縁膜４には透明画素電極
２のサイズにくらべて十分小さなサイズであるコンタク
トホール８が透明絶縁膜４の表面と裏面を貫通するよう
に形成されている。コンタクトホール８にはタングステ
ン、アルミニウム、銅等の導電物質が埋め込まれ、電極
９が形成されている。各電極９は透明絶縁膜上にマトリ
ックス状に配列され、センサー５を構成する。

【００２０】絶縁性基板１の偏光軸と絶縁性基板６の偏
光軸とは、液晶層７に電界が加わっている時は光が画素
を透過し、液晶層７に電界が加わっていない時は光が画
素を透過しないように設定されている。

【００２１】上記のようにして形成された画素を複数個
備えることにより、図３に示すような画像表示領域３１
を有する液晶表示装置が形成される。図４にＴＦＴを用
いた画像情報記憶素子４１０およびセンサー４０８の構
成の一例を示す。４０１は石英基板であり、その上に多
結晶Ｓｉ４０２、ゲート絶縁膜４０３、多結晶Ｓｉゲー
ト電極４０４、配線間絶縁膜４０５、配線用導電物質４
０６、絶縁性透明保護膜４０７、およびセンサー４０８
が形成されている。図５に、図４で示したような画像情
報記憶素子および透明画素電極２を有する画像情報記憶
回路５００を示す。また、図６に、画像情報記憶回路５
００のＡ−Ａ断面およびＢ−Ｂ断面を示す。

【００２２】電源投入前はすべての電極の電位は０ボル
トである。電源を投入後、画面は初期状態（白または
黒）になるが、良好な初期状態（画面上に白と黒が混合
していない状態）を得るためには、ＳＲＡＭ３は双安定
状態のどちらかに一意的に安定していなければならな
い。次に、図２６を参照して、電源を投入してから画面
が初期状態になるまでの過渡応答に関わるインバータの
特性とＳＲＡＭ３の安定について説明する。

【００２３】インバータ３ａを構成するＮｃｈトランジ
スター、Ｐｃｈトランジスターの閾値電圧をそれぞれＶ
ｔｈｎ１、Ｖｔｈｐ１とする。また、インバータ３ｂを
構成するＮｃｈトランジスター、Ｐｃｈトランジスター
の閾値電圧をそれぞれＶｔｈｎ２、Ｖｔｈｐ２とする。
インバータ３ａ、インバータ３ｂのゲート容量をそれぞ
れＣｏｘ１、Ｃｏｘ２とする。インバータ３ａを構成す
るＮｃｈトランジスター、Ｐｃｈトランジスターを流れ
る電流をそれぞれＩｎ１、Ｉｐ１とし、インバータ３ｂ
を構成するＮｃｈトランジスター、Ｐｃｈトランジスタ
ーを流れる電流をそれぞれＩｎ２、Ｉｐ２とする。イン
バータ３ａのゲート電流、ゲート電位をそれぞれＩｇ
１、Ｖｇ１とし、インバータ３ｂのゲート電流、ゲート
電位をそれぞれＩｇ２、Ｖｇ２とする。このとき、式
（１）が成立する。

【００２４】

【数１】

【００２５】ＳＲＡＭ３を構成する２個のインバータ３
ａおよび３ｂの特性が完全に同じ場合、電源を投入して
から常に式（２）が成立する。

【００２６】

【数２】

【００２７】ＳＲＡＭ３が双安定状態のどちらに安定す
るかは、外部からの電場や磁場の影響によって定まる。
すなわち、その状態は一意的には定まらない。しかしな
がら、２つのインバータ３ａおよび３ｂの各々の特性が
異なれば式（２）は成り立たず、Ｖｇ１＞Ｖｇ２、また
はＶｇ１＜Ｖｇ２のいずれかの状態になり、ＳＲＡＭ３
は双安定状態のどちらかに一意的に安定する。

【００２８】実際には特性が完全に同じインバータを製
造することは困難であり、同一の液晶表示装置に用いる
複数のインバータについて、製造時にそのインバータ特
性にばらつきが生じる。製造時のばらつきに依存してイ
ンバータ３ａと３ｂの各々の特性を異なるようにする
と、各ＳＲＡＭはそれぞれ双安定状態のどちらかに一意
的に安定するが、液晶表示装置を構成するすべてのＳＲ
ＡＭを双安定状態の特定の一方の状態に一意的に安定さ
せることはできない。

【００２９】したがって、画面の初期状態を特定の状態
にするために、２個のインバータ３ａおよび３ｂの各々
の特性を予め意図的に異なるように構成する。インバー
タを構成するトランジスタのチャンネル幅、閾値電圧ま
たはゲート電極の容量等の少なくとも一つを変えること
によって、インバータの特性を変えることができる。例
えば、インバータ３ａのチャンネル幅またはゲート電極
の容量を、それぞれインバータ３ｂのチャンネル幅また
はゲート電極の容量と１割程度異なったものとする。ま
た、インバータ３ａの閾値電圧を変える場合はインバー
タ３ｂの閾値電圧と１ボルト程度異なったものとする。

【００３０】本実施例では、インバータ３ａのＮｃｈト
ランジスターのチャンネル幅をインバータ３ｂのＮｃｈ
トランジスターのチャンネル幅よりも短くしている。電
源投入直後はＶｇ１≒Ｖｇ２であり、Ｉｐ１＞＞Ｉｎ
１、Ｉｐ２＞＞Ｉｎ２、Ｉｐ１＝Ｉｐ２＝Ｉｇ１＝Ｉｇ
２であり、式（２）が成立しながらＶｇ１およびＶｇ２
は０ボルトから徐々に上がっていく。Ｖｇ１＝Ｖｇ２≒
Ｖｔｈｎ１＝Ｖｔｈｎ２になると、Ｉｇ１（＝Ｉｐ２−
Ｉｎ２）＜Ｉｇ２（＝Ｉｐ１−Ｉｎ１）となり、式
（２）は成り立たず、Ｖｇ２＞Ｖｇ１となってＳＲＡＭ
３は安定する。

【００３１】逆に、インバータ３ａのＰｃｈトランジス
ターのチャンネル幅をインバータ３ｂのＰｃｈトランジ
スターのチャンネル幅よりも長くした場合には、電源投
入後から式（２）は成立せず、Ｉｐ１＝Ｉｇ２＞Ｉｐ２
＝Ｉｇ１となり、Ｖｇ２＞Ｖｇ１となってＳＲＡＭ３は
安定する。

【００３２】他にも、２個のインバータ３ａおよび３ｂ
の各々の特性を異なるように構成する方法がある。次
に、各々のＮｃｈの閾値電圧を異なるようにした場合
（Ｖｔｈｎ１＞Ｖｔｈｎ２の場合）について説明する。
電源投入直後はＶｇ１≒Ｖｇ２であり、Ｉｐ１＞＞Ｉｎ
１、Ｉｐ２＞＞Ｉｎ２、Ｉｐ１＝Ｉｐ２＝Ｉｇ１＝Ｉｇ
２であり、式（２）が成立しながらＶｇ１およびＶｇ２
は０ボルトから徐々に上がっていく。Ｖｇ１＝Ｖｇ２≒
Ｖｔｈｎ２になるとＩｇ１（＝Ｉｐ２−Ｉｎ２）＜Ｉｇ
２（＝Ｉｐ１−Ｉｎ１）となり、式（２）は成り立た
ず、Ｖｇ２＞Ｖｇ１となってＳＲＡＭ３は安定する。一
方、Ｐｃｈの閾値電圧を異なるようにした場合（Ｖｔｈ
ｐ１＞Ｖｔｈｐ２の場合）は、電源投入後から式（２）
は成立せず、Ｉｐ１＝Ｉｇ２＞Ｉｐ２＝Ｉｇ１となり、
Ｖｇ２＞Ｖｇ１となってＳＲＡＭ３は安定する。

【００３３】ゲート絶縁膜の厚さ、誘電率、面積、寄生
ゲート容量を変える等して、インバータ３ａのゲート容
量をインバータ３ｂのゲート容量よりも大きくして、イ
ンバータ３ａおよび３ｂの各々の特性を異なるようにす
る方法もある。この場合、インバータ３ａのゲート容量
がインバータ３ｂのゲート容量よりも大きいため、Ｖｇ
１＜Ｖｇ２となってＳＲＡＭ３は安定する。

【００３４】次に、本発明による液晶表示装置の動作を
説明する。

【００３５】前述したように、電源を投入後、Ｖｇ２＞
Ｖｇ１となってＳＲＡＭ３は安定する。この状態では、
画素内の液晶駆動用の透明画素電極２の電位は接地配線
の電位と同じになり、画素内の液晶には電界がかからな
い状態になる。したがって、上記の電源投入後の初期状
態は、光が透過しない状態となる。このように、各画素
内のＳＲＡＭを構成する２つのインバータ３ａおよび３
ｂの特性が異なると電源投入後のＳＲＡＭの出力部の立
ち上がり方が異なり、電源投入後の液晶駆動用の透明画
素電極２の電位およびセンサー５の電位は一意的に決ま
る。したがって、電源を投入するたびにディスプレイの
画像は初期化される。

【００３６】先端の電位が調整されたスタイラスペン等
の入力部材によって、入力箇所に位置するセンサー５
に、電源と同程度の電位の電圧、例えば２５ボルトを加
える。センサー５は透明絶縁膜４のコンタクトホール８
に埋め込まれた導電物質からなる電極９を介して透明画
素電極２と電気的に接続されているので、透明画素電極
２の電位は２５ボルトになる。したがって、センサー５
に対応する画素内の液晶には電圧が印加された状態とな
るので、画素に対応する位置の液晶層７は光を透過す
る。つまり、入力部材によってセンサー５の電位が２５
ボルトとなった画素のみ光を透過し、その他の画素は光
を透過しない。このようにして、液晶表示装置への画像
情報の入力が可能となる。

【００３７】なお、入力部材によって、所望の入力箇所
に位置する画素内のセンサー５に、接地配線と同程度の
電位の電圧を与えることにより、入力部材によって書き
込まれた箇所のみ光が透過しないようにしてもよい。こ
のようにすることによって、液晶表示装置に画像情報を
入力することも可能である。この場合、初期状態では画
像表示領域のすべての箇所に光が透過するようにしてお
く必要がある。

【００３８】また、液晶層内に電界が形成されている時
は光が画素を透過せず、液晶層内に電界が形成されてい
ない時は光が画素を透過するように、絶縁性基板１の偏
光軸と絶縁性基板６の偏光軸を設定してもよい。この場
合、前記入力部材によって、表示箇所に位置する画素内
のセンサー５に、接地配線と同程度の電位の電圧を与え
ることにより、入力部材によって書き込まれた箇所のみ
光が透過するようにすることで、液晶表示装置に画像情
報を入力することが可能である。入力部材によって、表
示箇所に位置する画素内のセンサー５に、電源と同程度
の電位の電圧を与えることにより、入力部材によって書
き込まれた箇所のみ光が透過しないようにすることで、
該液晶表示装置に画像情報を入力することも可能であ
る。

【００３９】上記の実施の形態では、ＳＲＡＭを構成す
る２つのインバータのうちの一方の特性を他方の特性に
対して異なるようにする方法として、トランジスタのチ
ャンネル幅を異なるようにする方法を示した。上記の方
法は、レイアウトの変更のみで実現できるという利点が
ある。上記の方法は各々のインバータを構成する各々の
ＮｃｈＴＦＴの相互コンダクタンスを異なるようにする
方法であるが、ＳＲＡＭを構成する２つのインバータの
特性を互いに異なるようにする方法は上記方法に限定さ
れるものではない。

【００４０】前述した方法はインバータを構成するトラ
ンジスターのコンダクタンス、閾値電圧、ゲート容量の
いづれか一つを異なるようにして電源投入後の液晶駆動
用の透明画素電極２の電位およびセンサー５の電位を一
意的に決める方法である。トランジスターの特性に関し
てコンダクタンス、閾値電圧、ゲート容量のうち２つ以
上の特性を異なるようにしても同様の目的を達成でき
る。

【００４１】また、画像情報記憶回路は上記の形態に限
定されるものではなく、以下のような形態であってもよ
い。

【００４２】図７に示すように、画像情報記憶素子とし
て抵抗負荷型のＳＲＡＭ７０３を用いてもよい。図７に
示される液晶表示装置の構成は、画像情報記憶素子がＳ
ＲＡＭ７０３であることを除いては、図２に示される液
晶表示装置の構成と同様である。

【００４３】図８に、画像情報記憶素子に強誘電体素子
８１１を用いた他の実施の形態を示す。センサー５を介
して入力された画像情報はノード８０８から強誘電体素
子８１１の上部電極に伝達され、また、インバータ８１
０で反転した画像情報はノード８０９から強誘電体素子
８１１の下部電極に伝達される。数種類の電位差を発生
することができる入力ペン８１２によって入力された画
像情報が高電位である場合にはノード８０９は低電位と
なり、また、入力ペン８１２によって入力された画像情
報が低電位である場合にはノード８０９は高電位とな
り、強誘電体素子８１１はそれぞれの場合に対応した分
極状態を保持する。この場合、外部より供給される電圧
を除去しても画像情報は保持される。書き込みに使用し
た電位と逆極性の電位を有する入力ペンでセンサー５に
逆極性の電位を与えることにより、保持された画像情報
を消去することができる。

【００４４】上記の画像情報記憶素子はフラッシュメモ
リーやＦＲＡＭ等の他のデバイスで構成されていてもよ
い。他にドライバートランジスターを含んでいてもよ
い。

【００４５】画像情報記憶回路に接続されたセンサー
は、光電素子とドライバートランジスターを備えていて
もよい。

【００４６】図９に、本発明の液晶表示装置を複数個組
み合わせた大画面の液晶黒板２１０を示す。２０１は前
述したような本発明による液晶表示装置である。例えば
縦方向の長さ５０ｍｍ、横方向の長さ５０ｍｍの液晶表
示装置２０１が、縦方向に４０個、横方向に１００個接
続されることにより、縦方向の長さ２０００ｍｍ、横方
向の長さ５０００ｍｍの大画面の液晶表示装置（液晶黒
板）２１０を形成することができる。図１０に示される
ように、液晶表示装置２０１において、接地配線接続箇
所２０２と電源配線接続箇所２０３とは、それぞれ液晶
表示装置２０１の対角近くに形成されている。各々の接
地配線は他の接地配線と接続されて接地配線２０４を構
成する。各々の電源配線は他の電源配線と接続されて電
源配線２０５を構成する。

【００４７】上記配線構成は各液晶表示装置への配線を
容易にするためになされたものであり、他の配線方法で
も構わないことはいうまでもない。

【００４８】従来の液晶黒板では、各液晶表示装置のト
ランジスターのゲートおよびソースからの配線を接続す
るために画面以外の領域に画面の１０％程度の面積が必
要であり、それらが液晶表示装置の間に少なくとも１０
ｍｍ程度の幅を持つ非画像領域を生じさせていた。しか
しながら、上記のように構成された大画面の液晶黒板２
１０では、画像情報記憶素子を各画素内に有しているた
め、上記ゲートおよびソースからの配線を接続する必要
はない。したがって、電源配線だけ接続すればよいの
で、各液晶表示装置２０１の間には、０．１ｍｍ以下の
非画像領域しかなく、液晶黒板２１０の非画像領域は実
質的に画像の質に影響を与えないという特徴を有する。

【００４９】本発明による液晶表示装置に用いる液晶と
して、時間的に変化のない電界が印加され続けても特性
の変動が少ない液晶を用いる場合は、図１１に示される
絶縁性基板１の接地配線１００２と基板６の接地配線１
００１とを図１２に示すように直流的に同電位に接続す
ることで、画面の劣化を防ぐことができる。

【００５０】本発明による液晶表示装置に用いる液晶と
して、時間的に変化のない電圧が印加され続けると特性
が変動する液晶を用いる場合は、１つの液晶表示装置か
ら３種類の配線を引き出し、以下のように各配線の電位
を設定することで、画面の劣化を防ぐことができる。

【００５１】図１１に示される絶縁性基板１の接地配線
１００２と基板６の接地配線１００１とを直流的に同電
位にし、図１３（ａ）または（ｂ）に示すように絶縁性
基板１の接地配線１００２、絶縁性基板１の電源配線１
００３、および基板６の接地配線１００１の３種類の配
線のうちの２種類の配線間に交流電圧を加える。このこ
とにより、結果的に絶縁性基板１の画素内の透明画素電
極２と基板６の接地配線１００１との間の電位差は時間
的に一定でなくなり、液晶層７には時間的に変化のある
電界が印加され続けるので、液晶の特性が変動すること
を防ぐことができる。図１４に示すように、このような
配線を、各液晶表示装置２０１の３種類の配線１４０
１、１４０２および１４０３についての配線接続箇所の
うち、配線１４０３の接続箇所１４１３と配線１４０１
の接続箇所１４１１および配線１４０２の接続箇所１４
１２とが画像表示領域１４３１の対角に位置するように
配置することができる。このような配置により、配線の
接続が容易になる。

【００５２】液晶表示装置２０１を縦横に複数個並べ
て、図１５に示すような大画面の液晶黒板１５００を構
成することができる。各々の基板の接地配線１４０１は
他の基板の接地配線と接続されて配線１５０１を構成す
る。各々の接地配線１４０２は他の接地配線と接続され
て接地配線１５０２を構成する。各々の電源配線１４０
３は他の電源配線と接続されて電源配線１５０３を構成
する。

【００５３】液晶黒板１５００に用いる液晶として、時
間的に変化のない電圧が印加され続けても特性の変動が
少ない液晶を用いる場合は、接地配線１５０２と基板の
接地配線１５０１を同電位に接続することにより、画面
の劣化を防ぐことができる。液晶黒板１５００に用いる
液晶として、時間的に変化のない電圧が印加され続ける
と特性が変動する液晶を用いる場合は、１つの液晶表示
装置から３種類の配線を引き出し、以下のように各配線
の電位を設定することで、画面の劣化を防ぐことができ
る。

【００５４】接地配線１５０２と接地配線１５０１とを
直流的に同電位にする。接地配線１５０２、電源配線１
５０３、および接地配線１５０１の３種類の配線のうち
の２種類の配線間に交流電圧を加える。このことによ
り、結果的に絶縁性基板１の画素内の透明画素電極と接
地配線１５０１との間の電位差は時間的に一定でなくな
り、液晶層には時間的に変化のある電界が印加されるの
で、液晶の特性が変動することを防ぐことができる。

【００５５】上記の実施の形態では、透明画素電極およ
び画像情報記憶素子を有する基板に対向する基板であっ
て、該基板との間に液晶層を狭持する基板（「ディスプ
レイ裏側の基板」と呼ぶことにする。）として、光が透
過する基板を用いた形態を説明した。ディスプレイ裏側
の基板は光が透過する基板に限られるものではなく、液
晶層からの光を液晶層へ反射する基板であってもよい。
ディスプレイ裏側の基板が液晶層からの光を液晶層へ反
射する基板である場合は、本発明による液晶表示装置を
反射型液晶表示装置として使用することができる。この
ような基板は、ディスプレイ裏側の基板の液晶層とは接
しない面に光反射膜を付けることで得られる。

【００５６】次に、図１６から図２５を参照しながら、
本発明による液晶表示装置の製造方法の実施例を説明す
る。

【００５７】まず、図１６に示すように、ＴＦＴを用い
た従来の液晶表示装置を製造する時に用いられるような
厚さ１ｍｍ程度の石英基板１０１上に、ＣＶＤ法を用い
て、多結晶Ｓｉを５００〜１０００オングストロームの
厚さになるまで堆積した後、多結晶Ｓｉをアイランド状
にパターニングし、複数の多結晶Ｓｉ層１０２を形成す
る。ＰＯＣｌ₃を用いてこの多結晶Ｓｉ層１０２にリン
を低濃度にドーピングする。ドーピング条件は、多結晶
Ｓｉ層１０２のリン濃度が１０¹⁵〜１０¹⁷ｉｏｎｓ／ｃ
ｍ³になるように調整する。

【００５８】次に、フォトリソグラフィ技術により、Ｐ
ｃｈＦＥＴを形成する領域を覆うようレジスト１７０１
を形成した後、図１７に示すように、ＮｃｈＦＥＴとな
る領域にボロンイオンを５〜２０ｋｅＶのエネルギーで
選択的に注入する。ボロンイオンのドーズ量は、例え
ば、１０¹²〜１０¹³ｉｏｎｓ／ｃｍ²とする。

【００５９】レジスト１７０１を除去した後、図１８に
示すように、５００〜３０００オングストロームの厚さ
のＮＳＧ膜を多結晶Ｓｉ上に堆積した後、アニール処理
を施してゲート絶縁膜１０３を形成する。

【００６０】その後、厚さが１０００〜５０００オング
ストロームの多結晶Ｓｉをゲート絶縁１０３上に堆積し
た後、フォトリソグラフィ技術とエッチング技術によ
り、多結晶Ｓｉ層をパターニングし、図１９に示される
ように、ゲート電極１０４を形成する。ゲート電極１０
４のサイズは、ＴＦＴのチャンネル長が５〜２０μｍ、
チャンネル幅が１０〜２０μｍとなるように設定する。
なお、フォトリソグラフィ工程で使用したレジストは、
ゲート電極１０４の形成後に除去する。

【００６１】図２０に示されるように、フォトリソグラ
フィ技術によってＰｃｈＦＥＴが形成される領域を覆う
ようにレジスト２０００を形成した後、ＮｃｈＦＥＴが
形成される領域のゲート電極１０４及び多結晶Ｓｉ１０
２にリンをドーピングする。ドーピング条件としては、
例えば、加速エネルギを５０〜２００ｋｅＶ、ドーズ量
を１０¹⁶〜１０¹⁷ｉｏｎｓ／ｃｍ²にする。レジスト２
０００はリンドーピング後に除去する。

【００６２】次に、図２１に示されるように、フォトリ
ソグラフィ技術によってＮｃｈＦＥＴが形成される領域
を覆うようにレジスト２１００を形成した後、ＰｃｈＦ
ＥＴが形成される領域のゲート電極１０４及び多結晶Ｓ
ｉ１０２にポロンをドーピングする。ドーピング条件と
しては、例えば、加速エネルギを３０〜１００ｋｅＶ、
ドーズ量を１０¹⁶〜１０¹⁷ｉｏｎｓ／ｃｍ²にする。レ
ジスト２１００はボロントーピング後に除去する。

【００６３】上記の製造工程によって形成されたＴＦＴ
を覆うように、厚さ３０００〜１００００オングストロ
ームのＮＳＧ膜を堆積し、アニール処理を施すことによ
って、図２２に示されるように、配線間絶縁膜１０５を
形成する。配線間絶縁膜１０５に多結晶Ｓｉ膜１０２に
達するコンタクトホールを形成した後、図２３に示すよ
うに、厚さ３０００〜１００００オングストロームのＡ
ｌ−Ｓｉ配線１０６を形成する。

【００６４】次に、図２４に示されるように、Ａｌ−Ｓ
ｉ配線１０６等を覆う絶縁性透明保護膜１０７を形成し
た後、図２５に示すように、絶縁性透明保護膜１０７に
コンタクトホールを形成する。ＷＦ６を使った選択性タ
ングステン成膜技術を用いて、コンタクトホールにタン
グステンを埋め込み、透明画素電極と電気的に接続され
た電極からなるセンサー５を形成する。

【００６５】

【発明の効果】以上のように、本発明による入力表示一
体型の液晶表示装置では、各々の画素ごとに画像情報記
憶回路を有しているので、画面上のすべての画素の画像
情報の入出力を同時に制御することが可能であり、装置
が動作している間に画素の画像情報の入出力を制御でき
ない時間が存在しないため、画面上でのペンの動きが速
い場合であっても画像表示がペンの動きに追随すること
ができる。

【００６６】また、画像情報記憶回路、及び画像情報に
応じて画素内の液晶駆動装置を制御する装置とその駆動
回路への配線を表示画面領域以外に必要としないので、
装置が小型化できる。

【００６７】各画素内に情報記憶回路を有するので、各
画素の画像情報に応じた電気信号を転送するための配線
を画像表示領域外から画像表示領域内へと配置する必要
がなく、入力データに対応した画像情報の処理を行う機
構が簡略になる。

【００６８】液晶表示装置の外部端子は電源端子だけで
あり、電源端子用の配線を除けば、ディスプレイ上には
非画像領域を含まないので、本液晶表示装置を複数つな
ぎ合わせて一つの大きな液晶表示装置（液晶黒板）を作
る際、つなぎ目以外には非画像領域がない。また、配線
の構造も簡単であり、画面の大型化が容易である。

【００６９】上記の効果により、入力表示一体型の液晶
表示装置のコンパクト化と低コスト化が達成できる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一画素の構造説明
図である。

【図２】本発明による液晶表示装置の構造説明図であ
る。

【図３】本発明による液晶表示装置の回路およびレイア
ウト図である。

【図４】本発明による液晶表示装置の画像情報記憶回路
およびセンサーを示す図である。

【図５】本発明による液晶表示装置の透明画素電極およ
びＳＲＡＭを示す図である。

【図６】図５に示す装置の断面構造図であり、（ａ）は
図５に示す装置のＡ−Ａ断面を示し、（ｂ）は図５に示
す装置のＢ−Ｂ断面を示す。

【図７】本発明による液晶表示装置の他の実施の形態を
示す構造説明図である。

【図８】本発明による液晶表示装置の他の実施の形態を
示す構造説明図である。

【図９】本発明による液晶黒板を示す図である。

【図１０】本発明による液晶表示装置の配線のレイアウ
トを示す図である。

【図１１】本発明による液晶表示装置の画素の回路図で
ある。

【図１２】本発明による液晶表示装置の配線の接続例を
示す図である。

【図１３】本発明による液晶表示装置の配線の接続例を
示す図である。

【図１４】本発明による液晶表示装置の配線のレイアウ
トを示す図である。

【図１５】本発明による液晶黒板の配線のレイアウトを
示す図である。

【図１６】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図１７】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図１８】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図１９】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２０】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２１】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２２】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２３】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２４】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２５】本発明による液晶表示装置の製造工程の一部
を示す図である。

【図２６】過渡応答に関わるインバータの特性とＳＲＡ
Ｍの安定を説明する図である。

【図２７】従来の液晶表示装置の回路図である。

【図２８】従来の入力表示一体型の液晶表示装置の説明
図である。

【符号の説明】

１絶縁性基板２透明画素電極３ＳＲＡＭ４透明絶縁膜５センサー６絶縁性基板７液晶層８コンタクトホール９電極１０接地配線１１電源配線１２画素

Claims

【特許請求の範囲】

【請求項１】複数の画素を有する液晶表示装置であっ
て、透光性を有する第１の基板と、該第１の基板に対向
する第２の基板と、該第１の基板と該第２の基板との間
に狭持された液晶層とを備え、該複数の画素の各々は、各画素に割り当てられた画像情
報を記憶し、該記憶している画像情報に応じた電圧を該
液晶層の選択された領域に印加する画像情報記憶回路
と、該画像情報記憶回路に接続されたセンサーとを備
え、各画素の該画像情報記憶回路は、画像情報記憶素子と、
該画像情報記憶素子に電気的に接続された透明画素電極
とを備えており、該センサーの電位に応じて、各画素の該画像情報記憶回
路が記憶する画像情報が変更され該透明画素電極の電位
が変更される液晶表示装置。
【請求項２】前記センサーは、前記各画素の表面に露
出した電極を有しており、該電極の電位は、先端の電位
が所定電位に設定された入力部材によって変更される請
求項１に記載の液晶表示装置。
【請求項３】前記画像情報記憶素子がＳＲＡＭである
請求項２に記載の液晶表示装置。
【請求項４】前記ＳＲＡＭは第１のインバータと第２
のインバータとを有し、該第１のインバータの特性と該
第２のインバータの特性とが異なる、請求項３に記載の
液晶表示装置。
【請求項５】前記第１のインバータの閾値電圧が前記
第２のインバータの閾値電圧よりも低い、請求項４に記
載の液晶表示装置。
【請求項６】前記第１のインバータを構成する第１の
導電型ＴＦＴのチャンネル幅が前記第２のインバータを
構成する第１の導電型ＴＦＴのチャンネル幅と異なって
いる請求項４に記載の液晶表示装置。
【請求項７】前記ＳＲＡＭは抵抗負荷型のＳＲＡＭで
ある請求項３に記載の液晶表示装置。
【請求項８】前記画像情報記憶素子が強誘電体素子を
有する請求項２に記載の液晶表示装置。
【請求項９】請求項１〜８のいずれか一つに記載の液
晶表示装置を複数個つなぎ合わせて構成される液晶黒
板。
【請求項１０】透光性を有する基板の面上に、画像情
報記憶素子と該画像情報記憶素子に電気的に接続された
透明画素電極とを画素ごとに形成する工程と、該基板の
該面上に、該画像情報記憶素子と該透明画素電極とを覆
う透明絶縁膜を形成する工程と、該透明絶縁膜にコンタ
クトホールを形成する工程と、該コンタクトホールを介
して該画像情報記憶素子と該透明画素電極に電気的に接
続された電極を形成する工程と、を包含する液晶表示装
置の製造方法。