JPH0685002A - 電極の接続方法 - Google Patents
電極の接続方法Info
- Publication number
- JPH0685002A JPH0685002A JP4257472A JP25747292A JPH0685002A JP H0685002 A JPH0685002 A JP H0685002A JP 4257472 A JP4257472 A JP 4257472A JP 25747292 A JP25747292 A JP 25747292A JP H0685002 A JPH0685002 A JP H0685002A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- thin film
- bonding tool
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 厚さが数千オングストロームレベルの薄膜電
極であっても、突起電極を有する電子部品に一括して確
実に熱圧着接続することができるようにする。 【構成】 フィルムキャリア基板12の配線15上に形成さ
れた突起電極16と電子部品10に形成された薄膜電極11と
をボンディングツール17による加熱、加圧により接合す
る電極の接続方法であって、所定の温度に加熱されたボ
ンディングツール17により、突起電極16と薄膜電極11と
をほぼ接触させる工程と、毎秒５０ミクロンメートル以
下の速度でボンディングツール17を移動させて、突起電
極16を薄膜電極11に加圧することにより、突起電極16を
変形させつつ両電極11、16を接続する工程とを有して
る。
極であっても、突起電極を有する電子部品に一括して確
実に熱圧着接続することができるようにする。 【構成】 フィルムキャリア基板12の配線15上に形成さ
れた突起電極16と電子部品10に形成された薄膜電極11と
をボンディングツール17による加熱、加圧により接合す
る電極の接続方法であって、所定の温度に加熱されたボ
ンディングツール17により、突起電極16と薄膜電極11と
をほぼ接触させる工程と、毎秒５０ミクロンメートル以
下の速度でボンディングツール17を移動させて、突起電
極16を薄膜電極11に加圧することにより、突起電極16を
変形させつつ両電極11、16を接続する工程とを有して
る。
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア基板
の配線上に形成された突起電極と電子部品に形成された
薄膜電極とをボンディングツールによる加熱、加圧によ
り接合する電極の接続方法に関する。
の配線上に形成された突起電極と電子部品に形成された
薄膜電極とをボンディングツールによる加熱、加圧によ
り接合する電極の接続方法に関する。
【０００２】
【従来の技術】従来のこの種の電極の接続方法について
説明する。加熱したボンディングツールを用いて、突起
電極を有する電極群とこれに対向する電極群とを一括し
て熱圧着接続する電極間の接続手法は、ＴＡＢ（Ｔａｐ
ｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）のＩＬＢ（Ｉ
ｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）技術として広く
知られている。この手法は、複数の電極間を一括して接
続するため、接続すべき電極群の数にかかわらず接続に
要する時間が一定であるため、生産性に優れている。
説明する。加熱したボンディングツールを用いて、突起
電極を有する電極群とこれに対向する電極群とを一括し
て熱圧着接続する電極間の接続手法は、ＴＡＢ（Ｔａｐ
ｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）のＩＬＢ（Ｉ
ｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）技術として広く
知られている。この手法は、複数の電極間を一括して接
続するため、接続すべき電極群の数にかかわらず接続に
要する時間が一定であるため、生産性に優れている。
【０００３】図２にＴＡＢのＩＬＢプロセスの一例を示
す。電子部品20には金よりなる突起電極21が形成されて
いる。一方、フィルムキャリア基板22は、２５ミクロン
メートル〜１５０ミクロンメートルの厚さのポリイミド
等の樹脂フィルム23をベースとしたものであり、電子部
品20を搭載すべき領域には開口部24が形成されている。
また、この樹脂フィルム23の上には１０ミクロンメート
ル〜３５ミクロンメートル程度の厚さの銅をベースとし
た配線25が形成されている。この配線25は前記開口24に
延在して、その先端26が前記突起電極21と相対するよう
に配列されて、接続用の電極群を構成している。なお、
配線25には、金メッキが施されている。
す。電子部品20には金よりなる突起電極21が形成されて
いる。一方、フィルムキャリア基板22は、２５ミクロン
メートル〜１５０ミクロンメートルの厚さのポリイミド
等の樹脂フィルム23をベースとしたものであり、電子部
品20を搭載すべき領域には開口部24が形成されている。
また、この樹脂フィルム23の上には１０ミクロンメート
ル〜３５ミクロンメートル程度の厚さの銅をベースとし
た配線25が形成されている。この配線25は前記開口24に
延在して、その先端26が前記突起電極21と相対するよう
に配列されて、接続用の電極群を構成している。なお、
配線25には、金メッキが施されている。
【０００４】電子部品20とフィルムキャリア基板22との
接続は以下のようにして行われる。すなわち、電子部品
20の突起電極21と、これに対応するフィルムキャリア基
板22の配線25の先端26とを位置合わせした後（図２
（Ａ）参照）、加熱したボンディングツール27により、
突起電極21と先端26との間を加熱、加圧し、配線25の先
端26に電極21を接続する（図２（Ｂ）参照）。
接続は以下のようにして行われる。すなわち、電子部品
20の突起電極21と、これに対応するフィルムキャリア基
板22の配線25の先端26とを位置合わせした後（図２
（Ａ）参照）、加熱したボンディングツール27により、
突起電極21と先端26との間を加熱、加圧し、配線25の先
端26に電極21を接続する（図２（Ｂ）参照）。
【０００５】しかしながら、通常の電子部品20では、電
極 (図示省略) はアルミニウムやその合金からなる厚さ
が１ミクロンメートル程度の薄膜で形成されているた
め、電子部品20の電極 (図示省略) の上に金の突起電極
21を形成する必要がある。この金の突起電極21の形成
は、複雑なプロセスと高価な設備とを必要とするので、
ＴＡＢのＩＬＢプロセスの導入は困難な点があった。か
かる難点を解消する手法として、突起電極を電子部品に
形成するのではなく、フィルムキャリア基板の配線に形
成する手法がある。
極 (図示省略) はアルミニウムやその合金からなる厚さ
が１ミクロンメートル程度の薄膜で形成されているた
め、電子部品20の電極 (図示省略) の上に金の突起電極
21を形成する必要がある。この金の突起電極21の形成
は、複雑なプロセスと高価な設備とを必要とするので、
ＴＡＢのＩＬＢプロセスの導入は困難な点があった。か
かる難点を解消する手法として、突起電極を電子部品に
形成するのではなく、フィルムキャリア基板の配線に形
成する手法がある。
【０００６】
【発明が解決しようとする課題】しかしながら、突起電
極をフィルムキャリア基板の配線に形成する手法では、
電子部品の薄膜電極が直接、加熱されたボンディングツ
ールを介してフィルムキャリア基板の突起電極に加圧さ
れるため、薄膜電極の厚さが薄くなると、薄膜電極の下
部にあるデバイス下地層がダメージを受けてクラックを
生じたり、場合によっては剥離したりするおそれがあ
る。これは、薄膜電極が一定レベルの厚さを有する場合
には、加圧時の応力を薄膜電極自体が変形することによ
り吸収できるが、特に極薄膜電極であると、電極自体の
変形ではこれを吸収しえず、その影響がデバイス下地層
に及ぶことに起因する。
極をフィルムキャリア基板の配線に形成する手法では、
電子部品の薄膜電極が直接、加熱されたボンディングツ
ールを介してフィルムキャリア基板の突起電極に加圧さ
れるため、薄膜電極の厚さが薄くなると、薄膜電極の下
部にあるデバイス下地層がダメージを受けてクラックを
生じたり、場合によっては剥離したりするおそれがあ
る。これは、薄膜電極が一定レベルの厚さを有する場合
には、加圧時の応力を薄膜電極自体が変形することによ
り吸収できるが、特に極薄膜電極であると、電極自体の
変形ではこれを吸収しえず、その影響がデバイス下地層
に及ぶことに起因する。
【０００７】この現象を子細に検討した結果、デバイス
下地層でのクラック等の主原因は、ボンディングツール
の加圧時の下降速度にあることが判明した。そして、ボ
ンディングツールの下降速度が毎秒５０ミクロンメート
ル以下である場合には、薄膜電極の厚さが数千オングス
トロームでも良好な接続状態が得られることが判明し
た。
下地層でのクラック等の主原因は、ボンディングツール
の加圧時の下降速度にあることが判明した。そして、ボ
ンディングツールの下降速度が毎秒５０ミクロンメート
ル以下である場合には、薄膜電極の厚さが数千オングス
トロームでも良好な接続状態が得られることが判明し
た。
【０００８】本発明は上記事情に鑑みて創案されたもの
で、厚さが数千オングストロームレベルの薄膜電極であ
っても、突起電極を有する電子部品に一括して確実に熱
圧着接続することができる電極の接続方法を提供するこ
とを目的としている。
で、厚さが数千オングストロームレベルの薄膜電極であ
っても、突起電極を有する電子部品に一括して確実に熱
圧着接続することができる電極の接続方法を提供するこ
とを目的としている。
【０００９】
【課題を解決するための手段】本発明に係る電極の接続
方法は、フィルムキャリア基板の配線上に形成された突
起電極と電子部品に形成された薄膜電極とをボンディン
グツールによる加熱、加圧により接合する電極の接続方
法であって、所定の温度に加熱されたボンディングツー
ルにより、前記突起電極と薄膜電極とをほぼ接触させる
工程と、毎秒５０ミクロンメートル以下の速度でボンデ
ィングツールを移動させて、突起電極を薄膜電極に加圧
することにより、突起電極を変形させつつ両電極を接続
する工程とを有している。
方法は、フィルムキャリア基板の配線上に形成された突
起電極と電子部品に形成された薄膜電極とをボンディン
グツールによる加熱、加圧により接合する電極の接続方
法であって、所定の温度に加熱されたボンディングツー
ルにより、前記突起電極と薄膜電極とをほぼ接触させる
工程と、毎秒５０ミクロンメートル以下の速度でボンデ
ィングツールを移動させて、突起電極を薄膜電極に加圧
することにより、突起電極を変形させつつ両電極を接続
する工程とを有している。
【００１０】
【実施例】図１は本発明の一実施例に係る電極の接続方
法の各工程を示す概略的断面図である。
法の各工程を示す概略的断面図である。
【００１１】電子部品10は、シリコン、ガリウム砒素、
フェライト等を主基材とし、主表面に回路素子 (図示省
略) 及びそれを外部電極に接続するための複数のアルミ
ニウム、銅等、或いはこれらを主成分とする合金からな
る薄膜電極11が形成されている。本実施例においては、
薄膜電極11の厚さは3000オングストロームであるが、本
発明がこれに限定されるわけではないのは勿論である。
フェライト等を主基材とし、主表面に回路素子 (図示省
略) 及びそれを外部電極に接続するための複数のアルミ
ニウム、銅等、或いはこれらを主成分とする合金からな
る薄膜電極11が形成されている。本実施例においては、
薄膜電極11の厚さは3000オングストロームであるが、本
発明がこれに限定されるわけではないのは勿論である。
【００１２】一方、フィルムキャリア基板12は、２５ミ
クロンメートル〜１５０ミクロンメートルの厚さのポリ
イミド等の樹脂フィルム13をベースとしたものであり、
電子部品10を搭載すべき領域には開口部14が形成されて
いる。そして、樹脂フィルム13の上には１０ミクロンメ
ートル〜３５ミクロンメートル程度の厚さの銅をベース
としてその表面に金メッキを施した配線15が形成されて
いる。この配線15は、フィルムキャリア基板12の開口14
に延在して、その先端が接続すべき電子部品10の薄膜電
極11と相対するように配列されている。そして、その先
端に、金、銅又はこれらの多層構造からなる突起電極16
が形成されて、接続用の電極群を構成している。
クロンメートル〜１５０ミクロンメートルの厚さのポリ
イミド等の樹脂フィルム13をベースとしたものであり、
電子部品10を搭載すべき領域には開口部14が形成されて
いる。そして、樹脂フィルム13の上には１０ミクロンメ
ートル〜３５ミクロンメートル程度の厚さの銅をベース
としてその表面に金メッキを施した配線15が形成されて
いる。この配線15は、フィルムキャリア基板12の開口14
に延在して、その先端が接続すべき電子部品10の薄膜電
極11と相対するように配列されている。そして、その先
端に、金、銅又はこれらの多層構造からなる突起電極16
が形成されて、接続用の電極群を構成している。
【００１３】次に、このような電子部品10をフィルムキ
ャリア基板12に接続する方法について説明する。まず、
図１ (Ａ) に示すように、薄膜電極11と突起電極16とが
相対峙するように、電子部品10を配置する。次に、同図
(Ｂ) 示すように両電極11、16間が熱圧着可能な温度に
加熱されたボンディングツール17を、両電極11、16がほ
ぼ接触するまで下降させる。ただし、この状態では、両
電極11、16を必ずしも接触させる必要はない。
ャリア基板12に接続する方法について説明する。まず、
図１ (Ａ) に示すように、薄膜電極11と突起電極16とが
相対峙するように、電子部品10を配置する。次に、同図
(Ｂ) 示すように両電極11、16間が熱圧着可能な温度に
加熱されたボンディングツール17を、両電極11、16がほ
ぼ接触するまで下降させる。ただし、この状態では、両
電極11、16を必ずしも接触させる必要はない。
【００１４】次に、同図 (Ｃ) に示すように、ボンディ
ングツール17を毎秒５０ミクロンメートル以下の速度で
１つの電極当たり10〜100 グラムの所定の荷重が突起電
極16と薄膜電極11との接続部に加えられるまで下降させ
る。この工程により、突起電極16が加熱された状態で薄
膜電極11に加圧され、突起電極16が変形して両電極11、
16が接合される。
ングツール17を毎秒５０ミクロンメートル以下の速度で
１つの電極当たり10〜100 グラムの所定の荷重が突起電
極16と薄膜電極11との接続部に加えられるまで下降させ
る。この工程により、突起電極16が加熱された状態で薄
膜電極11に加圧され、突起電極16が変形して両電極11、
16が接合される。
【００１５】突起電極16の変形時に薄膜電極11が受ける
応力は、突起電極16の変形速度と硬度とに影響される
が、ボンディングツール17の下降速度を毎秒５０ミクロ
ンメートル以下としたことにより、前記変形速度を抑制
すると同時に、突起電極16に十分な熱量を加えることが
できるので、突起電極16を軟化させてその硬度を低下さ
せることができる。このため、薄膜電極11に加わる応力
を軽減することが可能になり、デバイス下地層にクラッ
ク等が生じないと考えられる。
応力は、突起電極16の変形速度と硬度とに影響される
が、ボンディングツール17の下降速度を毎秒５０ミクロ
ンメートル以下としたことにより、前記変形速度を抑制
すると同時に、突起電極16に十分な熱量を加えることが
できるので、突起電極16を軟化させてその硬度を低下さ
せることができる。このため、薄膜電極11に加わる応力
を軽減することが可能になり、デバイス下地層にクラッ
ク等が生じないと考えられる。
【００１６】この後、ボンディングツール17を上昇させ
ることにより、両電極11、16の接続が完了するが、ボン
ディングツール17が所望の荷重に達した時点でその状態
を一定時間保持することにより、両電極11、16の接合界
面の拡散量を制御することも可能になる。
ることにより、両電極11、16の接続が完了するが、ボン
ディングツール17が所望の荷重に達した時点でその状態
を一定時間保持することにより、両電極11、16の接合界
面の拡散量を制御することも可能になる。
【００１７】
【発明の効果】本発明に係る電極の接続方法は、フィル
ムキャリア基板の配線上に形成された突起電極と電子部
品に形成された薄膜電極とをボンディングツールによる
加熱、加圧により接合する電極の接続方法において、所
定の温度に加熱されたボンディングツールにより、前記
突起電極と薄膜電極とをほぼ接触させる工程と、毎秒５
０ミクロンメートル以下の速度でボンディングツールを
移動させて、突起電極を薄膜電極に加圧することによ
り、突起電極を変形させつつ両電極を接続する工程とを
有している。従って、突起電極16と接続される薄膜電極
11に強い応力を加えることがないので、薄膜電極11がご
く薄い場合( 数千オングストロームレベル)であって
も、デバイス下地層にクラック等のダメージを与えるこ
となく、良好な接続状態を得ることができる。
ムキャリア基板の配線上に形成された突起電極と電子部
品に形成された薄膜電極とをボンディングツールによる
加熱、加圧により接合する電極の接続方法において、所
定の温度に加熱されたボンディングツールにより、前記
突起電極と薄膜電極とをほぼ接触させる工程と、毎秒５
０ミクロンメートル以下の速度でボンディングツールを
移動させて、突起電極を薄膜電極に加圧することによ
り、突起電極を変形させつつ両電極を接続する工程とを
有している。従って、突起電極16と接続される薄膜電極
11に強い応力を加えることがないので、薄膜電極11がご
く薄い場合( 数千オングストロームレベル)であって
も、デバイス下地層にクラック等のダメージを与えるこ
となく、良好な接続状態を得ることができる。
【図１】本発明の一実施例に係る電極の接続方法の各工
程を示す概略的断面図である。
程を示す概略的断面図である。
【図２】従来の電極の接続方法の各工程を示す概略的断
面図である。
面図である。
10 電子部品 11 薄膜電極 12 フィルムキャリア基板 15 配線 16 突起電極 17 ボンディングツール
Claims (1)
- 【請求項１】 フィルムキャリア基板の配線上に形成さ
れた突起電極と電子部品に形成された薄膜電極とをボン
ディングツールによる加熱、加圧により接合する電極の
接続方法において、所定の温度に加熱されたボンディン
グツールにより、前記突起電極と薄膜電極とをほぼ接触
させる工程と、毎秒５０ミクロンメートル以下の速度で
ボンディングツールを移動させて、突起電極を薄膜電極
に加圧することにより、突起電極を変形させつつ両電極
を接続する工程とを具備したことを特徴とする電極の接
続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257472A JPH0685002A (ja) | 1992-08-31 | 1992-08-31 | 電極の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257472A JPH0685002A (ja) | 1992-08-31 | 1992-08-31 | 電極の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685002A true JPH0685002A (ja) | 1994-03-25 |
Family
ID=17306786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4257472A Pending JPH0685002A (ja) | 1992-08-31 | 1992-08-31 | 電極の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685002A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283276A (ja) * | 1994-04-15 | 1995-10-27 | Japan Energy Corp | 半導体装置の製造方法及びその製造装置 |
-
1992
- 1992-08-31 JP JP4257472A patent/JPH0685002A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283276A (ja) * | 1994-04-15 | 1995-10-27 | Japan Energy Corp | 半導体装置の製造方法及びその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288006A (en) | Method of bonding tab inner lead and bonding tool | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| US5885892A (en) | Bumpless method of attaching inner leads to semiconductor integrated circuits | |
| EP0596393B1 (en) | Method of applying bumps on a semiconductor device and connecting it with a printed circuit board | |
| JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| Zama et al. | Flip chip interconnect systems using copper wire stud bump and lead free solder | |
| JPH0685002A (ja) | 電極の接続方法 | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| JP3505328B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| US11393759B2 (en) | Alignment carrier for interconnect bridge assembly | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JP2888036B2 (ja) | 半導体装置の製造方法 | |
| JPH11251512A (ja) | 半導体チップの積層方法およびこれを用いた半導体装置 | |
| JPH0572751B2 (ja) | ||
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JP2727848B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JP2751726B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JP2953125B2 (ja) | フィルムキャリア半導体装置 | |
| JPH0466384B2 (ja) |