JPH0684904A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0684904A JPH0684904A JP4237963A JP23796392A JPH0684904A JP H0684904 A JPH0684904 A JP H0684904A JP 4237963 A JP4237963 A JP 4237963A JP 23796392 A JP23796392 A JP 23796392A JP H0684904 A JPH0684904 A JP H0684904A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- electrode
- electrode pad
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】アルミニウムを主成分とする電極配線の耐腐食
性を向上させる。 【構成】半導体素子を形成した後のシリコン基板１に電
極パッド３を形成する際、ニッケルを１ｐｐｍ以上含有
した、アルミニウム合金ターゲットを使用したスパッタ
リング法により、Ａｌ−Ｓｉ−Ｎｉ合金膜を形成する。
性を向上させる。 【構成】半導体素子を形成した後のシリコン基板１に電
極パッド３を形成する際、ニッケルを１ｐｐｍ以上含有
した、アルミニウム合金ターゲットを使用したスパッタ
リング法により、Ａｌ−Ｓｉ−Ｎｉ合金膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電極または配線の耐食性を向上させた半導体
装置の製造方法に関する。
関し、特に電極または配線の耐食性を向上させた半導体
装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、シリコ
ン基板上に個々の素子を形成した後に、素子間を接続す
るための電極と配線（以下電極配線という）を層間絶縁
膜を介して形成する。
ン基板上に個々の素子を形成した後に、素子間を接続す
るための電極と配線（以下電極配線という）を層間絶縁
膜を介して形成する。
【０００３】この電極配線は主にアルミニウムを主成分
とする金属からなっているが、その形成には通常、スパ
ッタリング法が用いられている。
とする金属からなっているが、その形成には通常、スパ
ッタリング法が用いられている。
【０００４】スパッタリング用ターゲットにはアルミニ
ウムに重量比１％のシリコンを含有するＡｌ−１％Ｓｉ
ターゲットが最も多く使われており、同組成の薄膜を堆
積させ、リソグラフィ技術およびドライエッチング技術
を用いて電極配線を形成し、さらにその上に例えば窒化
シリコンあるいは酸化シリコンを主成分とするパッシベ
ーション膜を堆積させる。
ウムに重量比１％のシリコンを含有するＡｌ−１％Ｓｉ
ターゲットが最も多く使われており、同組成の薄膜を堆
積させ、リソグラフィ技術およびドライエッチング技術
を用いて電極配線を形成し、さらにその上に例えば窒化
シリコンあるいは酸化シリコンを主成分とするパッシベ
ーション膜を堆積させる。
【０００５】外部に電極を導出させるための電極パッド
は、図１に示すように、配線と一体的に形成した電極パ
ッド３上のパッシベーション膜４に開口部５を設けて形
成される。
は、図１に示すように、配線と一体的に形成した電極パ
ッド３上のパッシベーション膜４に開口部５を設けて形
成される。
【０００６】このようにして製造された半導体チップ６
は、図２に示すように、リードフレーム７上に固着さ
れ、金属細線８によって、半導体チップ６の電極パッド
とリードフレーム７の外部端子とが接続されたのち、外
部環境から保護する目的で封止樹脂９を用いて封止され
る。
は、図２に示すように、リードフレーム７上に固着さ
れ、金属細線８によって、半導体チップ６の電極パッド
とリードフレーム７の外部端子とが接続されたのち、外
部環境から保護する目的で封止樹脂９を用いて封止され
る。
【０００７】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法により作成された半導体装置は、配線に接続
する電極パッドがパッシベーション膜から露出した構造
となっている。また、リードフレームおよび金属細線と
封止樹脂の界面から外気中の水分が進入し易く、更に封
止樹脂自体も吸湿性を有する為、図２の矢印で示す経路
１０で水分が進入してしまう。このため、耐湿性に劣る
アルミニウムを主成分とする電極配線は、パッシベーシ
ョン膜から露出している電極パッド部から腐食が起こり
易く、半導体装置の信頼性を低下させるという問題点が
あった。
の製造方法により作成された半導体装置は、配線に接続
する電極パッドがパッシベーション膜から露出した構造
となっている。また、リードフレームおよび金属細線と
封止樹脂の界面から外気中の水分が進入し易く、更に封
止樹脂自体も吸湿性を有する為、図２の矢印で示す経路
１０で水分が進入してしまう。このため、耐湿性に劣る
アルミニウムを主成分とする電極配線は、パッシベーシ
ョン膜から露出している電極パッド部から腐食が起こり
易く、半導体装置の信頼性を低下させるという問題点が
あった。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、金属ターゲットを用いるスパッタリング法に
より半導体基板上に電極又は配線用の金属膜を形成する
半導体装置の製造方法において、前記ターゲットは少く
とも鉄又はニッケルを含むアルミニウム合金から構成さ
れているものである。
造方法は、金属ターゲットを用いるスパッタリング法に
より半導体基板上に電極又は配線用の金属膜を形成する
半導体装置の製造方法において、前記ターゲットは少く
とも鉄又はニッケルを含むアルミニウム合金から構成さ
れているものである。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例により形成した半導体装置
の電極パッド部の断面図である。
る。図１は本発明の一実施例により形成した半導体装置
の電極パッド部の断面図である。
【００１０】シリコン基板１上に素子（図示せず）を形
成した後、層間絶縁膜２上に例えばアルミニウムに重量
比でシリコンを１％、ニッケルを１０ｐｐｍ含有したタ
ーゲット（以下Ａｌ−Ｓｉ−Ｎｉターゲットと言う）を
用いたスパッタリング法によりＡｌ−Ｓｉ−Ｎｉ合金膜
を堆積させ、通常のリソグラフィ技術およびドライエッ
チング技術を用いて電極パッド３及び配線を形成する。
次に例えば窒化シリコンを主成分とするパッシベーショ
ン膜４を化学気相成長法で堆積し、次で通常のリソグラ
フィ技術およびエッチング技術で電極パッド３上に開口
部５を形成する。
成した後、層間絶縁膜２上に例えばアルミニウムに重量
比でシリコンを１％、ニッケルを１０ｐｐｍ含有したタ
ーゲット（以下Ａｌ−Ｓｉ−Ｎｉターゲットと言う）を
用いたスパッタリング法によりＡｌ−Ｓｉ−Ｎｉ合金膜
を堆積させ、通常のリソグラフィ技術およびドライエッ
チング技術を用いて電極パッド３及び配線を形成する。
次に例えば窒化シリコンを主成分とするパッシベーショ
ン膜４を化学気相成長法で堆積し、次で通常のリソグラ
フィ技術およびエッチング技術で電極パッド３上に開口
部５を形成する。
【００１１】このように電極パッドおよび配線をＡｌ−
Ｓｉ−Ｎｉ合金膜で形成することにより腐食による不良
を大幅に低減することができた。
Ｓｉ−Ｎｉ合金膜で形成することにより腐食による不良
を大幅に低減することができた。
【００１２】図３に電極配線形成に用いるＡｌ−Ｓｉタ
ーゲット中のニッケル含有量と、電極配線形成に同ター
ゲットを用いた半導体装置の耐湿性試験後の不良発生率
との関係を示す。なお、耐湿性試験には、ウェハー状態
でのプレッシャークッカーテストを行ない、試験条件は
１２５℃、飽和水蒸気中で２４時間保管とした。図３か
らもわかるように、ニッケル含有量の増加とともに不良
の発生率は減少し、Ｎｉ含有量が１０ｐｐｍで５％まで
低減している。ニッケルの代りに鉄、または鉄とニッケ
ルを混合して添加しても同様の結果を示した。
ーゲット中のニッケル含有量と、電極配線形成に同ター
ゲットを用いた半導体装置の耐湿性試験後の不良発生率
との関係を示す。なお、耐湿性試験には、ウェハー状態
でのプレッシャークッカーテストを行ない、試験条件は
１２５℃、飽和水蒸気中で２４時間保管とした。図３か
らもわかるように、ニッケル含有量の増加とともに不良
の発生率は減少し、Ｎｉ含有量が１０ｐｐｍで５％まで
低減している。ニッケルの代りに鉄、または鉄とニッケ
ルを混合して添加しても同様の結果を示した。
【００１３】尚、上記実施例においては、電極パッドと
配線とをＡｌ−Ｓｉ−Ｎｉ合金膜を用いて形成した場合
について述べたが、パッシベーション膜より露出する電
極パッドのみをＡｌ−Ｓｉ−Ｎｉ合金膜で形成し、他の
配線をＡｌまたはＡｌ−Ｓｉ合金膜等で形成してもよ
い。
配線とをＡｌ−Ｓｉ−Ｎｉ合金膜を用いて形成した場合
について述べたが、パッシベーション膜より露出する電
極パッドのみをＡｌ−Ｓｉ−Ｎｉ合金膜で形成し、他の
配線をＡｌまたはＡｌ−Ｓｉ合金膜等で形成してもよ
い。
【００１４】
【発明の効果】以上説明したように本発明は、鉄または
ニッケルを添加したアルミニウム合金ターゲットを用い
たスパッタリグ法を用いて電極配線形成しているため、
パッシベーション膜から露出している電極パッド部にお
いても腐食の発生が抑制される。このため半導体装置の
信頼性が向上するという効果を有する。
ニッケルを添加したアルミニウム合金ターゲットを用い
たスパッタリグ法を用いて電極配線形成しているため、
パッシベーション膜から露出している電極パッド部にお
いても腐食の発生が抑制される。このため半導体装置の
信頼性が向上するという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための電極パッド
部の断面図。
部の断面図。
【図２】樹脂封止型の半導体装置の一例の断面図。
【図３】ターゲット中のＮｉ含有量と不良発生率との関
係を示す図。
係を示す図。
１ シリコン基板 ２ 層間絶縁膜 ３ 電極パッド ４ パッシベーション膜 ５ 開口部 ６ 半導体チップ ７ リードフレーム ８ 金属細線 ９ 封止樹脂 １０ 水分進入経路
Claims (2)
- 【請求項１】 金属ターゲットを用いるスパッタリング
法により半導体基板上に電極又は配線用の金属膜を形成
する半導体装置の製造方法において、前記ターゲットは
少くとも鉄又はニッケルを含むアルミニウム合金から構
成されていることを特徴とする半導体装置の製造方法。 - 【請求項２】 アルミニウム合金中には少くとも１ｐｐ
ｍの鉄又はニッケルが含まれる請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237963A JPH0684904A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237963A JPH0684904A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684904A true JPH0684904A (ja) | 1994-03-25 |
Family
ID=17023065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237963A Pending JPH0684904A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684904A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008284884A (ja) * | 2008-09-01 | 2008-11-27 | Canon Inc | インクタンク及びインクジェットカートリッジ |
| CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
-
1992
- 1992-09-07 JP JP4237963A patent/JPH0684904A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008284884A (ja) * | 2008-09-01 | 2008-11-27 | Canon Inc | インクタンク及びインクジェットカートリッジ |
| CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN108400227B (zh) * | 2018-05-04 | 2023-08-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472730A (en) | Semiconductor device having an improved moisture resistance | |
| US6779711B2 (en) | Self-aligned corrosion stop for copper C4 and wirebond | |
| US5742094A (en) | Sealed semiconductor chip | |
| JP2563652B2 (ja) | 半導体装置及びその製造方法 | |
| US20130001785A1 (en) | Semiconductor device and method for manufacturing same | |
| JP3398609B2 (ja) | 半導体装置 | |
| US7521801B2 (en) | Semiconductor device | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JPH0684904A (ja) | 半導体装置の製造方法 | |
| JPH0582581A (ja) | 半導体装置の製造方法 | |
| JPS59210656A (ja) | 半導体装置 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| US6479402B1 (en) | Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| CN110137152A (zh) | 半导体器件及其制造方法 | |
| JPH0219625B2 (ja) | ||
| US10978414B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP2003142521A (ja) | 半導体装置およびその製造方法 | |
| JPS60167432A (ja) | 半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JPH0546978B2 (ja) | ||
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH01244624A (ja) | 半導体装置 | |
| JPS5937576B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |