JPH0683340B2 - パターン入力／出力機の走査同期制御装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、プリント配線パターンなどが描かれた原稿を
光ビームで線順次に走査してパターンを読み取るパター
ン入力機、あるいは前記パターン入力装置やCADなどで
作成されたパターンデータを所望のデータに変換し、こ
のデータによって光ビームをON/OFF制御しつつ、感光材
料を線順次に走査してパターンを焼き付けるパターン出
力機に係り、特に、これらの入力／出力機における光ビ
ームの走査である主走査と、副走査との同期を制御する
装置に関する。

＜従来の技術＞ 以下に、パターン出力機を例に採って、従来の技術を説
明する。

パターン出力機は、大きく分けて、データ作成部、デー
タ変換部および記録部から構成されている。データ作成
部は、描画対象となるパターンのベクトルデータを作成
するユニットである。データ変換部は、前記データ作成
部で作成されたベクトルデータに基づき、そのベクトル
とラスター（走査線）とが交わる点のデータ（交点デー
タ）を演算し、さらにその交点データをドットデータに
変換するユニットである。記録部は、データ変換部から
与えられたドットデータに基づき、光ビームをON/OFF制
御して、感光材料を線順次に走査してパターンを焼き付
けるユニットである。

この種のパターン出力機は、主として描画時間を短縮す
るために、データ変換処理と焼き付けとを次のようにリ
アルタイムで行っている。即ち、データ変換部は、交点
データの書き込みと読み出しを交互に切り換えられる二
つのバッファメモリを備えている。一方のバッファメモ
リに一主走査分の交点データを書き込んでいる間に、他
方のバッファメモリから交点データを読み出して一主走
査分の焼き付けを行う。それが終了すると前記両バッフ
ァメモリの書き込みと読み出しとを切り換えて、データ
の変換処理と焼き付けとを並行して行っている。

＜発明が解決しようとする課題＞ しかしながら、上述した従来装置には次のような問題点
がある。

近年のプリント配線パターンの高密度化などにより、焼
き付け対象となるパターンに、複雑なものが多い。その
ため、交点データの数が著しく増加し、ベクトルデータ
から交点データへの変換処理に相当の時間を要し、パタ
ーンの焼き付けに割り当てられた一主走査の時間内に、
データの変換処理が完了していないという事態が生じる
こともある。このように焼き付け途中でリアルタイム処
理が実行できなくなると、装置は停止し、それ以後の焼
き付けができなくなる。当然、その感光材料は廃棄され
て、再度、新しい感光材料が使われる。このときの対策
として、ドラムの回転数を落としたり（主走査の時間を
長くする）、露光をするためのマルチビームの本数を減
らしたりして、単位時間あたりの露光（処理）するデー
タ量を一律に減らし、一主走査の時間内にデータの変換
処理が終われるように設定して、焼き付けが最初から行
われる。その結果、必然的に描画時間は長くなる。

また、焼き付け処理が中断した場合に、中断したところ
から焼き付けを再開させる走査同期方法が提案されてい
る（米国特許 第4,704,698号 NOV.3,1987）。

この走査同期方法を用いた装置は、ポリゴンミラーを利
用した平面走査型のパターン出力機であって、前記ポリ
ゴンミラーの回転に同期して駆動されるステッピングモ
ータを駆動源として、感光材料を副走査送りしている。

この走査同期方法によれば、焼き付けを中断する際に
は、一主査期間内のｎ個のクロックパルスによって、一
定速度の副走査送りを次第に減速していって停止させ
る。次の主走査期間では、ｎ個のクロックパルスによっ
て通常の副走査送りとは逆方向に加速して、通常の副走
査送りと逆方向同一速度にし、これをさらに次の主走査
期間の終りまで続ける。そして、一主走査期間内のｎ個
のクロックパルスによって逆方向の副走査送りを減速し
て停止させる。所定の停止期間が過ぎると、主走査の開
始点に合わせて、再びｎ個のクロックパルスによって副
走査送りを通常方向に加速して所定の副走査送り速度に
セットする。このような通常方向の副走査送りを、次の
主走査期間の終りまで続ける。そして、次の主走査開始
に同期して、光ビームを走査することによって、焼き付
けを再開している。

しかしながら、このような走査同期方法の場合、次のよ
うな問題点がある。

即ち、副走査送りの減速・停止→逆方向加速→逆方向定
速度移動→減速・停止→順方向加速→順方向定速度移動
→焼き付け再開という各ステップを、主走査周期を一単
位として行うため、副走査送りに再同期をかけて焼き付
けを再開するまでに相当の時間を要する。また、副走査
を二つのゴムローラで感光材料を挟んで搬送しているた
め、主走査との同期（つなぎ合わせ）精度が保ちにく
い。

本発明は、このような事情に鑑みてなされたものであっ
て、原稿の読み取りまたは感光材料への焼き付け処理が
中断した場合に、副走査送りの再同期を速やかに行うこ
とができるパターン入力／出力機の走査同期制御装置を
提供することを目的としている。

＜課題を解決するための手段＞ 本発明は、上記目的を達成するために、次のような構成
をとる。

即ち、本発明は、主走査送りに関連して原稿または感光
材料を連続的に副走査しつつ、前記原稿または感光材料
面を光ビームで線順次に主走査することにより、前記原
稿の読み取りまたは前記感光材料へのパターンの焼き付
けを行うパターン入力機またはパターン出力機における
主走査と副走査との同期を制御するパターン入力／出力
機の走査同期制御装置であって、 主走査送り位置に対応する主走査パルスを出力する主走
査パルス出力手段と、 副走査送り位置に対応する副走査パルスを出力する副走
査パルス出力手段と、 走査中にパターンの入力または出力が行なえなくなった
とき、再同期指令を出力する再同期指令出力手段と、 規定の副走査送りラインに係る加・減数と、前記規定の
副走査送りラインに対して少なくとも一主走査分だけず
れた再同期用の副走査送りラインに係る加・減数とが、
それぞれ予め格納された加・減数格納手段と、 通常動作のときには、規定の副走査送りラインに係る加
・減数を選択し、前記再同期指令出力手段から再同期指
令が与えられたときには、前記再同期用の副走査送りラ
インに係る加・減数を選択し、前記主走査パルスまたは
／および副走査パルスの発生タイミングに応じて、前記
選択された加・減数を前記加・減数格納手段から出力さ
せる加算制御手段と、 前記加・減数格納手段から出力された加・減数を加・減
算することにより、前記加算制御手段で選択された加・
減数に係る副走査送りラインと現在の副走査送り位置と
の偏位量を求める偏位量算出手段と、 前記偏位量を零にするような副走査送り速度を求め、求
めた副走査送り速度で副走査送りを制御する副走査送り
速度制御手段と、 を備えたことを特徴としている。

＜作用＞ 本発明の作用は次のとおりである。

まず、通常動作のとき、加算制御手段は、主走査パルス
または／および副走査パルスの発生タイミングに応じ
て、規定の副走査送りラインに係る加・減数を加・減数
格納手段から出力させ、偏位量算出手段は、この加・減
数を加・減算することにより、前記規定の副走査送りラ
インと現在の副走査送り位置との偏位量を求める。そし
て、副走査送り速度制御手段は、この偏位量を零にする
ような副走査送り速度を求め、求めた副走査送り速度で
副走査送りを制御する。

すなわち、通常動作のときは、予め決められた規定の副
走査送りラインに沿ってパターンの読み取りや焼付けが
行なわれる。この規定の副走査送りラインは、主走査送
り速度と副走査送り速度との関係によって特定される。
主走査送り速度と副走査送り速度との関係は、単位時間
当たりの主走査送りの移動量と副走査送りの移動量の関
係であるので、主走査パルスの発生タイミングと副走査
パルスとの発生タイミングとの関係により知ることがで
きる。

ここで、主走査と副走査との同期が合っている状態、す
なわち、主走査送り速度と副走査送り速度とが規定の副
走査送りラインを描くような関係にある状態で、上述の
ように、主走査パルスおよび副走査パルスの発生タイミ
ングに応じて、加・減数を加・減算して求められる偏位
量が零となるように、規定の副走査送りラインに係る加
・減数を決めておけば、偏位量が零のときには、主走査
と副走査との同期が合っていることを知ることができ、
一方、偏位量が零でないときには、主走査と副走査との
同期がずれていることを知ることができる。また、これ
ら同期がずれているときには、副走査送り速度を調整し
て、偏位量を零にすることにより、主走査と副走査との
同期合わせを行なうことができる。

また、上記通常動作中に、一主走査時間内に一主走査分
のパターンの入力または出力が行なえなくなり、処理の
中断・再同期を行なうときには、再同期指令出力手段は
再同期指令を出力する。この再同期指令が加算制御手段
に与えられると、加算制御手段は、主走査パルスおよび
副走査パルスの発生タイミングに応じて、規定の副走査
送りラインに対して少なくとも一主走査分だけずれた再
同期用の副走査送りラインに係る加・減数を加・減数格
納手段から出力させ、偏位量算出手段は、この加・減数
を加・減算することにより、前記新たに設定した再同期
用の副走査送りラインと現在の副走査送り位置との偏位
量を求める。そして、副走査送り速度制御手段は、この
偏位量を零にするような副走査送り速度を求め、求めた
副走査送り速度で副走査送りを制御する。

すなわち、副走査送り位置を、新たに設定した再同期用
の副走査送りラインに合わせるように、副走査送り速度
を調整していく。この副走査送り速度の調整の際にも、
主走査送りは通常動作時と同じ速度で行なわれている。
従って、規定の副走査送りラインと再同期用の副走査送
りラインとのずれ分、主走査送りされたときには、主走
査送りと副走査送りとは再同期用の副走査送りラインを
描くように、主走査送り速度に対して副走査送り速度が
同期される。また、この再同期用の副走査送りラインに
沿って、主走査送りと副走査送りとが行なわれている
と、上記通常動作で処理を中断した位置に到達するの
で、この位置より中断以後の処理の再開を行なえば、中
断前後のパターンのつなぎ合わせを正確に行なうことが
できる。

＜実施例＞ 以下、本発明の実施例を図面を参照して説明する。

本実施例は、外周面に感光材料が貼り付けられたドラム
を一定速度で回転（主走査）するとともに、露光ヘッド
を前記ドラムの回転軸に沿って一定速度で副走査送りす
ることにより、光ビームによってドラム表面を螺旋状に
連続的に走査する方式（以下、『連続走査方式』とい
う）のパターン出力機に本発明を適用した例である。

第１図は、第１実施例の全体構成を示した概略ブロック
図である。

図中、符号１は、描画対象となるパターンのベクトルデ
ータを作成するデータ作成部としてのコンピュータ、２
はコンピュータ１で作成されたベクトルデータを交点デ
ータさらにはドットデータに変換するデータ変換部であ
る。

データ変換部２は、ベクトルデータから交点データを算
出する交点データ処理回路３、メモリコントローラ４に
よって交点データの書き込み／読み出しが制御されるバ
ッファメモリ５、バッファメモリ５から読み出された交
点データをドットデータに変換するドットデータ作成回
路６、ドットデータに基づき光ビーム制御用の変調信号
を出力する変調器制御回路７を含む。バッファメモリ５
は、一主走査分の交点データを記憶できる記憶容量を備
えた二つのバッファメモリ5a,5bから構成されている。

符号11は、感光材料Ｆが装着されたドラムである。ドラ
ム11は、図示しない駆動機構によって一定速度で回転駆
動（主走査）されている。ドラム11の回転角度である主
走査送り位置は、ロータリエンコーダ12によって検出さ
れる。13は、ドラム11に向けて光ビームを照射する露光
ヘッドである。この露光ヘッド13は、図示しない光ビー
ム発生器、前記変調器制御回路７から与えられた変調信
号に基づいて光ビームをON/OFFする音響光学変調器など
を含む。露光ヘッド13は、モータ14によってドラム11の
軸方向に一定速度で副走査送りされる。露光ヘッド13の
副走査送り位置は、リニアスケール15によって検出され
る。

波形整形回路16は、ロータリエンコーダ12の２相出力パ
ルスに基づき、ドラム11の回転位相に応じたエンコーダ
パルスRCWと、ドラム11の１回転当たり１個の原点パル
スOPとを出力する。上述したエンコーダパルスRCWおよ
び原点パルスOPは、本発明における主走査パルスに相当
し、ロータリエンコーダ12および波形整形回路16は、本
発明における主走査パルス出力手段に相当する。

一方、波形整形回路17は、リニアスケール15の出力パル
スと前記エンコーダパルスRCWとに基づき、副走査送り
位置に応じたスケールパルスLCWと、副走査送りの方向
に対応した方向識別信号DSとを出力する。描画クロック
作成回路18は、エンコーダパルスRCWに基づき、光ビー
ムをON/OFFするタイミングに係る描画クロックCLを出力
する。上述したスケールパルスLCWおよび方向識別信号D
Sは、本発明における副走査パルスに相当し、リニアス
ケール15および波形整形回路17は、本発明における副走
査パルス出力手段に相当する。

符号19は、モータ14を駆動するモータドライバ、20は、
モータ14による副走査送りを制御するモータ制御回路で
ある。モータ制御回路20の詳細な構成は第２図に示され
ているが、これらの各部については後に詳しく説明す
る。

次に、本実施例の動作を、〔Ａ〕リアルタイム処理が行
われているときの通常動作と、〔Ｂ〕リアルタイム処理
が出来なくなって副走査送りの中断・再同期が行われる
再同期動作とに分けて説明する。

〔Ａ〕通常動作 第３図（ａ）〜（ｂ）に示した動作タイミング図を参照
する。

波形整形回路16は、ドラム11の１回転当たりに１個の原
点パルスOP（第３図（ａ）参照）を、データ変換部２の
メモリコントローラ４に出力している。メモリコントロ
ーラ４は、交点データ処理回路３によって算出された交
点データを、原点パルスOPのタイミングに従って、第１
バッファメモリ5aおよび第２バッファメモリ5bへ交互に
書き込んでいる（第３図（ｄ）参照）。また、メモリコ
ントローラ４は、波形整形回路16から与えられたエンコ
ーダパルスRCWに基づき、原点パルスOPから一定時間の
後に露光（焼き付け）開始タイミングを作成している
（第３図（ｂ）参照）。この露光開始タイミングに従っ
て、先に書き込みが完了している第１バッファメモリ5a
または第２バッファメモリ5bの交点データが交互に読み
出されて、ドットデータ作成回路６に与えられる（第３
図（ｃ）参照）。

ドットデータ作成回路６は、バッファメモリ５から読み
出された交点データをドットデータに変換し、変調器制
御回路７に出力する。変調器制御回路７は、描画クロッ
ク作成回路18から与えられた描画クロックパルスCLに同
期して、ドットデータから光ビーム変調信号を作成す
る。この変調信号が露光ヘッド13に与えられ、光ビーム
がON/OFF制御されることにより、ドラム11に装着された
感光材料Ｆが線順次に走査されて焼き付けされる。

以上のような光ビームによる露光を正常に行うために
は、露光ヘッド13の副走査送りがドラム11による主走査
送りに同期している必要がある。以下、このような副走
査の同期送りを、第２図および第４図を参照して説明す
る。第２図は、モータ制御回路20の構成を示したブロッ
ク図、第４図はモータ制御回路20の各部の動作波形図で
ある。

副走査送りを制御するモータ制御回路20は、第２図に示
すように、加算制御手段としての加算制御回路21;規定
の副走査送りラインに係る加・減数と、規定の副走査送
りラインに対して少なくとも一主走査分だけずれた再同
期用の副走査送りラインに係る加・減数とをそれぞれ格
納する加・減数格納手段としてのレジスタ22a〜22e;偏
位量算出手段としての加算器23、ラッチ回路24、ラッチ
回路25;ROMテーブル26;加算器27;およびD/A変換器28
が、その順に縦列接続された構成になっている。加算制
御回路21は、波形整形回路16から原点パルスOPおよびエ
ンコーダパルスRCWを、波形整形回路17からスケールパ
ルスLCWおよび方向識別信号DSを、それぞれ与えられる
ことにより、次段のレジスタ22a〜22eの中から所定のレ
ジスタを選択する。

第４図（ａ）は原点パルスOPであり、同図（ｂ）はこの
原点パルスOPに同期したエンコーダパルスRCWである。
本実施例ではエンコーダパルスRCWは、ドラム11の１回
転に相当する一主走査期間あたり、40,000個のパルスを
含み、その周期は2.5μsecに設定されている。一方、第
４図（ｃ）に示すスケールパルスLCWは、副走査送りが
主走査送りに同期している状態で、一主走査期間あた
り、1,000個のパルスを含み、そのとき周期は100μsec
になる。したがって、副走査送りが主走査送りに同期し
ている状態では、エンコーダパルスRCWが40個出力され
るごとに、スケールパルスLCWが１個出力される。従っ
て、スケールパルスLCWが１個出力されるごとにエンコ
ーダパルスRCWの計数値を計数して、この計数値が『＋3
9』（計数は０から数えられるので実質40に相当する）
であれば、主走査送りと副走査送りとが同期しているこ
とになる。そこで、主走査送りと副走査送りとが同期し
ているときの基準値を「39」とする。

方向識別信号DS（図示せず）は、露光ヘッド13が順方向
に副走査送りされている通常動作状態の間は『Ｈ』レベ
ルであり、副走査送りが逆方向になると『Ｌ』レベルに
なる。

方向識別信号DSが『Ｈ』レベルの状態で、すなわち、副
走査送りが順方向、かつ、スケールパルスLCWが『Ｈ』
レベルの期間、すなわち、スケールパルスLCWが入力さ
れていない期間中、加算制御回路21の出力信号により、
レジスタ22aが動作状態になり、正数『＋１』が加算器2
3のＡ端子に与えられる。初期状態において、加算器23
のＢ端子には『０』が入力されているので、加算器23の
出力Σ_１（Σ_１＝Ａ＋Ｂ）は『＋１』を出力する。ま
た、加算制御回路21は、エンコーダパルスRCWの立下が
りに同期したタイミングで加算パルスAPをラッチ回路24
のＴ端子に与えている。その結果、加算器23の出力Σ_１
（＋１）は、スケールパルスLCWが『Ｈ』レベルになっ
てから、最初のエンコーダパルスRCWの立ち下がりタイ
ミング（第４図（ｂ）中の＜１＞のタイミング）で、ラ
ッチ回路24にラッチされる（第４図（ｄ）参照）。

ラッチ回路24の出力Q₁（＋１）は、加算器28のＢ端子に
帰還されるので、加算器23は、Ａ端子に入力している
『＋１』と、Ｂ端子に入力している『＋１』との和、即
ち、『＋２』を出力する。この出力Σ_１（＋２）が、次
のエンコーダパルスRCWの立下がりタイミング＜２＞
で、ラッチ回路24にラッチされる結果、ラッチ回路24の
出力Q₁は『＋２』になる（第４図（ｄ）参照）。

このようにして、方向識別信号DSおよびスケールパルス
LCWが『Ｈ』レベルの期間中に入力されたエンコーダパ
ルスRCWによって、ラッチ回路24の出力Q₁は漸次増加し
ていき、39個目のエンコーダパルスRCWの立下がりタイ
ミング＜39＞で、ラッチ回路24の出力Q₁は『＋39』にな
る（第４図（ｄ）参照）。すなわち、副走査送りが順方
向であって、スケールパルスLCWが入力されていない間
（スケールパルスLCWのパルス間）は、エンコーダパル
スRCWが＋１ずつ加算されて計算される。

副走査送りが主走査送りに同期した（所望の速度で同期
していることを示す）状態では、スケールパルスLCWが
立上がってから40個目のエンコーダパルスRCWに同期し
て、次のスケールパルスLCWが立下がる。加算制御回路2
1は、方向識別信号DSが『Ｈ』レベルで、かつ、スケー
ルパルスLCWが『Ｌ』レベルになったとき、すなわち、
スケールパルスLCWが入力されたときに、レジスタ22bを
動作状態にする。これにより、負数『−39』が加算器23
のＡ端子に入力される。このとき、加算器23のＢ端子に
はラッチ回路24の出力Q₁である『＋39』が入力されてお
り、これが前記負数『−39』と加算されることにより、
加算器23の出力Σ_１は『０』になる。これは、すなわ
ち、スケールパルスLCWの計数値と基準値『＋39』との
差分を求める（減算する）ものであり、基準（規定の副
走査送りライン）からの現在の副走査送り位置の偏位量
を求めることになる。この出力Σ_１（０）が、スケール
パルスLCWの『Ｌ』レベル期間中のエンコーダパルスRCW
の立下がりタイミング＜０＞により、ラッチ回路24にラ
ッチされる結果、ラッチ回路24の出力Q₁が『０』になる
（第４図（ｄ）参照）。

以上のようにして、副走査送りが主走査送りに同期して
いる場合、ラッチ回路24の出力Q₁は『０』から『39』の
数値を出力し、この出力Q₁が次段のラッチ回路25に与え
られる。

加算制御回路21は、スケールパルスLCWの立上がりに同
期したタイミングで、ラッチ回路25のＴ端子に更新パル
スNPを与えている。その結果、スケールパルスLCWの立
ち上がり時におけるラッチ回路24の出力Q₁がラッチ回路
25にラッチされる。副走査送りが主走査送りに同期して
いる限り、更新パルスNPが与えられるタイミングにおい
て、ラッチ回路24の出力Q₁は『０』であるから（第４図
（ｃ），（ｄ）参照）、ラッチ回路25の出力Q₂も『０』
になる（第４図（ｅ）参照）。換言すれば、ラッチ回路
24の出力Q₂が『０』であれば、規定の副走査送りライン
と現在の副走査送り位置との偏位量は『０』であり、副
走査送りは主走査送りに同期しているといえる。

ROMテーブル26は、ラッチ回路25の出力Q₂をアドレス信
号として与えられ、これに応じた副走査送り速度の補正
量を選択して出力する。第５図（ａ）〜（ｄ）は、ROM
テーブル25に格納されている、偏位量に相当するアドレ
スと、副走査送り速度の補正量との変換特性の例を示し
ている。最適の変換特性は、後述する副走査送りの再同
期が一主走査期間内に完了するようなものであり、実験
的に求めることができる。本実施例では、第５図（ａ）
の変換特性を用いて説明する。

上述したように、副走査送りが主走査送りに同期してい
る場合、ラッチ回路25の出力Q₂は『０』であるから、速
度補正量も『０』であり、この速度補正量が加算器27の
Ａ端子に入力される。加算器27のＢ端子には、コンピュ
ータ１から副走査送りの基準速度V_REFが与えられてい
る。加算器27は、Ａ端子に入力された速度補正量と、Ｂ
端子の基準速度V_REFとを加算することによって、基準速
度V_REFを補正した指定速度を出力する。

ここでは、速度補正量『０』であるから、加算器27から
は基準速度V_REFが指定速度としてそのまま出力される。
この指定速度（デジタル値）が、D/A変換器28でアナロ
グ信号に変換された後、第１図のモータドライバ19に与
えられることにより、露光ヘッド13が基準速度V_REFで副
走査送りされる。なお、本実施例では、このROMテーブ
ル26と加算器27とD/A変換器28とモータドライバ19と
は、本発明における副走査送り速度制御手段に相当す
る。

次に、主走査送りと副走査送りとの同期がずれた場合の
動作を説明する。

副走査送りが主走査送りに対して相対的に速くなったた
めに、例えば第４図（ｃ）に鎖線で示すように、エンコ
ーダパルスRCWが38個出力されたときに、スケールパル
スLCWが出力された場合を考える。

このとき、ラッチ回路24の出力Q₁は『＋37』の状態であ
る。スケールパルスLCWが『Ｌ』レベルになることによ
り、レジスタ22bから負数『−39』が加算器23のＡ端子
に与えられ、このときのＢ端子入力『＋37』と加算され
る結果、第４図（ｄ）に鎖線で示すように、加算器23の
出力Σ_１は『−２』となる。この出力Q₁が、更新パルス
NPによってラッチ回路25にラッチされることにより、第
４図（ｅ）に鎖線で示すように、ラッチ回路25の出力Q₂
は『−２』になる。

このような状態が続くと、スケールパルスLCWが入力さ
れるごとに、加算器23の出力Σ_１が『−２』ずつ累積さ
れて、例えばスケールパルスLCWの10個入力された後に
は、出力Σ_１は『−20』になり、これに伴いラッチ回路
25の出力Q₂も『−20』になる。この出力Q₂がROMテーブ
ル26にアドレスとして与えられることにより、第５図に
示すように、アドレス『−20』に応じた速度補正量−V₁
が選択される。この速度補正量−V₁が加算器27に与えら
れて、基準速度V_REFに加算される結果、加算器27から出
力される指定速度はV_REF−V₁に補正され、露光ヘッド13
の副走査送り速度が遅くなる方向に制御される。

なお、上述の説明から理解されるように、ラッチ回路25
の出力Q₂は、主走査送りに同期した正常な状態での規定
の副走査送りラインに対する現在の副走査送り位置の偏
位量に対応するから、上述の速度補正は、前記出力Q₂が
『０』、即ち、副走査送り位置の偏位量が零（零近傍を
含む）になるまで続けられる。

〔Ｂ〕副走査送りの中断・再同期動作 次に、走査中に、一主走査時間内に１主走査分のパター
ンの入力または出力が行なえなくなった場合、例えば、
第１図に示したデータ変換部２において、データ変換の
リアルタイム処理が実行できなくなった場合における副
走査送りの中断・再同期動作について説明する。

第３図（ｅ）〜（ｉ）を参照する。

メモリコントローラ４は、原点パルスOPが入力されたタ
イミングで、バッファメモリ５への交点データの書き込
みを開始し、次の原点パルスOPが入力されたタイミング
において、交点データの書き込みが完了しているかを判
断している。

第３図（ｅ）に示すように、原点パルスOP₁のタイミン
グによって開始された第１バッファメモリ5aへの交点デ
ータの書き込み動作において、記録対象であるパターン
が複雑であるために、ベクトルデータから交点データへ
のデータ変換処理が遅れ、次の原点パルスOP₂が入力さ
れたタイミングにおいて第１バッファメモリ5aへの書き
込みが完了していなかったとする。

そうすると、メモリコントローラ４は、バッファメモリ
５からの交点データの読み出しを禁止するともとに、第
３図（ｆ）に示すようなリトライ信号RTをモータ制御回
路20に出力する。これによりモータ制御回路20は、副走
査送りライン（後述する第６図のＩのライン：規定の副
走査送りライン）に沿って行われてきた通常の副走査送
りを中断し、副走査送りを一主走査分だけ遅らせるよう
に、第３図（ｇ）に示す期間にわたって、再同期用の新
たな副走査送りライン（後述する第６図のIIのライン）
を設定して、副走査送りの再同期を行う。前記リトライ
信号は、本発明における再同期指令に相当し、また、こ
のリトライ信号（再同期指令）を出力するメモリコント
ローラ４が、本発明における再同期指令出力手段に相当
する。

本実施例の副走査送りの同期合わせは、リトライ信号RT
により光ビームによる焼き付けを主走査の完了時点にお
いて一時中断し、副走査送りを例えば一主走査分だけ逆
戻りさせ、続いて順方向に加速しつつ副走査送りし、次
の主走査の開始点において、所定の副走査送り速度にな
るように副走査送り速度を制御する一連の動作から成り
立っている。

以下、第６図を参照して詳しく説明する。

第６図は、露光ヘッド13の副走査送りの状態を示してい
る。

図中、横軸は副走査送り位置を示し、縦軸は時間を示し
ている。横軸の区間Ｌは、一主走査期間の間に露光ヘッ
ド13が副走査送りされる距離を示している。また、縦軸
の区間Ｔは、一主走査に要する時間に相当している。Ａ
点からＢ点にかけての実線Ｉは、再同期以前の一主走査
期間に対応する規定の副走査送りラインである。Ａ点お
よびＢ点のタイミングは、第３図における原点パルスOP
₁、OP₂にそれぞれ対応する。

主走査送りと副走査送りとが同期している動作状態で、
第４図（ｆ）に示すリトライ信号RTが加算制御回路21に
入力されると、スケールパルスLCWおよびリトライ信号R
Tが『Ｌ』レベルで、エンコーダパルスRCWが立下がった
ときに、加算制御回路21はレジスタ22eを動作状態にし
て、加算器23のＡ端子に負数『−40,039』を出力する。
すなわち、通常の動作であれば、『−39』が入力される
が、前記リトライ信号RTの指令により一主走査分だけ副
走査を遅らせるために『−40,000』がさらに加えられ
る。よって、結果として『−40,039』が加算される。

また、主走査送りと副走査送りとの同期がずれた状態の
ときにリトライ信号RTが入力されると、エンコーダパル
スRCWおよびリトライ信号RTがともに『Ｌ』レベルの条
件に基づき、加算制御回路21はレジスタ22dを動作状態
にして、加算器23のＡ端子に負数『−39,999』を出力す
る。すなわち、通常の動作では、『＋１』が入力される
が、前記リトライ信号RTの指令により一主走査分だけ副
走査を遅らせるために、『−40,000』がさらに加えられ
る。よって、結果として『−39,999』が加算される。

以下、レジスタ22eが動作状態になった場合について説
明する。なお、レジスタ22dが動作状態になった場合も
同様であるから、その説明は省略する。

レジスタ22eが動作状態になって、負数『−40,039』が
加算器23のＡ端子に出力されたとき、加算器23のＢ端子
には『＋39』が入力されているから、加算器23は−40,0
00（−40,039＋39）を出力する。加算器23の出力Σ
_１（−40,000）は、次の加算パルスAPによってラッチ回
路24にラッチされ、さらに更新パルスNPによってラッチ
回路25にラッチされる結果、ROMテーブル26に『−40,00
0』がアドレス信号として与えられる。

前述したようにラッチ回路25の出力Q₂は、副走査送り位
置の偏位量であるから、出力Q₂が『−40,000』であると
いうことは、現在の副走査送り位置を、一主走査期間に
相当する距離（第６図に示した区間Ｌ）だけ逆方向に戻
すことを意味する。第６図を用いて説明すると、副走査
送り位置をＢ点からＣ点に戻すように補正されることで
あり、つまり、現在の副走査送りラインＩを、一主走査
期間だけ以前の新たな再同期用の副走査送りラインIIに
変更設定することを意味する。

アドレスとして『−40,000』がROMテーブル26に与えら
れることにより、第５図（ａ）に示すように、これに対
応した速度補正量−V₂が選択される。加算器27は、この
速度補正量−V₂と基準速度V_REFとを加算して出力する。
このときの加算結果である出力Σ_２（V_REF−V₂）は負で
あるから、副走査送り用のモータ14は逆方向に回転さ
れ、露光ヘッド13は第６図におけるＢ点からＣ点に向け
て逆方向に移動するように制御される。しかし、実際に
は、露光ヘッド13の慣性や応答の遅れのために、第６図
の曲線II′に示すような経路をとる。

副走査送りの逆戻りにより、波形整形回路17から出力さ
れる方向識別信号DSは『Ｈ』レベルから『Ｌ』レベルに
反転する。これにより加算制御回路21は、スケールパル
スLCWが『Ｌ』レベルで、かつ、エンコーダパルスRCWの
立下がりのタイミングにおいて、レジスタ22cを動作状
態にする。その結果、加算器23のＡ端子に正数『＋41』
が入力され、Ｂ端子に帰還入力されている『−40,000』
に加算される。すなわち、通常動作であれば、エンコー
ダパルスRCWの入力に伴って、『＋１』が入力される
が、副走査送りが逆転しているため、スケールパルスLC
Wの入力とともに、スケールパルスRCWの計数値『＋40』
がさらに加算される結果、『＋41』が加算される。ま
た、スケールパルスLCWが『Ｈ』レベルの状態では、エ
ンコーダパルスRCWの立下がりのタイミングごとに、レ
ジスタ22aが動作状態になり、加算器23のＡ端子に『＋
１』が順次に入力されて加算されていく。このようにし
て、加算器23の出力Σ_１は、『−40,000』の状態から次
第に＋方向に近づいていく。加算器23の出力Σ_１の変化
に伴い、ラッチ回路25の出力Σ_２も同様に＋方向に変化
していくことは勿論である。

ラッチ回路25の出力Σ_２の変化を第６図を参照して説明
する。

図中、CB間のN₀は、再同期動作の最初にラッチ回路25に
設定される補正量『−40,000』、即ち、露光ヘッド13の
副走査送り位置と新しい副走査送りラインとの最初の偏
位量を示している。N₁はドラム11の回転により出力され
るエンコーダパルスRCWによってレジスタ22aから出力さ
れる正数『＋１』の累積加算数、N₂は副走査送りの逆戻
りによりスケールパルスLCWによってレジスタ22cから出
力される正数『＋41』の内『＋40』に相当する部分の累
積加算数、N₃はN₀−（N₁＋N₂）、即ち、露光ヘッド13の
現在の副走査送り位置と新しい副走査送りラインとの偏
位量であるラッチ回路25の出力Q₂をそれぞれ示してい
る。

以上のようにして、副走査送りが逆戻りされるにつれて
ラッチ回路25の出力Q₂の数値は『−40,000』から次第に
＋方向に加算され、出力Q₂に基づいてROMテーブル26か
ら出力される速度補正量が−V_REFになったところで、加
算基27の出力Σ_２である指定速度が零になる。第６図の
Ｄ点は、副走査送り速度が零になる点を示している。

これ以後、副走査送り用のモータ14が正転して、露光ヘ
ッド13は順方向に副走査送りされる。副走査送りが順方
向になると、方向識別信号DSが『Ｌ』レベルから『Ｈ』
レベルに反転するので、それ以後、スケールパルスLCW
によってレジスタ22bが、エンコーダパルスRCWによって
レジスタ22aがそれぞれ動作状態となり、上述した通常
動作における副走査送りの同期動作が行われる。第６図
のＤ点からＥ点にいたる曲線は、このような補正状態に
おける副走査送りラインを示している。

そして、Ｅ点に至ったところで、新しい副走査送りライ
ンIIと現在の副走査送り位置との偏位量が零になり、主
走査送り速度と副走査送り速度との同期合わせが完了
し、これ以降は基準速度V_REFによって副走査送りされ、
次の主走査開始点Ｆに至る。

因みに、リトライ信号RTが与えられてから副走査送りの
同期あわせが完了するまでに要する時間を算出すると、
以下のとおりである。

スケールパルスLCWの１周期の間に、レジスタ22cによっ
て『＋41』が１回加算され、また、レジスタ22aによっ
て『＋１』が39回加算されるので、結局、前記１周期の
間に『＋80』が加算されることになる。スケールパルス
LCWの１周期は、通常動作時において約0.1msecであるか
ら、リトライ信号RTが入力された時点での偏位量『＋4
0,000』が、零になるのに要する時間ｔは、次のように
なる。

ｔ＝（40,000/80）×0.1＝50msec ただし、副走査送りのモータ14の回転速度は、副走査送
りラインの切り替わり時に変化するから、実際の所要時
間は、前記算出結果よりも少し長くなり、60msec程度で
ある。一主走査周期は、約100msecであるから、次の走
査開始点（第６図に示すＦ点）に至る約40msec前には、
副走査送りの同期合わせが完了していることになる。

ところで、第２図に示したように、加算制御回路21は、
副走査送りの再同期期間の間、ラッチ回路25の出力Q₂が
零になったかどうかを監視している。副走査送りの同期
合わせが完了して、出力Q₂が零になると、加算制御回路
21は同期完了信号ESをデータ変換部２のメモリコントロ
ーラ４に出力する（第３図（ｈ）参照）。これにより、
メモリコントローラ４は、バッファメモリ５からの交点
データの読み出し禁止を解除する。その結果、第３図
（ａ）に示す原点パルスOP₃に基づく露光開始のタイミ
ングによって、第１バッファメモリ5aからの交点データ
の読み出しが開始されて焼き付けが再開される。また、
この読み出し動作と並行して、第２バッファメモリ5bへ
の交点データの書き込みが行われる。

なお、第３図に示した原点パルスOP₃の時点になって
も、バッファメモリ５への交点データの書き込みが完了
していない場合には、第６図に示した副走査送りライン
IIに対して、さらに一主走査だけずれた副走査送りライ
ンIIIが設定され、前述と同様の副走査送りの同期合わ
せが行われる。

なお、本発明は、次のような変形実施することもでき
る。

（１） 本発明は、原稿を一定速度で副走査しつつ、前
記原稿面を光ビームで線順次に主走査することによっ
て、原稿を読み取るパターン入力機にも適用することが
できる。

（２） また、本発明は、上述の実施例のようなドラム
外周面を走査する、いわゆる円筒外面走査式のパターン
入力／出力機だけでなく、回転しないドラムの内側に感
光材料を装着し、ドラムの中心で反射ミラーが回転しな
がら副走査する、いわゆる円筒内面走査式のパターン入
力／出力機にも実質的に同じ構成で適用することができ
る。

（３） さらに、本発明は、円筒走査式のパターン入力
／出力機だけでなく、いわゆる平面走査型のパターン入
力／出力機にも適用することができる。

以下、第７図を参照して、平面走査型のパターン出力機
への適用例を簡単に説明する。

この種のパターン出力機は、ポリゴンミラー31の回転軸
に、その回転角度に応じたパルス信号を発生するロータ
リエンコーダ（図示せず）を備えている。また、感光材
料Ｆを副走査送りするテーブルにも、その副走査送り位
置に応じたパルスを発生するリニアスケール（図示せ
ず）を備えている。したがって、前記ロータリエンコー
ダのパルス信号から、上述した実施例と同様の原点パル
スOPやエンコーダパルスRCWを作成するとともに、前記
リニアスケールのパルス信号から、上述した実施例と同
様のスケールパルスLCWや方向識別信号DSを作成し、上
述の各実施例と同様に構成されるテーブル駆動モータの
制御回路に、前記作成された各パルスを与えて、テーブ
ルの副走査送り速度を制御すればよい。ただし、第11図
に示した例では、ポリゴンミラー31が８面で構成されて
いるから、ポリゴンミラー31の１回転あたり８回の主走
査が行われる。したがって、連続走査方式の場合に、副
走査送り用のテーブルを一主走査分だけ逆戻りさせる場
合に、初期的に設定される偏位量はポリゴンミラー31の
1/8回転に相当するパルス数にすればよい。

＜発明の効果＞ 以上の説明から明らかなように、本発明に係るパターン
入力／出力機の走査同期制御装置によれば、通常動作時
には、その同期合わせを、規定の副走査送りラインと実
際の副走査送り位置との偏位量が零になるように副走査
送り速度を制御し、処理の中断・再同期の際には、通常
処理されていた規定の副走査送りラインに対して少なく
とも一主走査分だけずれた再同期用の新たな副走査送り
ラインを設定し、前記再同期用の副走査送りラインと実
際の副走査送り位置との偏位量を求め、この偏位量が零
になるように副走査送り速度を制御しているので、原稿
の読み取り中や、感光材料への焼き付け中に、前記各処
理が中断しても、副走査送りを主走査送りに速やかに再
同期して、前記各処理を再開することができる。

また、加・減数格納手段に適宜な加・減数を予め設定し
ておくことにより、副走査送りの同期合わせを容易に行
うことができる。

【図面の簡単な説明】

第１図ないし第６図は本発明の実施例である連続走査方
式のパターン出力機に係り、第１図はその全体構成を示
した概略ブロック図、第２図はモータ制御回路の詳細な
構成を示したブロック図、第３図は焼き付け処理の動作
タイミング図、第４図はモータ制御回路の動作タイミン
グ図、第５図はROMテーブルのアドレス（偏位量）と速
度補正量との関係を示した変換特性図、第６図は副走査
送りラインの切り換え動作の説明図である。 第７図は本発明のその他の実施例である平面走査式のパ
ターン出力機の説明図である。 １……コンピュータ、２……データ変換部 ４……メモリコントローラ、５……バッファメモリ 11……ドラム 12……ロータリエンコーダ（主走査パルス出力手段） 16……波形整形回路（主走査パルス出力手段） 13……露光ヘッド 14……モータ 15……リニアスケール（副走査パルス出力手段） 17……波形整形回路（副走査パルス出力手段） 20……モータ制御回路 21……加算制御回路（加算制御手段） 22a〜22e……レジスタ（加・減数格納手段） 23……加算器（偏位量算出手段） 24,25……ラッチ回路（偏位量算出手段） 26……ROMテーブル（副走査送り速度制御手段） 27……加算器（副走査送り速度制御手段） 28……A/D変換器（副走査送り速度制御手段） 19……モータドライバ（副走査送り速度制御手段） RT……リトライ信号（再同期指令）

Claims (1)

【特許請求の範囲】
1. 【請求項１】主走査送りに関連して原稿または感光材料
   を連続的に副走査しつつ、前記原稿または感光材料面を
   光ビームで線順次に主走査することにより、前記原稿の
   読み取りまたは前記感光材料へのパターンの焼き付けを
   行うパターン入力機またはパターン出力機における主走
   査と副走査との同期を制御するパターン入力／出力機の
   走査同期制御装置であって、 主走査送り位置に対応する主走査パルスを出力する主走
   査パルス出力手段と、 副走査送り位置に対応する副走査パルスを出力する副走
   査パルス出力手段と、 走査中にパターンの入力または出力が行なえなくなった
   とき、再同期指令を出力する再同期指令出力手段と、 規定の副走査送りラインに係る加・減数と、前記規定の
   副走査送りラインに対して少なくとも一主走査分だけず
   れた再同期用の副走査送りラインに係る加・減数とが、
   それぞれ予め格納された加・減数格納手段と、 通常動作のときには、規定の副走査送りラインに係る加
   ・減数を選択し、前記再同期指令出力手段から再同期指
   令が与えられたときには、前記再同期用の副走査送りラ
   インに係る加・減数を選択し、前記主走査パルスまたは
   ／および副走査パルスの発生タイミングに応じて、前記
   選択された加・減数を前記加・減数格納手段から出力さ
   せる加算制御手段と、 前記加・減数格納手段から出力された加・減数を加・減
   算することにより、前記加算制御手段で選択された加・
   減数に係る副走査送りラインと現在の副走査送り位置と
   の偏位量を求める偏位量算出手段と、 前記偏位量を零にするような副走査送り速度を求め、求
   めた副走査送り速度で副走査送りを制御する副走査送り
   速度制御手段と、 を備えたことを特徴とするパターン入力／出力機の走査
   同期制御装置。