JPH0683034B2 - 単安定マルチバイブレータ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は単安定マルチバイブレータに関するものであ
る。

従来の技術 入力信号が基準値を超えるのを検出する場合、一般にコ
ンパレータを用いるが、このコンパレータの出力を更に
マイクロコンピュータ等で監視することによって何らか
の制御を実行することが行われる。この場合、入力信号
が基準値を超える時間が短かいと、マイクロコンピュー
タは割込みのない入力ポートの場合は見落す可能性があ
るので、コンパレータの出力パルス幅を広げる必要があ
る。そのため、従来はコンパレータの出力側に単安定マ
ルチバイブレータを接続してコンパレータの出力で単安
定マルチバイブレータをトリガーし充分な時間幅のパル
スを得るようにしていた。

発明が解決しようとする課題 しかしながら、従来例ではコンパレータと単安定マルチ
バイブレータを組み合わせていたため回路が複雑になる
のを余儀なくされていた。

本発明はこのような点に鑑み、回路的な複雑性を払拭す
るべくコンパレータの機能を備えた単安定マルチバイブ
レータを提供することを目的とする。

課題を解決するための手段 上記の目的を達成する本発明の単安定マルチバイブレー
タは、比較基準電圧源にそのベースの接続された第１の
トランジスタと、該第１のトランジスタのエミッタにそ
のエミッタが接続され該第１のトランジスタのコレクタ
にそのコレクタが接続された第２のトランジスタと、一
端が接地され他端が前記第１のトランジスタのベースに
接続されたコンデンサと、該コンデンサの充放電を制御
する第１のスイッチング手段と、ベースを入力端子とし
そのエミッタを前記第1,第２のトランジスタのエミッタ
に接続された第３のトランジスタと、該第３のトランジ
スタのエミッタにそのエミッタが接続されると共に該第
３のトランジスタのコレクタにそのコレクタが接続され
た第４のトランジスタと、該第４のトランジスタのベー
スに印加される電圧値を前記比較基準電圧よりも低い値
と高い値とに切り換える第２のスイッチング手段と、前
記第１乃至第４のトランジスタのエミッタに共通に接続
された電流源と、前記第1,第２のトランジスタの互いに
接続されたコレクタから取り出される電流と前記第3,第
４のトランジスタの互いに接続されたコレクタから取り
出される電流の比較により前記第1,第２のスイッチング
手段を制御する手段と、から構成されている。

作 用 このような構成によると、入力信号が比較基準電圧値を
超えない初期状態では例えば第1,第２のトランジスタの
互いに接続されたコレクタから取り出される電流が第3,
第４のトランジスタの互いに接続されたコレクタから取
り出される電流よりも多くなっていて第１のスイッチン
グ手段は前記コンデンサを不充電の状態になし、第２の
スイッチング手段は第４のトランジスタのベースに比較
基準電圧値よりも低い電圧を印加させているが、ここで
入力信号が比較基準電圧値を超えると、第1,第２のトラ
ンジスタの互いに接続されたコレクタから取り出される
電流と第3,第４のトランジスタの互いに接続されたコレ
クタから取り出される電流との大小関係が逆になり第１
のスイッチング手段が前記コンデンサを充電される状態
になし、また第２のスイッチング手段は前記第４のトラ
ンジスタのベースに比較基準電圧値よりも高い電圧を印
加させる。このような電圧を第４のトランジスタのベー
スに印加させることにより第３のトランジスタのベース
に入力される入力信号のレベルが比較基準電圧値より下
がっても、その第3,第４のトランジスタの互いに接続さ
れたコレクタから得られる電流が第1,第２のトランジス
タの互いに接続されたコレクタから得られる電流より大
きいという状態が維持される。

この間、コンデンサは充電によって次段にその両端電圧
を上昇していってついには第４のトランジスタのベース
電圧よりも高くなる。すると、第1,第２の互いに接続さ
れたコレクタから得られた電流が第3,第４のトランジス
タの互いに接続されたコレクタから得られる電流よりも
大きくなり、第1,第２のスイッチング手段は元の状態に
戻り、コンデンサの充電は停止すると共に第４のトラン
ジスタのベースには比較基準電圧よりも低い電圧が印加
される。コンデンサは放電し、その両端電圧を下げてい
って初期状態に至る。以上の作用により入力信号が比較
基準電圧値を僅かな時間超えただけであっても、その検
出出力は充分長く引き延ばされる。

実施例 図に示す本発明の実施例において、（Q₁）は比較基準電
圧源（１）にベースが接続された第１のトランジスタで
あり、（Q₂）はそのコレクタが第１のトランジスタ
（Q₁）のコレクタに接続されベースが一端接地のコンデ
ンサ（C₁）の他端に接続された第２のトランジスタであ
る。（Q₃）はそのベースに端子（２）から入力信号が与
えられる第３のトランジスタであり、（Q₄）はそのコレ
クタが第３のトランジスタ（Q₃）のコレクタに接続され
た第４のトランジスタである。この第４のトランジスタ
（Q₄）のベースは抵抗（R₅），（R₆）の中点（ｂ）に結
合されている。第1,第２のトランジスタ（Q₁）（Q₂）の
コレクタはカレントミラー回路（３）を構成する一方の
PNPトランジスタ（Q₁₃）のコレクタ及びベースに接続さ
れ、第3,第４のトランジスタ（Q₃）（Q₄）のコレクタは
前記カレントミラー回路（３）を構成する他方のPNPト
ランジスタ（Q₁₄）のコレクタに接続されている。一
方、これらのPNPトランジスタ（Q₁₃）（Q₁₄）のエミッ
タはいずれも電源電圧ライン（４）に接続されている。
第１〜第４のトランジスタ（Q₁）〜（Q₄）のエミッタは
共通に定電流源トランジスタ（Q₁₀）のコレクタに接続
されており、定電流源トランジスタ（Q₁₀）はトランジ
スタ（Q₉）と共にカレントミラー回路（５）を構成して
いる。

トランジスタ（Q₉）のコレクタとベースは抵抗（R₄）を
介して電源電圧ライン（４）に接続され、エミッタはト
ランジスタ（Q₁₀）のエミッタと同様に接地ライン
（６）に接続されている。コンデンサ（C₁）の他端は抵
抗（R₃）を介してPNPトランジスタ（Q₁₁）のコレクタに
接続され、このPNPトランジスタ（Q₁₁）のエミッタは電
源電圧ライン（４）に接続されている。抵抗（R₃）とPN
Pトランジスタ（Q₁₁）の接続中点は抵抗（R₂）を介して
接地ライン（６）に接続されているが、この抵抗（R₂）
はコンデンサ（C₁）の放電抵抗を構成する。PNPトラン
ジスタ（Q₁₁）のベースは後述するトランジスタ（Q₇）
のコレクタに接続されている。尚、PNPトランジスタ（Q
₁₁）はそのON,OFFによりコンデンサ（C₁）の充放電を制
御する第１のスイッチング手段を構成する。

抵抗（R₅）の一端はエミッタが電源電圧ライン（４）に
接続されたPNPトランジスタ（Q₁₂）のコレクタに接続さ
れているが、このPNPトランジスタ（Q₁₂）はそのベース
が抵抗（R₇）を介してトランジスタ（Q₇）のコレクタに
接続されていて、トランジスタ（Q₇）のON,OFFによって
スイッチング制御される第２のスイッチング手段を構成
している。

PNPトランジスタ（Q₁₄）のコレクタはPNPトランジスタ
（Q₆）のベースにも接続されている。PNPトランジスタ
（Q₆）のエミッタは電源電圧ライン（４）に接続され、
コレクタは抵抗（R₈）（R₉）を介して接地ライン（６）
につながれている。抵抗（R₈）と（R₉）の中点（ｄ）は
トランジスタ（Q₇）のベースに接続されており、その中
点（ｄ）に生じる電圧によってトランジスタ（Q₇）のO
N,OFFを制御する。トランジスタ（Q₇）のエミッタは接
地ライン（６）に接続され、コレクタは抵抗（R₁₀）（R
₁₁）を介して電源電圧ライン（４）に接続されている。
抵抗（R₁₀）と（R₁₁）の中点（ｅ）はPNPトランジスタ
（Q₈）のベースに接続され、そのPNPトランジタ（Q₈）
のエミッタは電源電圧ライン（４）に接続され、コレク
タ抵抗（R₁₂）を介して接地ライン（６）に接着されて
いる。この回路の出力はPNPトランジスタ（Q₈）のコレ
クタ側の点（ｆ）から取り出される。

次に、このように構成された単安定マルチバイブレータ
の動作を説明する。２重の差動増幅器を成す第１〜第４
のトランジスタ（Q₁）〜（Q₄）は第1,第２のトランジス
タ（Q₁）（Q₂）のベースがそれぞれ反転入力端子、第3,
第４のベースがそれぞれ非反転入力端子となっている。

まず、初期状態では、第１のスイッチング手段を形成す
るPNPトランジスタ（Q₁₁）及び第２のスイッチング手段
を構成するPNPトランジスタ（Q₁₂）がいずれもOFFで且
つコンデンサ（C₁）は充電されておらず、（ａ）点は接
地電位となっている。また、（ｂ）点も接地電位となっ
ている。この状態では第１のトランジスタ（Q₁）のみが
ONし、定電流源トランジスタ（Q₁₀）を流れる電流Ｉは
この第１のトランジスタ（Q₁）を通して流れる。第3,第
４のトランジスタ（Q₃）（Q₄）はいずれもOFFであるの
で、この第3,第４のトランジスタ（Q₃）（Q₄）の互いに
接続されたコレクタから取り出される電流は零である。
この状態ではPNPトランジスタ（Q₆）はOFFであり、トラ
ンジスタ（Q₇）もOFFとなっている。

ここで、入力信号が比較基準電圧（E₁）を超えると、第
３トランジスタ（Q₃）がONし、それまでONしていた第１
のトラジスタ（Q₁）はOFFに転じ、カレントミラー路
（３）のPNPトランジスタ（Q₁₃）（Q₁₄）もOFFとなる。
電流Ｉは第３のトランジスタ（Q₃）を通して流れる。こ
のため（ｃ）点の電位が下がり、PNPトランジスタ
（Q₆）がONし、トランジスタ（Q₇）もONする。トランジ
スタ（Q₇）のONによりPNPトランジスタ（Q₁₁）（Q₁₂）
のベース電位は接地電位に下がり、これらのPNPトラン
ジスタ（QQ₁₁）（Q₁₂）がONする。そしてPNPトランジス
タ（Q₁₁）のONによりコンデンサ（C₁）な充電開始され
る。一方、PNPトランジスタ（Q₁₂）のONにより（ｂ）点
の電圧は比較基準電圧（E₁）よりも高くなる。このため
入力信号の比較基準電圧（E₁）超える時間が極めて短か
くても第３のトランジスタ（Q₃）に代って第４のトラン
ジスタ（Q₄）がONするためトランジスタ（Q₆）（Q₇）
（Q₁₁）（Q₁₂）のON状態は変わらない。この間にコンデ
ンサ（C₁）の充電は進み、その両端電圧は徐々に高くな
っていく。そして、ついには（ａ）点の電圧が（ｂ）点
の電圧を超えると、今度は第２のトランジスタ（Q₂）が
ONし、第４のトランジスタ（Q₄）はOFFになる。そのた
め、第1,第２のトランジスタ（Q₁）（Q₂）の互いに接続
されたコレクタから得られる電流が第3,第４のトランジ
スタ（Q₃）（Q₄）の互いに接続されたコレクタから得ら
れる電流（この場合、零）を上回ることになるので、PN
Pトランジスタ（Q₆）がOFFし、それに伴ないトランジス
タ（Q₇）（Q₁₁）（R₁₂）がいずれもOFFとなる。従っ
て、コンデンサ（C₁）の充電は停止し、放電が開始され
る。そして、（ａ）点の電圧が比較基準電圧（E₁）以下
になると、第１のトランジスタ（Q₁）のトランジスタ
（Q₁）がONし、第２のトランジスタ（Q₂）はOFFとな
る。コンデンサ（C₁）の引続く放電により（ａ）点の電
圧は０ボルト（接地電圧）になり、上述した初期状態に
戻る。

以上の動作により（ｆ）点にはトランジスタ（Q₆）
（Q₇）がONしている期間に相当する時間幅のパルスが得
られ出力される。この出力パルスは入力信号が比較基準
電圧（E₁）を超えるのが一瞬であっても充分長いパルス
として検出されることを意味する。尚、出力パルスの時
間幅は抵抗（R₅），（R₆）の比と、抵抗（R₃）及びコン
デンサ（C₁）の時定数とによって決まる。

発明の効果 上述したように本発明によれば、入力信号が比較基準電
圧を超えたとき、所定時間出力パルスを発生するという
回路を比較的簡単且つ小さい規模の回路で実現すること
ができるという効果があり、極めて有効である。

【図面の簡単な説明】

図は本発明を実施した単安定マルチバイブレータの回路
図である。 （E₁）……比較基準電圧， （Q₁）……第１のトランジスタ， （Q₂）……第２のトランジスタ， （Q₃）……第３のトランジスタ， （Q₄）……第４のトランジスタ， （Q₁₀）……定電流源トランジスタ， （Q₁₁）……PNPトランジスタ（第１のスイッチング手
段）， （Q₁₂）……PNPトランジスタ（第２のスイッチング手
段）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】比較基準電圧源にそのベースの接続された
   第１のトランジスタと、該第１のトランジスタのエミッ
   タにそのエミッタが接続され該第１のトランジスタのコ
   レクタにそのコレクタが接続された第２のトランジスタ
   と、一端が接地され他端が前記第２のトランジスタのベ
   ースに接続されたコンデンサと、該コンデンサの充放電
   を制御する第１のスイッチング手段と、ベースを入力端
   子としそのエミッタを前記第1,第２のトランジスタのエ
   ミッタに接続された第３のトランジスタと、該第３のト
   ランジスタのエミッタにそのエミッタが接続されると共
   に該第３のトランジスタのコレクタにそのコレクタが接
   続された第４のトランジスタと、該第４のトランジスタ
   のベースに印加される電圧値を前記比較基準電圧よりも
   低い値と高い値とに切り換える第２のスイッチング手段
   と、前記第１乃至第４のトランジスタのエミッタに共通
   に接続された電流源と、前記第1,第２のトランジスタの
   互いに接続されたコレクタから取り出される電流と前記
   第3,第４のトランジスタの互いに接続されたコレクタか
   ら取り出される電流の比較により前記第1,第２のスイッ
   チング手段を制御する手段と、から成る単安定マルチバ
   イブレータ。