JPH0677651A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0677651A
JPH0677651A JP23018292A JP23018292A JPH0677651A JP H0677651 A JPH0677651 A JP H0677651A JP 23018292 A JP23018292 A JP 23018292A JP 23018292 A JP23018292 A JP 23018292A JP H0677651 A JPH0677651 A JP H0677651A
Authority
JP
Japan
Prior art keywords
thin film
insulating substrate
layer
wiring layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23018292A
Other languages
English (en)
Inventor
Masaaki Harazono
正昭 原園
Yasutoshi Iwata
康稔 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP23018292A priority Critical patent/JPH0677651A/ja
Publication of JPH0677651A publication Critical patent/JPH0677651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 ガラスセラミックス材料からなる絶縁基体表
面に薄膜配線層を有する回路基板において、絶縁基体の
表面の凹凸を少なくする。 【構成】 ガラスセラミックス材料からなる絶縁基体1
と、絶縁基体1表面に形成され、アルミニウム、ニッケ
ル、及びそれらの合金の群の中から選択された1種の材
料からなる薄膜配線層2,6,7とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路基板に関し、特にガ
ラスセラミックス材料からなる絶縁基体の表面に薄膜導
体層を有する回路基板に関する。
【0002】
【従来の技術】従来の回路基板、特に多層回路基板で
は、アルミナセラミックス材料によって形成された絶縁
基体と、この絶縁基体の内部及び表面に同時焼結された
メタライズ配線層とを有している。そして、メタライズ
配線層の形成された絶縁基体の上面には、薄膜配線層と
絶縁膜とが交互に積層されている。薄膜配線層は、クロ
ム、チタン、タンタル、銅等の金属から形成され、また
絶縁膜はポリイミド等の有機高分子材料から形成されて
いる。ここで、回路基板を構成する絶縁基体は、その焼
成温度が約1600℃と高温であるために、絶縁基体表
面に形成されるメタライズ配線層としては、高融点金属
のタングステン、モリブデン等が用いられる。
【0003】前記のような従来の絶縁基体を構成するア
ミナセラミックスは、その誘電率が高く、信号の高速な
伝播が行えない。さらに、メタライズ配線層を構成する
高融点金属はその電気抵抗が高いので、同様に高速に信
号を伝播させることができない。そこで、絶縁基体とし
て、誘電率が低くかつ焼成温度が約1000℃の低温焼
成可能なガラスセラミックスを用い、メタライズ配線層
として約1000℃で焼成可能な電気抵抗の低い銅を用
いることが提案されている。
【0004】また、絶縁基体表面に形成されるクロム、
チタン、タンタル、銅等の金属からなる薄膜配線層は、
通常、フォトリソグラフィーにより形成される。この場
合には、絶縁基体の表面に前記のような金属からなる薄
膜層を被着させるとともに、薄膜層上面に所定パターン
形状の開口を有するレジスト層を形成する。次にフッ酸
系あるいはアルカリ性のエッチング液によりレジスト層
から露出した薄膜層をエッチング除去し、その後レジス
ト層を除去することによって所定パターンの薄膜配線層
が得られる。
【0005】
【発明が解決しようとする課題】前記のように、絶縁基
体をガラスセラミックス材料で形成した従来構造では、
薄膜配線層を形成する際に、エッチングに使われるフッ
酸系あるいはアルカリ性のエッチング液により絶縁基体
のガラス成分が溶融除去されてしまう。この結果、絶縁
基体の表面に大きな凹凸が生じる。このため、絶縁基体
表面に絶縁膜及び薄膜配線層を交互に積層した場合、表
面の凹凸によって絶縁膜及び薄膜配線層の密着強度が低
くなってしまう。また、表面の凹凸によって微細な薄膜
配線層を形成することが困難になるという問題がある。
【0006】本発明の目的は、ガラスセラミックス材料
からなる絶縁基体表面に薄膜配線層を形成する際、絶縁
基体のガラス成分を溶融させないようにすることにあ
る。
【0007】
【課題を解決するための手段】本発明に係る回路基板
は、ガラスセラミックス材料からなる絶縁基体と、絶縁
基体表面に形成され、アルミニウム、ニッケル、及びそ
れらの合金または化合物の群の中から選択された1種の
材料からなる薄膜層を含む導体層とを備えている。
【0008】
【作用】本発明に係る回路基板では、基板がガラスセラ
ミックス材料により形成されているので、焼成温度が低
温であり、メタライズ配線層として電気抵抗の低いたと
えば銅を用いることができる。また、導体層はアルミニ
ウム、ニッケル及びそれらの合金または化合物の群の中
から選択された1種の材料によって形成されているの
で、導体層を所定のパターンにエッチングする際、フッ
酸系を除く酸性エッチング液またはドライエッチングに
より形成することが可能であり、これらのエッチングに
よれば、エッチング時に絶縁基体のガラス成分の溶融を
防止することができる。
【0009】このため、絶縁基体表面の凹凸が少なくな
り、絶縁膜及び薄膜導体層の密着強度を強固なものと
し、また微細な薄膜導体層を形成することが可能とな
る。
【0010】
【実施例】図1は本発明の一実施例による回路基板の断
面一部構成図である。図において、絶縁基体1の上面に
は薄膜配線層2が形成されている。また絶縁基体1の裏
面には外部接続用のメタライズパッド3が形成されてお
り、表面の薄膜配線層2と裏面の外部メタライズパッド
3とはメタライズ導体4を介して電気的に接続されてい
る。また、絶縁基体1の上面には、絶縁層5a,5bと
薄膜配線層6,7とが交互に積層されている。なお、薄
膜配線層2,6,7は互いに電気的に接続されている。
【0011】なお、薄膜配線層2,6,7は、電気信号
を伝達するための伝達路として機能し、絶縁層5a,5
bは、上下に位置する薄膜配線層2,6,7の電気的絶
縁を行うために設けられたものである。次に前記実施例
による回路基板の製造方法について説明する。まず、絶
縁基体1を準備する。この絶縁基体1は結晶化ガラスま
たは非晶質ガラスと絶縁無機物粉末との複合物により形
成される。たとえば、硼珪酸ガラス粉末、アルミナ粉
末、コーディエライト粉末、シリカ粉末等からなる原料
粉末に適当なバインダ、溶剤を添加混合して泥漿状と
し、これを周知のドクターブレード法によって複数のセ
ラミックグリーンシートを成形する。次に、このセラミ
ックグリーンシートにメタライズ導体4となる貫通孔を
形成するとともに、銅からなる金属ペーストをスクリー
ン印刷法、圧入法等により貫通孔に充填し、このセラミ
ックグリーンシートを還元雰囲気中約1000℃の温度
で焼成する。このようにして、メタライズパッド3及び
メタライズ導体4を有する絶縁基体1が得られる。
【0012】次に、絶縁基体1表面に、薄膜配線層2を
形成する。この薄膜配線層2は、アルミニウム、ニッケ
ル、あるいはそれらの合金によって形成されている。こ
れは、絶縁基体1の上面全面にたとえばアルミニウムか
らなる薄膜層を真空蒸着等の薄膜法で成膜し、このアル
ミニウム薄膜上に感光性フォトレジストを塗布する。そ
して、周知のフォトリソグラフィー技術によりエッチン
グマスクを作成し、薄膜層の一部を酸性エッチング液
(燐酸−硝酸−酢酸の混合溶液)、あるいは反応ガス
(CCl4 、BCl3 )を用いた反応性イオンドライエ
ッチングにより不要部のアルミニウムを除去して所定パ
ターンの薄膜配線層2を得る。この後、エッチングマス
クを剥離により除去する。
【0013】次に、薄膜配線層2の上に、有機高分子絶
縁材料としてのポリイミド層5aを形成する。これは、
4,4′−ジアミンジフェノールエーテル50モル%、
ジアミノジフェニルスルホン50モル%、3,3′,
4,4′−ビフェニルテトラカルボン酸二無水物からな
るポリマー溶液を絶縁基体1上面にスピンコーティング
法により塗布し、約400℃の熱を加えてポリマー溶液
を熱架橋させることによって形成される。
【0014】次に、従来から周知のフォトリソグラフィ
ー技術を用いて上下配線層を接続するための接続用スル
ーホールを形成する。以上の工程を繰り返し実施するこ
とによって、図1に示すような多層回路基板を形成する
ことができる。このような実施例では、絶縁基体1がガ
ラスセラミックス材料から形成されているので、その焼
成温度が約1000℃と低温である。このため、メタラ
イズ導体4として約100℃で焼成可能な電気抵抗の低
い銅を用いることができる。このため、信号を高速に伝
播させることができる。
【0015】また、薄膜配線層はアルミニウムで形成さ
れているので、フッ酸系を除く酸性エッチング液あるい
はドライエッチングによりエッチングすることができ、
ガラスセラミックス材料からなる絶縁基体1のガラス相
を侵すことがない。このため、絶縁基体1の表面の凹凸
が少なくなり、絶縁基体1上面に順次多層化して形成さ
れる薄膜配線層及び絶縁層の接着強度を高めることがで
きる。また、微細な薄膜配線層を形成することが可能と
なる。
【0016】なお、薄膜配線層2を形成した後に、20
0〜450℃で焼成することにより、薄膜配線層2を形
成するアルミニウムと基体1の表層との間でAl2 3
等の反応層が形成され、より優れた密着性が得られる。
ここで、以下の表に、前記実施例で用いられるガラスセ
ラミックス材料からなる絶縁基体1の成分比を示す。
【0017】
【表1】
【0018】また、表2は、表1に示した各組成の絶縁
基体1の相成分の比率を示す。
【0019】
【表2】
【0020】〔他の実施例〕 (a)前記実施例では、薄膜配線層としてアルミニウム
を用いたが、ニッケルやアルミニウムとニッケルとの合
金または化合物を用いてもよい。 (b)メタライズ導体4の表面にニッケルからなるメッ
キ層を被着させておけば、メタライズ導体4と薄膜配線
層2との接合が強固となる。
【0021】(c)前記薄膜配線層2は、複層構造とし
てもよい。この場合の実施例を図2に示す。 図2に示す例では、薄膜配線層2は、絶縁基体1の表面
に形成された、アルミニウム、ニッケル、及びそれらの
合金または化合物の群の中から選択された1種の材料か
らなる第1薄膜層2aと、この表面に形成された、銅、
クロム、チタン、タンタルの少なくとも1つからなる第
2薄膜層2bとから構成されている。なお、他の構成は
図1の実施例と同様である。
【0022】この場合には、絶縁基体1の上面前面に、
たとえばアルミニウムからなる第1薄膜層及び銅からな
る第2薄膜層を順次成膜する。この後、第2薄膜層上に
エッチングマスクを形成し、次に銅からなる第2薄膜層
の一部をフッ酸系あるいはアルカリ性エッチング液で除
去する。そして次に、露出したアルミニウムからなる第
1薄膜層の一部を酸性エッチングあるいは反応性イオン
ドライエッチングで除去して、アルミニウムの第1薄膜
層2aと銅の第2薄膜層2bとが積層された薄膜配線層
2を得る。この後、エッチングマスクを除去する。
【0023】この実施例においても、銅の第2薄膜層を
エッチングする際、絶縁基体1の表面はアルミニウム層
で覆われているため、絶縁基体1のガラス成分の溶融を
防止できる。
【0024】
【発明の効果】以上のように本発明では、ガラスセラミ
ック材料からなる絶縁基体表面に、アルミニウム、ニッ
ケル、及びそれらの合金または化合物の群の中から選択
された1種の材料からなる薄膜導体層を形成したので、
薄膜導体層のエッチング時に絶縁基体のガラス相が侵さ
れることがなく、絶縁基体表面に生ずる凹凸を少なくで
きる。
【0025】このため、絶縁基体上面に薄膜導体層及び
絶縁層を多層化した場合にも、これらの層の接着強度を
強固に維持でき、かつ微細な薄膜導体層を形成すること
ができる。
【図面の簡単な説明】
【図1】本発明の一実施例が採用された回路基板の断面
一部構成図。
【図2】本発明の他の実施例による回路基板の断面一部
構成図。
【符号の説明】
1 絶縁基体 2,6,7 薄膜配線層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ガラスセラミックス材料からなる絶縁基体
    と、 前記絶縁基体表面に形成され、アルミニウム、ニッケ
    ル、及びそれらの合金または化合物の群の中から選択さ
    れた1種の材料からなる薄膜層を含む導体層と、を備え
    た回路基板。
  2. 【請求項2】前記導体層は、前記アルミニウム、ニッケ
    ル、及びそれらの合金または化合物の群の中から選択さ
    れた1種の材料からなる第1薄膜層の表面に形成され
    た、銅、クロム、チタン、タンタルの少なくとも1つか
    らなる第2薄膜層をさらに備えている、請求項1に記載
    の回路基板。
JP23018292A 1992-08-28 1992-08-28 回路基板 Pending JPH0677651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23018292A JPH0677651A (ja) 1992-08-28 1992-08-28 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23018292A JPH0677651A (ja) 1992-08-28 1992-08-28 回路基板

Publications (1)

Publication Number Publication Date
JPH0677651A true JPH0677651A (ja) 1994-03-18

Family

ID=16903888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23018292A Pending JPH0677651A (ja) 1992-08-28 1992-08-28 回路基板

Country Status (1)

Country Link
JP (1) JPH0677651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489594A (en) * 1987-09-30 1989-04-04 Hitachi Chemical Co Ltd Manufacture of wiring board
JPH03149896A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 薄膜多層配線回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489594A (en) * 1987-09-30 1989-04-04 Hitachi Chemical Co Ltd Manufacture of wiring board
JPH03149896A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 薄膜多層配線回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ

Similar Documents

Publication Publication Date Title
JPH1075060A (ja) 多層ガラス・セラミック基板の製造方法
US4914260A (en) Ceramic multi-layer printed circuit boards
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH09312472A (ja) 多層配線基板及びその製造方法
JPH0677651A (ja) 回路基板
JP2000323345A (ja) 高周波電子部品及びその製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH11224984A (ja) セラミック多層基板の製造方法
JP4557382B2 (ja) 配線基板およびその製造方法
KR100715152B1 (ko) 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법
JPH06104578A (ja) 多層配線基板及びその製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2823783B2 (ja) 配線基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP2798566B2 (ja) 回路基板の製造方法
JPH1126939A (ja) 多層配線基板
JPS6346597B2 (ja)
JPH1041632A (ja) 多層配線基板
JPH10125820A (ja) セラミックス回路基板及びその製造方法
JPS6289344A (ja) 多層配線基板の製造方法
JPH02210893A (ja) 回路基板の製造方法
JPH10322019A (ja) 多層配線基板
JPH04233787A (ja) 多層配線基板
JPH06104569A (ja) 多層配線基板とその製造方法
JP2001257477A (ja) 多層配線基板