JPH0677144A - プラズマｃｖｄ成膜方法と装置 - Google Patents
プラズマｃｖｄ成膜方法と装置Info
- Publication number
- JPH0677144A JPH0677144A JP22615792A JP22615792A JPH0677144A JP H0677144 A JPH0677144 A JP H0677144A JP 22615792 A JP22615792 A JP 22615792A JP 22615792 A JP22615792 A JP 22615792A JP H0677144 A JPH0677144 A JP H0677144A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- vacuum chamber
- electrode
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 膜へのダメージを少なくし高速で良質の多層
膜を成膜できるプラズマＣＶＤ成膜方法を提供すること
及びこの方法の実施に適したプラズマＣＶＤ成膜装置を
提供すること 【構成】 成膜用の複数の真空室により多層膜をプラズ
マＣＶＤにより基板に成膜する方法に於いて、各真空室
２、３の電極１１、１２の高周波を各真空室に導入した
反応ガスの種類に応じて高速でしかもダメージのない成
膜を行なえる周波数に設定する。各真空室内の各電極に
周波数可変の高周波電源を夫々設ける。 【効果】 膜質の良い多層膜製品を生産性良くプラズマ
ＣＶＤにより製造出来る
膜を成膜できるプラズマＣＶＤ成膜方法を提供すること
及びこの方法の実施に適したプラズマＣＶＤ成膜装置を
提供すること 【構成】 成膜用の複数の真空室により多層膜をプラズ
マＣＶＤにより基板に成膜する方法に於いて、各真空室
２、３の電極１１、１２の高周波を各真空室に導入した
反応ガスの種類に応じて高速でしかもダメージのない成
膜を行なえる周波数に設定する。各真空室内の各電極に
周波数可変の高周波電源を夫々設ける。 【効果】 膜質の良い多層膜製品を生産性良くプラズマ
ＣＶＤにより製造出来る
Description
【０００１】
【産業上の利用分野】本発明は、基板をインライン式、
マルチチャンバー式等の複数の成膜用の真空室を循環さ
せて該基板に多層膜を形成するプラズマＣＶＤ成膜方法
と装置に関する。
マルチチャンバー式等の複数の成膜用の真空室を循環さ
せて該基板に多層膜を形成するプラズマＣＶＤ成膜方法
と装置に関する。
【０００２】
【従来の技術】従来、基板に絶縁膜や半導体膜を多層に
プラズマＣＶＤ（Chemical Vapor Deposition）で形成
することは行なわれており、例えば基板にＳｉＮx、ａ
−Ｓｉ、ＳｉＮxの膜を順次層状に成膜すると薄膜トラ
ンジスタ（ＴＦＴ）を作成することができる。多層膜の
成膜装置としてインライン式成膜装置やマルチチャンバ
ー式のプラズマＣＶＤ成膜装置が知られており、これら
の形式の成膜装置は真空室の配置の仕方が異なってい
る。基板に上記３層の薄膜トランジスタを作成するイン
ライン式装置の側面の概略は図１に示す如くであり、仕
込室ａと、ＳｉＮx膜を成膜する真空室ｂと、ａ−Ｓｉ
膜を成膜する真空室ｃと、ＳｉＮx膜を成膜する真空室
ｄと、取出室ｅとが夫々仕切バルブｆを介して直線状に
接続される。これらの各室ａ、ｂ、ｃ、ｄ、ｅには真空
ポンプに接続された真空排気口ｇが設けられ、真空室
ｂ，ｃ，ｄ内にはマッチングボックスｈを介して商業用
周波数の１３．５６ＭＨzの高周波電源へ接続した電極
ｉとこれに対向した対向電極ｊとが設けられる。ｋは反
応ガスを真空室内へ導入する反応ガス導入管である。成
膜が施される基板は仕込室ａから装置内へ送り込まれ、
各真空室を自動搬送されて取出室ｅから取出される。各
真空室に於いては、電極と基板搬送用のトレイで構成さ
れた対向電極間で発生するプラズマで分解した反応ガス
成分が基板に付着して成膜される。真空室ｂ，ｄには反
応ガスとしてＳｉＨ4、ＮＨ3、Ｎ2の混合ガスが導入さ
れ、真空室ｃにはＳｉＨ4が反応ガスとして導入され
る。
プラズマＣＶＤ（Chemical Vapor Deposition）で形成
することは行なわれており、例えば基板にＳｉＮx、ａ
−Ｓｉ、ＳｉＮxの膜を順次層状に成膜すると薄膜トラ
ンジスタ（ＴＦＴ）を作成することができる。多層膜の
成膜装置としてインライン式成膜装置やマルチチャンバ
ー式のプラズマＣＶＤ成膜装置が知られており、これら
の形式の成膜装置は真空室の配置の仕方が異なってい
る。基板に上記３層の薄膜トランジスタを作成するイン
ライン式装置の側面の概略は図１に示す如くであり、仕
込室ａと、ＳｉＮx膜を成膜する真空室ｂと、ａ−Ｓｉ
膜を成膜する真空室ｃと、ＳｉＮx膜を成膜する真空室
ｄと、取出室ｅとが夫々仕切バルブｆを介して直線状に
接続される。これらの各室ａ、ｂ、ｃ、ｄ、ｅには真空
ポンプに接続された真空排気口ｇが設けられ、真空室
ｂ，ｃ，ｄ内にはマッチングボックスｈを介して商業用
周波数の１３．５６ＭＨzの高周波電源へ接続した電極
ｉとこれに対向した対向電極ｊとが設けられる。ｋは反
応ガスを真空室内へ導入する反応ガス導入管である。成
膜が施される基板は仕込室ａから装置内へ送り込まれ、
各真空室を自動搬送されて取出室ｅから取出される。各
真空室に於いては、電極と基板搬送用のトレイで構成さ
れた対向電極間で発生するプラズマで分解した反応ガス
成分が基板に付着して成膜される。真空室ｂ，ｄには反
応ガスとしてＳｉＨ4、ＮＨ3、Ｎ2の混合ガスが導入さ
れ、真空室ｃにはＳｉＨ4が反応ガスとして導入され
る。
【０００３】量産装置の場合、仕込室ａの次に加熱室を
設けたり、基板１枚当りの滞在時間（タクトタイム）を
短くするために真空室の数を増やしたり、或いは最初の
ＳｉＮx膜の成膜温度と次のａ−Ｓｉ膜の成膜温度が異
なるために真空室の間に冷却室を設けることもある。
設けたり、基板１枚当りの滞在時間（タクトタイム）を
短くするために真空室の数を増やしたり、或いは最初の
ＳｉＮx膜の成膜温度と次のａ−Ｓｉ膜の成膜温度が異
なるために真空室の間に冷却室を設けることもある。
【０００４】
【発明が解決しようとする課題】上記従来のプラズマＣ
ＶＤ成膜装置は生産性が低いことが問題視されている。
この生産性の低い原因の一つは、基板１枚当りの成膜時
間（タクトタイム）が長いことである。仮に装置の稼働
率が１００％で製品の歩留まりが１００％であるとして
も、現在のタクトタイム（１５分）ではＴＦＴの生産コ
ストが高くなりすぎてしまい、民生用ＴＦＴの生産には
不向きである。現在のプラズマＣＶＤ装置でＴＦＴを生
産する場合、タクトタイムはＳｉＮx膜とａ−Ｓｉ膜の
成膜速度で律速されている。ａ−Ｓｉ膜は反応律則条件
で成膜されるため、成膜速度は投入電力に比例して増加
する。しかし、プラズマによるダメージも投入電力の増
加に伴い増加するため、１５０オングストローム／min
以上の成膜速度は膜特性の劣化を引き起こしてしまい、
成膜速度が増加できない。ＳｉＮxの絶縁膜も成膜速度
を増加させると耐絶縁性の悪い膜が形成される結果にな
って好ましくない。
ＶＤ成膜装置は生産性が低いことが問題視されている。
この生産性の低い原因の一つは、基板１枚当りの成膜時
間（タクトタイム）が長いことである。仮に装置の稼働
率が１００％で製品の歩留まりが１００％であるとして
も、現在のタクトタイム（１５分）ではＴＦＴの生産コ
ストが高くなりすぎてしまい、民生用ＴＦＴの生産には
不向きである。現在のプラズマＣＶＤ装置でＴＦＴを生
産する場合、タクトタイムはＳｉＮx膜とａ−Ｓｉ膜の
成膜速度で律速されている。ａ−Ｓｉ膜は反応律則条件
で成膜されるため、成膜速度は投入電力に比例して増加
する。しかし、プラズマによるダメージも投入電力の増
加に伴い増加するため、１５０オングストローム／min
以上の成膜速度は膜特性の劣化を引き起こしてしまい、
成膜速度が増加できない。ＳｉＮxの絶縁膜も成膜速度
を増加させると耐絶縁性の悪い膜が形成される結果にな
って好ましくない。
【０００５】本発明は、膜へのダメージを少なくし高速
で良質の多層膜を成膜できるプラズマＣＶＤ成膜方法を
提供すること及びこの方法の実施に適したプラズマＣＶ
Ｄ成膜装置を提供することを目的とするものである。
で良質の多層膜を成膜できるプラズマＣＶＤ成膜方法を
提供すること及びこの方法の実施に適したプラズマＣＶ
Ｄ成膜装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明では、前者の目的
を、内部に高周波を印加した電極とこれに対向した対向
電極を設けると共に室壁を貫通した反応ガス導入管を有
する真空室を複数室設け、該対向電極に基板を取付け、
各真空室内に各種反応ガスを導入すると共に電極間にプ
ラズマを発生させて基板上に薄膜を形成し、該基板を各
真空室を１巡させて該基板上に多層膜を形成する方法に
於いて、各真空室の電極の高周波を各真空室に導入した
反応ガスの種類に応じて高速でしかもダメージのない成
膜を行なえる周波数に設定することにより達成するよう
にした。後者の目的は、プラズマＣＶＤ装置の各真空室
の電極に接続される高周波電源を周波数可変の高周波電
源とすることにより達成される。
を、内部に高周波を印加した電極とこれに対向した対向
電極を設けると共に室壁を貫通した反応ガス導入管を有
する真空室を複数室設け、該対向電極に基板を取付け、
各真空室内に各種反応ガスを導入すると共に電極間にプ
ラズマを発生させて基板上に薄膜を形成し、該基板を各
真空室を１巡させて該基板上に多層膜を形成する方法に
於いて、各真空室の電極の高周波を各真空室に導入した
反応ガスの種類に応じて高速でしかもダメージのない成
膜を行なえる周波数に設定することにより達成するよう
にした。後者の目的は、プラズマＣＶＤ装置の各真空室
の電極に接続される高周波電源を周波数可変の高周波電
源とすることにより達成される。
【０００７】
【作用】成膜処理される基板を真空室内の対向電極上に
設置し、真空圧を調整したのち反応ガスを導入し、電極
に高周波電力を投入すると、電極と対向電極間にプラズ
マ放電が発生し、これにより電離された反応ガスの成分
が基板に堆積して薄膜がプラズマＣＶＤにより形成され
る。薄膜が形成された基板をさらに次の真空室内に送り
込んで別種の反応ガスにより該薄膜の上に次の薄膜をプ
ラズマＣＶＤで成膜すると、多層の薄膜が基板上に形成
される。必要な時には、この多層の薄膜を形成した基板
を更に次の真空室に送り込んでその上に別の薄膜を形成
する。
設置し、真空圧を調整したのち反応ガスを導入し、電極
に高周波電力を投入すると、電極と対向電極間にプラズ
マ放電が発生し、これにより電離された反応ガスの成分
が基板に堆積して薄膜がプラズマＣＶＤにより形成され
る。薄膜が形成された基板をさらに次の真空室内に送り
込んで別種の反応ガスにより該薄膜の上に次の薄膜をプ
ラズマＣＶＤで成膜すると、多層の薄膜が基板上に形成
される。必要な時には、この多層の薄膜を形成した基板
を更に次の真空室に送り込んでその上に別の薄膜を形成
する。
【０００８】こうしたプロセスは従来のプラズマＣＶＤ
と同様であるが、本発明の場合、各真空室毎に高周波電
力の周波数を異ならせ、そこに導入される反応ガスの種
類と成膜時の圧力、装置パラメーター即ち電極／基板間
距離、アースギャップ、カソードサイズなどに基いて高
周波電源の周波数を最適値に設定するようにし、低ダメ
ージで高速の成膜を行ない、タクトタイムが短くなるよ
うにした。プラズマ生成時に高周波電源の周波数を増加
させると、プラズマ中の電子密度が増加し、同時にセル
フバイアス電圧が減少するので、低ダメージで高速成膜
がある程度は可能になるが、反応ガスの種類と成膜時の
圧力が異なると低ダメージで高速成膜は行なえない。こ
れは、ガス分子のイオン化エネルギー、分子半径、衝突
確率によりプラズマ状態が反応ガスの種類や成膜圧力で
異なるからであり、電極／基板間距離、アースギャッ
プ、カソードサイズなど装置パラメーターが各真空室で
異なることも原因となっている。一方、成膜される膜の
特性（要求特性）は決まっており、連続して多層膜を形
成する場合の最適周波数はその要求特性によって変化す
る。従って、本発明の如く多層膜を形成するために用意
された複数の真空室の反応ガスの種類等を考慮して高周
波電源の最適周波数を決めると、要求特性の薄膜を低ダ
メージで高速成膜できる。
と同様であるが、本発明の場合、各真空室毎に高周波電
力の周波数を異ならせ、そこに導入される反応ガスの種
類と成膜時の圧力、装置パラメーター即ち電極／基板間
距離、アースギャップ、カソードサイズなどに基いて高
周波電源の周波数を最適値に設定するようにし、低ダメ
ージで高速の成膜を行ない、タクトタイムが短くなるよ
うにした。プラズマ生成時に高周波電源の周波数を増加
させると、プラズマ中の電子密度が増加し、同時にセル
フバイアス電圧が減少するので、低ダメージで高速成膜
がある程度は可能になるが、反応ガスの種類と成膜時の
圧力が異なると低ダメージで高速成膜は行なえない。こ
れは、ガス分子のイオン化エネルギー、分子半径、衝突
確率によりプラズマ状態が反応ガスの種類や成膜圧力で
異なるからであり、電極／基板間距離、アースギャッ
プ、カソードサイズなど装置パラメーターが各真空室で
異なることも原因となっている。一方、成膜される膜の
特性（要求特性）は決まっており、連続して多層膜を形
成する場合の最適周波数はその要求特性によって変化す
る。従って、本発明の如く多層膜を形成するために用意
された複数の真空室の反応ガスの種類等を考慮して高周
波電源の最適周波数を決めると、要求特性の薄膜を低ダ
メージで高速成膜できる。
【０００９】
【実施例】本発明の実施例を図面に基づき説明すると、
図２は本発明の実施に使用したプラズマＣＶＤ成膜装置
の概略を示し、真空ポンプにつながる真空排気口６を夫
々備えた仕込室１と２つの成膜用の真空室２、３と取出
室４とを仕切バルブ５を介して直列に接続した。成膜用
の基板は仕込室１から取り込まれ、これに前方の真空室
２でＳｉＮx膜を成膜し、続く後方の真空室３でａ−Ｓ
ｉ膜を成膜したのち取出室４から取出される。各真空室
２、３の内部には、外部の高周波電源７、８にマッチン
グボックス９、１０を介して接続した電極１１、１２が
設けられる。成膜が施されるSi基板、ガラス基板等の基
板１７は適当な搬送装置により搬送されるトレイ１３、
１４に取付けられ、これらのトレイは電極１１、１２と
対向する位置にあるときにフロート電位或いはアース電
位の対向電極となり、場合によっては電極１１、１２と
同様にマッチングボックスを介して高周波電源に接続さ
れる。１５、１６は反応ガスを真空室内へ流量を制御し
て導入する反応ガス導入管で、基板に上記のＳｉＮx膜
とａ−Ｓｉ膜の多層膜を成膜する場合、反応ガス導入管
１５からＳｉＨ4とＮＨ3とＮ2の量比が１：２：１０の
混合ガスを真空室２内へ導入し、もう一方の反応ガス導
入管１６からは１００％ＳｉＨ4又はＳｉＨ4とＨ2が
１：１の量比で混合した反応ガスが導入される。
図２は本発明の実施に使用したプラズマＣＶＤ成膜装置
の概略を示し、真空ポンプにつながる真空排気口６を夫
々備えた仕込室１と２つの成膜用の真空室２、３と取出
室４とを仕切バルブ５を介して直列に接続した。成膜用
の基板は仕込室１から取り込まれ、これに前方の真空室
２でＳｉＮx膜を成膜し、続く後方の真空室３でａ−Ｓ
ｉ膜を成膜したのち取出室４から取出される。各真空室
２、３の内部には、外部の高周波電源７、８にマッチン
グボックス９、１０を介して接続した電極１１、１２が
設けられる。成膜が施されるSi基板、ガラス基板等の基
板１７は適当な搬送装置により搬送されるトレイ１３、
１４に取付けられ、これらのトレイは電極１１、１２と
対向する位置にあるときにフロート電位或いはアース電
位の対向電極となり、場合によっては電極１１、１２と
同様にマッチングボックスを介して高周波電源に接続さ
れる。１５、１６は反応ガスを真空室内へ流量を制御し
て導入する反応ガス導入管で、基板に上記のＳｉＮx膜
とａ−Ｓｉ膜の多層膜を成膜する場合、反応ガス導入管
１５からＳｉＨ4とＮＨ3とＮ2の量比が１：２：１０の
混合ガスを真空室２内へ導入し、もう一方の反応ガス導
入管１６からは１００％ＳｉＨ4又はＳｉＨ4とＨ2が
１：１の量比で混合した反応ガスが導入される。
【００１０】基板は仕込室１から装置内へトレイに載せ
られて運び込まれ、真空室２の電極１１と対向する位置
にトレイ１３により基板１７が停止すると、反応ガス導
入管１５から上記混合ガスを導入して内部圧力を調整
し、高周波電源７から電極１１に高周波電力を供給す
る。これにより電極１１とアース電位のトレイ１３との
間にプラズマが発生し、混合ガスの電離によりプラズマ
中に発生するラジカルやイオンが基板１７の表面で反応
してそこにＳｉＮxの膜が形成される。基板１７は更に
次の１００％ＳｉＨ4又はＳｉＨ4とＨ2の混合ガスの反
応ガスが導入されて圧力が調整された真空室３へトレイ
により運び込まれ、そこでは高周波電源８から供給され
る電力によるプラズマにより該反応ガスが電離されて基
板１７のＳｉＮxの絶縁膜の上にａ−Ｓｉ膜が形成され
る。この多層膜の形成が終わると、基板１７は取出室４
から取出される。
られて運び込まれ、真空室２の電極１１と対向する位置
にトレイ１３により基板１７が停止すると、反応ガス導
入管１５から上記混合ガスを導入して内部圧力を調整
し、高周波電源７から電極１１に高周波電力を供給す
る。これにより電極１１とアース電位のトレイ１３との
間にプラズマが発生し、混合ガスの電離によりプラズマ
中に発生するラジカルやイオンが基板１７の表面で反応
してそこにＳｉＮxの膜が形成される。基板１７は更に
次の１００％ＳｉＨ4又はＳｉＨ4とＨ2の混合ガスの反
応ガスが導入されて圧力が調整された真空室３へトレイ
により運び込まれ、そこでは高周波電源８から供給され
る電力によるプラズマにより該反応ガスが電離されて基
板１７のＳｉＮxの絶縁膜の上にａ−Ｓｉ膜が形成され
る。この多層膜の形成が終わると、基板１７は取出室４
から取出される。
【００１１】真空室２に於いて基板１７にＳｉＮx膜を
圧力０．８Torr、高周波電力１．５kwで形成する場合の
成膜速度と反応ガスＳｉＨ4の流量と電源周波数の関係
を検討すると図３に示す如くであることが分った。つま
り、従来の商用周波数１３．５６ＭＨzの場合には反応
ガス（混合ガス）ＳｉＨ4の流量を約１５０sccmより増
大させると成膜速度は飽和するが、周波数を８０ＭＨz
にすると約３５０sccmまでは成膜速度は直線的に増加す
ることが分った。１３．５６ＭＨzの場合には供給律側
（供給流量の増大に伴い成膜速度が上がる状態）から反
応律側（反応速度で成膜速度が限定される状態）に移っ
ているが、８０ＭＨzの場合には約３５０sccmでもまだ
供給律側条件で成膜が進行していく。従って、ＳｉＮx
の絶縁膜を高速で成膜するには、高周波電源７から周波
数の高い高周波電力を供給すべきである。また、周波数
を高めて成膜した絶縁膜の膜質をＭＩＳ構造（metal in
sulatorsemiconductor）としたもので調べたところ、図
４の如くであり、１３．５６ＭＨzでは反応ガス流量が
多くなるとリーク電流も多くなり、絶縁性能が低下する
が、８０ＭＨzに周波数を上げて成膜した膜は３００scc
mでもリーク電流が小さく絶縁性能の良い良質の絶縁膜
を形成できた。
圧力０．８Torr、高周波電力１．５kwで形成する場合の
成膜速度と反応ガスＳｉＨ4の流量と電源周波数の関係
を検討すると図３に示す如くであることが分った。つま
り、従来の商用周波数１３．５６ＭＨzの場合には反応
ガス（混合ガス）ＳｉＨ4の流量を約１５０sccmより増
大させると成膜速度は飽和するが、周波数を８０ＭＨz
にすると約３５０sccmまでは成膜速度は直線的に増加す
ることが分った。１３．５６ＭＨzの場合には供給律側
（供給流量の増大に伴い成膜速度が上がる状態）から反
応律側（反応速度で成膜速度が限定される状態）に移っ
ているが、８０ＭＨzの場合には約３５０sccmでもまだ
供給律側条件で成膜が進行していく。従って、ＳｉＮx
の絶縁膜を高速で成膜するには、高周波電源７から周波
数の高い高周波電力を供給すべきである。また、周波数
を高めて成膜した絶縁膜の膜質をＭＩＳ構造（metal in
sulatorsemiconductor）としたもので調べたところ、図
４の如くであり、１３．５６ＭＨzでは反応ガス流量が
多くなるとリーク電流も多くなり、絶縁性能が低下する
が、８０ＭＨzに周波数を上げて成膜した膜は３００scc
mでもリーク電流が小さく絶縁性能の良い良質の絶縁膜
を形成できた。
【００１２】真空室３に於いてＳｉＮx膜を形成した基
板１７に、０．８Torrの圧力、高周波電力３００Ｗでａ
−Ｓｉ膜を成膜した場合の電源周波数と成膜速度の関係
を検討すると図５に示す如くであることが分った。曲線
Ａは１００％ＳｉＨ4を４００sccm流した場合、曲線Ｂ
はＳｉＨ4とＨ2が１：１の混合ガスを２００sccm流した
場合である。１３．５６ＭＨzの場合、流量が増大して
も成膜速度は低いが、周波数を上げると７０ＭＨzか１
２０ＭＨzで最大成膜速度になり、反応ガスの種類によ
って周波数を１３．５６ＭＨz以外の周波数で成膜する
ことが成膜速度の向上に不可欠であることが分る。最大
成膜速度が反応ガスの種類で異なる理由は、ガス分子の
イオン化エネルギー、分子半径、衝突確率によりプラズ
マ状態が変るからであると考えられ、成膜圧力を変える
ことによっても最大成膜速度は変化する。これらの最大
成膜速度で得られたａ−Ｓｉ膜の明暗導電率は次表１の
通りであり、良好な品質であった。 多層膜を成膜するプラズマＣＶＤ成膜装置には、インラ
イン型或いはマルチチャンバー型で成膜用の複数の真空
室が配置され、その内部の電極には高周波電源が必ず接
続されるが、各真空室に１ＭＨz〜２００ＭＨzの範囲で
周波数を可変できる高周波電源を夫々設けておくと、反
応ガスの種類や圧力、装置パラメーターに応じて１３．
５６ＭＨz 以外の周波数でしかも低ダメージ、高速成膜
の条件に見合った周波数に簡単に設定できる。そして、
低ダメージ且つ高速成膜が行なえるため、タクトタイム
即ち基板１枚当りの成膜時間が短くなり、品質の良い多
層膜製品を高能率で生産できるようになる。
板１７に、０．８Torrの圧力、高周波電力３００Ｗでａ
−Ｓｉ膜を成膜した場合の電源周波数と成膜速度の関係
を検討すると図５に示す如くであることが分った。曲線
Ａは１００％ＳｉＨ4を４００sccm流した場合、曲線Ｂ
はＳｉＨ4とＨ2が１：１の混合ガスを２００sccm流した
場合である。１３．５６ＭＨzの場合、流量が増大して
も成膜速度は低いが、周波数を上げると７０ＭＨzか１
２０ＭＨzで最大成膜速度になり、反応ガスの種類によ
って周波数を１３．５６ＭＨz以外の周波数で成膜する
ことが成膜速度の向上に不可欠であることが分る。最大
成膜速度が反応ガスの種類で異なる理由は、ガス分子の
イオン化エネルギー、分子半径、衝突確率によりプラズ
マ状態が変るからであると考えられ、成膜圧力を変える
ことによっても最大成膜速度は変化する。これらの最大
成膜速度で得られたａ−Ｓｉ膜の明暗導電率は次表１の
通りであり、良好な品質であった。 多層膜を成膜するプラズマＣＶＤ成膜装置には、インラ
イン型或いはマルチチャンバー型で成膜用の複数の真空
室が配置され、その内部の電極には高周波電源が必ず接
続されるが、各真空室に１ＭＨz〜２００ＭＨzの範囲で
周波数を可変できる高周波電源を夫々設けておくと、反
応ガスの種類や圧力、装置パラメーターに応じて１３．
５６ＭＨz 以外の周波数でしかも低ダメージ、高速成膜
の条件に見合った周波数に簡単に設定できる。そして、
低ダメージ且つ高速成膜が行なえるため、タクトタイム
即ち基板１枚当りの成膜時間が短くなり、品質の良い多
層膜製品を高能率で生産できるようになる。
【００１３】
【発明の効果】以上のように本発明の方法によるとき
は、複数の成膜用の真空室を備えた多層膜を成膜するプ
ラズマＣＶＤ成膜装置に於いて、各真空室の電極の高周
波を各真空室に導入した反応ガスの種類に応じて高速で
しかもダメージのない成膜を行なえる周波数に設定する
ようにしたので、膜質の良いＴＦＴトランジスタ等の多
層膜製品を生産性良くプラズマＣＶＤにより製造出来る
ようになる効果が得られ、この方法は各成膜用の真空室
の電極に周波数可変の高周波電源を設けることにより好
都合に実施できる。
は、複数の成膜用の真空室を備えた多層膜を成膜するプ
ラズマＣＶＤ成膜装置に於いて、各真空室の電極の高周
波を各真空室に導入した反応ガスの種類に応じて高速で
しかもダメージのない成膜を行なえる周波数に設定する
ようにしたので、膜質の良いＴＦＴトランジスタ等の多
層膜製品を生産性良くプラズマＣＶＤにより製造出来る
ようになる効果が得られ、この方法は各成膜用の真空室
の電極に周波数可変の高周波電源を設けることにより好
都合に実施できる。
【図１】 従来例の説明図
【図２】 本発明の方法の実施に使用した装置の１例の
概略側面図
概略側面図
【図３】 ＳｉＮx膜の成膜時の反応ガス流量と成膜速
度の関係を示す線図
度の関係を示す線図
【図４】 各周波数で成膜したＳｉＮx膜の反応ガス流
量とリーク電流の関係を示す線図
量とリーク電流の関係を示す線図
【図５】 ａ−Ｓｉ膜の成膜時の周波数と成膜速度の関
係を示す線図
係を示す線図
２、３ 真空室 ７、８ 高周波電源 １１、１２ 電極 １３、１４ トレイ
（対向電極） １５、１６ 反応ガス導入管 １７ 基板
（対向電極） １５、１６ 反応ガス導入管 １７ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米崎 武 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 谷 典明 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内 (72)発明者 中村 久三 千葉県山武郡山武町横田523 日本真空技 術株式会社千葉超材料研究所内
Claims (4)
- 【請求項１】 内部に高周波を印加した電極とこれに対
向した対向電極を設けると共に室壁を貫通して反応ガス
導入管を設けた真空室を複数室設け、該対向電極に基板
を取付け、各真空室内に各種反応ガスを導入すると共に
電極間にプラズマを発生させて基板上に薄膜を形成し、
該基板を各真空室を１巡させて該基板上に多層膜を形成
する方法に於いて、各真空室の電極の高周波を各真空室
に導入した反応ガスの種類に応じて高速でしかもダメー
ジのない成膜を行なえる周波数に設定することを特徴と
するプラズマＣＶＤ成膜方法。 - 【請求項２】 上記周波数の設定は１ＭＨz〜２００Ｍ
Ｈzの範囲であることを特徴とするプラズマＣＶＤ成膜
方法。 - 【請求項３】 内部に高周波を印加した電極とこれに対
向した対向電極を設けると共に室壁を貫通した反応ガス
導入管を有する真空室を複数室設け、該対向電極に基板
を取付け、各真空室内に各種反応ガスを導入すると共に
電極間にプラズマを発生させて基板上に薄膜を形成し、
該基板を各真空室を１巡させて該基板上に多層膜を形成
する装置に於いて、各真空室の電極に接続される高周波
電源を周波数可変の高周波電源又は最適周波数の高周波
電源としたことを特徴とするプラズマＣＶＤ成膜装置。 - 【請求項４】 上記各真空室は直列に接続したことを特
徴とする請求項３に記載のプラズマＣＶＤ成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22615792A JPH0677144A (ja) | 1992-08-25 | 1992-08-25 | プラズマｃｖｄ成膜方法と装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22615792A JPH0677144A (ja) | 1992-08-25 | 1992-08-25 | プラズマｃｖｄ成膜方法と装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677144A true JPH0677144A (ja) | 1994-03-18 |
Family
ID=16840761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22615792A Pending JPH0677144A (ja) | 1992-08-25 | 1992-08-25 | プラズマｃｖｄ成膜方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677144A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09312268A (ja) * | 1996-05-23 | 1997-12-02 | Sharp Corp | プラズマ励起化学蒸着装置及びプラズマエッチング装置 |
| US5935374A (en) * | 1997-06-26 | 1999-08-10 | Sharp Kabushiki Kaisha | Electronic device fabrication apparatus |
| US6017396A (en) * | 1995-08-04 | 2000-01-25 | Sharp Kabushiki Kaisha | Plasma film forming apparatus that prevents substantial irradiation damage to the substrate |
| US6142096A (en) * | 1996-05-16 | 2000-11-07 | Sharp Kabushiki Kaisha | Electronic device manufacturing apparatus and method for manufacturing electronic device |
-
1992
- 1992-08-25 JP JP22615792A patent/JPH0677144A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6017396A (en) * | 1995-08-04 | 2000-01-25 | Sharp Kabushiki Kaisha | Plasma film forming apparatus that prevents substantial irradiation damage to the substrate |
| US6142096A (en) * | 1996-05-16 | 2000-11-07 | Sharp Kabushiki Kaisha | Electronic device manufacturing apparatus and method for manufacturing electronic device |
| USRE39064E1 (en) * | 1996-05-16 | 2006-04-18 | Sharp Kabushiki Kaisha | Electronic device manufacturing apparatus and method for manufacturing electronic device |
| JPH09312268A (ja) * | 1996-05-23 | 1997-12-02 | Sharp Corp | プラズマ励起化学蒸着装置及びプラズマエッチング装置 |
| US5935374A (en) * | 1997-06-26 | 1999-08-10 | Sharp Kabushiki Kaisha | Electronic device fabrication apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101126536B1 (ko) | 플라즈마 처리 시스템 및 플라즈마 처리 방법 | |
| CN100590819C (zh) | 等离子体增强原子层沉积方法和包含由此形成的膜的半导体器件 | |
| CN100585818C (zh) | 等离子体增强原子层沉积方法和由其制造的半导体器件 | |
| US6410408B1 (en) | CVD film formation method | |
| US8236388B2 (en) | Method of producing gas barrier film | |
| JP5069581B2 (ja) | ガスバリア膜の成膜方法、ガスバリアフィルムおよび有機ｅｌ素子 | |
| JPS5934421B2 (ja) | 薄膜製造法 | |
| US20090087586A1 (en) | Method of forming silicon nitride films | |
| KR20070030596A (ko) | 화학기상증착 챔버의 시즈닝 방법 | |
| JPH06333857A (ja) | 成膜装置および成膜方法 | |
| JPH0677144A (ja) | プラズマｃｖｄ成膜方法と装置 | |
| EP2045357B1 (en) | Method of forming silicon nitride films | |
| US9373516B2 (en) | Method and apparatus for forming gate stack on Si, SiGe or Ge channels | |
| CN101333666B (zh) | 等离子产生方法、清洗方法以及衬底处理方法 | |
| JP3529466B2 (ja) | 薄膜形成方法 | |
| CN103946961A (zh) | 薄膜制造方法 | |
| US20120322262A1 (en) | N-Metal Film Deposition With Initiation Layer | |
| JPH06232429A (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| US20020096998A1 (en) | Plasma generation apparatus and method | |
| US20230207308A1 (en) | Method of forming low-k material layer with high-frequency power, structure including the layer, and system for forming same | |
| US20230092185A1 (en) | Method for processing a substrate | |
| JPS6250468A (ja) | 薄膜のプラズマ気相成長方法 | |
| US20240060174A1 (en) | Method of forming material within a recess | |
| JPH0891987A (ja) | プラズマ化学蒸着装置 | |
| JP3654464B2 (ja) | 非単結晶薄膜の形成装置 |