JPH06232429A - 光起電力素子及びその形成方法及びその形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 高効率で低劣化の光起電力素子を大面積にバ
ラツキやムラなく、高速かつ連続的に形成する。 【構成】 ＲＦにより第１導電型であるｎ型層（Ｐ型
層）と、マイクロ波によるｉ型層と、ＲＦによるｉ型層
と、プラズマドーピングにより第１導電型と反対導電型
である第２導電型Ｐ型層（ｎ型層）とを有する光起電力
素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体積層膜及びその
形成方法及びその連続形成装置に関し、特に、プラズマ
ＣＶＤ法により、帯状基板上に、太陽電池等の光起電力
素子に用いるシリコン系非単結晶半導体の積層膜及びそ
の形成方法及びその連続形成装置に関する。

【０００２】

【従来の技術】近年、環境汚染の問題が深刻化してきて
いるが、太陽光を利用する太陽電池による発電方式は、
原子力発電に伴う放射能汚染や火力発電に伴う地球温暖
化など、発電に伴う環境汚染の問題をおこすことがな
く。また、太陽光は地球上いたるところに降り注いでい
るためエネルギー源の偏在が少なく、さらには、複雑な
大型の設備を必要とせず比較的高い発電効率が得られる
等、今後の電力需要の増大に対しても、地球破壊を引き
起こすことなく対応できるクリーンな発電方式として注
目を集め、実用化に向けて様々な研究開発がなされてい
る。

【０００３】ところで、太陽電池を用いる発電方式につ
いては、それを電力需要を賄うものとして確立させるた
めには、使用する太陽電池が、光電変換効率が充分に高
く、特性安定性が優れたものであり、且つ大量生産しう
るものであることが基本的に要求される。

【０００４】因に、一般的な家庭において必要な電力を
全て賄うには、１世帯あたり３ｋＷ程度の出力の太陽電
池が必要とされるが、その太陽電池の光電変換効率が例
えば１０％程度であるとすると、必要な出力を得るため
の前記太陽電池の面積は３０ｍ²程度となる。そして、
例えば１０万世帯の家庭において必要な電力を供給する
には３，０００，０００ｍ²といった大面積の太陽電池
が必要になる。

【０００５】こうしたことから、容易に入手できるシラ
ン等の気体状の原料ガスを使用し、これをグロー放電分
解して、ガラスや金属シート等の比較的安価な基板上に
アモルファスシリコン等の半導体薄膜を堆積させること
により作製できる太陽電池が、量産性に富み、単結晶シ
リコン等を用いて作製される太陽電池に比較して低コス
トで生産できる可能性があるとして注目され、その生産
方法、生産装置について各種の提案がなされている。

【０００６】因に米国特許４，４００，４０９号明細書
には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌ
ｌ）方式を採用した連続プラズマＣＶＤ装置が開示され
ている。この装置によれば、複数のグロー放電領域を設
け、所望の幅の十分に長い可撓性の帯状基板を、該基板
が前記各グロー放電領域を順次貫通する径路に沿って配
置し、前記各グロー放電領域において必要とされる導電
型の半導体層を堆積形成しつつ、前記基板をその長手方
向に連続的に搬送せしめることによって、半導体接合を
有する大面積の素子を連続的に形成することができると
されている。こうしたことから、このロール・ツー・ロ
ール方式は大面積の半導体素子の量産に適する方法とい
えよう。

【０００７】一方、マイクロ波を用いたプラズマプロセ
スが最近注目されている。マイクロ波は周波数が高いた
め従来のラジオ周波数の高周波を用いた場合よりもエネ
ルギー密度を高めることが可能であり、プラズマを効率
よく発生させ、維持させることに適している。

【０００８】例えば、特開平３−３０４１９号明細書に
は、マイクロ波プラズマＣＶＤ法を用いたロール・ツー
・ロール方式の堆積膜形成方法および装置が開示されて
いるが、マイクロ波によってプラズマを生起させること
により低圧下でも堆積膜の形成が可能になり、堆積膜の
膜特性低下の原因となる活性種のポリマライゼーション
を防ぎ高品質の堆積膜が得られるばかりでなく、プラズ
マ中でのポリシラン等の粉末の発生を抑え、且つ、成膜
速度の飛躍的向上が図れるとされている。

【０００９】尚、該明細書にはｐｉｎ構造の光起電力素
子をロール・ツー・ロール方式で連続形成するために、
ｉ型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ
型半導体層を高周波プラズマＣＶＤ法で形成する構成の
装置が開示されている。非単結晶半導体からなる光起電
力素子においてはｐｉｎ（またはｎｉｐ）の層構成が一
般的に採用されているが、このような層構成においてｉ
型半導体層は入射光を吸収するために一定の膜厚を必要
とするが、ｎ、ｐ型半導体層はｉ型半導体層の約１／１
０程度のごく薄い膜厚しか必要としない。そのためロー
ル・ツー・ロール方式において、膜厚の必要なｉ型半導
体層を成膜速度の速いマイクロ波プラズマＣＶＤ法で形
成する場合にも、ｎ、ｐ型半導体層は成膜速度の比較的
遅い高周波プラズマＣＶＤ法で形成することが可能であ
る。また、成膜速度の極めて速いマイクロ波プラズマＣ
ＶＤ法によって、ごく薄い半導体層を再現性良く形成す
るにはかなりの習熟を要し、成膜速度の比較的遅い高周
波プラズマＣＶＤ法による方が、ごく薄い半導体層をよ
り容易に再現性良く形成することができる。

【００１０】ところで、ロール・ツー・ロール方式にお
いて、ｉ型半導体層の形成に成膜速度の速いマイクロ波
プラズマＣＶＤ法を採用した場合、高周波プラズマＣＶ
Ｄ法を採用した場合と比較して、帯状基板の搬送速度を
かなり高速化することが可能である。そして、帯状基板
の搬送速度を高めた場合には、ｎ、ｐ型半導体層の形成
にあたっては、成膜に必要な時間は一定であるため、成
膜室を帯状基板の搬送方向に搬送速度に比例して長くす
る必要がある。しかしながら、高周波プラズマＣＶＤ法
によっても、薄く均質な非単結晶半導体層を長い成膜室
で大面積に再現性良く形成するには限界があり、どうし
ても所定の膜厚より薄すぎたり厚すぎたりする膜厚のバ
ラツキや、導電率等の特性のムラを生じやすい。特に、
ｉ型半導体層の光入射側に配置される不純物ドープ層
（ｐ型またはｎ型）は、該不純物ドープ層での光の吸収
によるｉ型半導体層への入射光量の減少を防ぐため、そ
の膜厚を必要最小限に薄くする必要があるが、従来の高
周波プラズマＣＶＤ法で長い成膜室で大面積に薄く均質
な不純物ドープ層を形成することは難しく、形成した光
起電力素子の特性にバラツキやムラを生じる原因になっ
ていた。

【００１１】太陽電池等の光起電力素子では、光起電力
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波ＣＶＤ法で、ｎ、ｐ型半導体層を高
周波プラズマＣＶＤ法で形成する半導体積層膜の連続形
成装置では、形成される光起電力素子用の半導体積層膜
の特性にバラツキやムラを生じ易く、問題があった。

【００１２】ｎ、ｐ型の非結晶半導体層を形成する方法
としては、他にイオン注入法が従来から知られている。
イオン注入法によれば不純物イオンを打ち込む強さを加
速電圧によって制御することでｎ、ｐ型非単結晶半導体
層の層厚を制御することができるが、不純物イオンを打
ち込むためのイオン注入装置は、一般的に、イオンを発
生させる装置系、イオンをビーム状にして引き出す装置
系、ビームを走査する装置系などからなり構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。

【００１３】一方、超ＬＳＩ等で要求されるきわめて浅
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム
１９９０年発行）等に報告されている。また、１９８８
年第３５回応用物理学関係連合講演会講演予稿集３０ｐ
−Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物
ガスの高周波プラズマにさらすプラズマドーピングによ
って、アモルファスシリコン膜に不純物のドーピングが
可能であることが開示されている。ところが、このよう
なプラズマドーピングを太陽電池等の光起電力素子の不
純物ドープ層の形成に適用することについては従来開示
されておらず、ｉ型半導体層をマイクロ波プラズマＣＶ
Ｄ法で形成する光起電力素子の形成において、いかにし
てプラズマドーピングを行えば良好な光起電力素子が形
成できるかについては、全く未知の状態であった。

【００１４】

【発明が解決しようとする課題】以上のように、上述し
たロール・ツー・ロール方式による半導体積層膜の連続
形成装置では、膜厚の厚いｉ型半導体層を高速成膜が可
能なマイクロ波プラズマＣＶＤ法によって形成するよう
にしたときに、形成される光起電力素子の特性にバラツ
キやムラを生じ易いという問題点がある。本発明の目的
は、上述の問題点を解決し、特性の優れた光起電力素子
用の半導体積層膜を大面積に特性のバラツキやムラのな
い光起電力素子を提供すること及びその形成方法及びそ
の高速かつ連続的に形成しうる装置を提供することにあ
る。

【００１５】

【課題を解決するための手段】本発明の光起電力素子及
びその形成方法及びその形成装置は、第１導電型を有す
る第１半導体とマイクロ波プラズマにより形成された第
１ｉ型半導体と、高周波プラズマにより形成された第２
ｉ型半導体と、第１導電型とは反対導電型を有する第２
半導体と、を有し、前記第２半導体がプラズマドーピン
グによって形成されていることを特徴とする光起電力素
子であり、また、基板上にシリコン系非単結晶半導体の
積層膜を形成する光起電力素子形成方法において、高周
波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を
形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ
型半導体層を形成する工程と、高周波プラズマＣＶＤ法
によりｉ型半導体層を形成する工程と、プラズマドーピ
ングによりｐ（またはｎ）型半導体層を形成する工程
と、を有するシリコン系非単結晶半導体の積層膜を形成
する光起電力素子形成方法であり、また、帯状基板上に
シリコン系非単結晶半導体の積層膜を連続的に形成する
光起電力形成装置において、少なくとも、前記帯状基板
の巻き出し室と、高周波プラズマＣＶＤ法によるｎ（ま
たはｐ）型半導体層成膜室と、マイクロ波プラズマＣＶ
Ｄ法によるｉ型半導体層成膜室と、高周波プラズマＣＶ
Ｄ法によるｉ型半導体層成膜室と、プラズマドーピング
によるｐ（またはｎ）型半導体層成膜室と、前記帯状基
板の巻き取り室とを、前記帯状基板を移動させる方向に
沿ってこの順に配置し、かつ各々をガスゲートを介して
接続して、前記各成膜室を貫通し連続して移動する前記
帯状基板上に、シリコン系非単結晶半導体の積層膜を連
続的に形成する。

【００１６】また本発明の半導体積層膜の連続形成装置
において、望ましくはガスゲートを介して配置した前記
高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体
層成膜室と、前記マイクロ波プラズマＣＶＤ法によるｉ
型半導体層成膜室との間に、さらに高周波プラズマＣＶ
Ｄ法によるｉ型半導体層成膜室をガスゲートを介して配
置する。

【００１７】更に本発明の半導体積層膜の連続形成装置
において、望ましくはガスゲートを介して配置した前記
高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、
前記プラズマドーピングによるｐ（またはｎ）型半導体
層成膜室との間に、さらに水素プラズマ処理室をガスゲ
ートを介して配置する。

【００１８】また更に本発明の半導体積層膜の連続形成
装置において、望ましくはガスゲートを介して配置する
前記帯状部材の巻き出し室と、前記高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型半導体層成膜室との間に、
さらにグロー放電洗浄室をガスゲートを介して配置す
る。

【００１９】加えて本発明の半導体積層膜の連続形成装
置において、望ましくは前記プラズマドーピングによる
ｐ（またはｎ）型半導体層成膜室での放電周波数を５ｋ
Ｈｚ乃至５００ｋＨｚとする。

【００２０】

【作用】以下、図面を参照しながら本発明を詳細に説明
する。

【００２１】図１は本発明の半導体積層膜の連続形成装
置の基本的な一例を示す模式的説明図である。図１にお
いて、本発明の半導体積層膜の連続形成装置は、基本的
には帯状基板の巻き出し室１０１、高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型半導体層成膜室１０２、内
部に３個の成膜室を有するマイクロ波プラズマＣＶＤ法
によるｉ型半導体層成膜室１０３、高周波プラズマＣＶ
Ｄ法によるｉ型半導体層成膜室１０４、プラズマドーピ
ングによるｐ（またはｎ）型半導体層成膜室１０５、帯
状基板の巻き取り室１０６から構成されており、各室間
は各々ガスゲート１０７によって接続されている。

【００２２】本発明の装置において、帯状基板１０８は
帯状基板の巻き出し室１０１内のボビン１０９から巻き
出され、帯状基板の巻き取り室１０６内のボビン１１０
に巻き取られるまでにガスゲートで接続された４個の成
膜室を移動、通過し、その間に表面上にｎｉｐまたはｐ
ｉｎ構造の非単結晶半導体の積層膜が形成されるように
なっている。

【００２３】本発明は、発明者らの鋭意研究の結果得ら
れた以下の知見に基づき更に検討を重ね完成に至ったも
のである。

【００２４】発明者らは、従来図１に示すロール・ツー
・ロール方式の装置において成膜室１０４を使用せず、
従来から公知の構成の装置として使用し、ｉ型半導体層
をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体層を
高周波プラズマＣＶＤ法で形成してｎｉｐまたはｐｉｎ
構造の非晶質シリコンからなる光起電力素子を形成して
いた。

【００２５】この従来の装置において、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３での成膜
速度は約８ｎｍ／秒以上と極めて速く、光起電力素子用
の半導体積層膜の高速成膜が可能であった。そして、高
速成膜が可能になったことにより、帯状基板の搬送速度
を高速化することができ、帯状基板の搬送速度を約１０
０ｃｍ／分まで高速化しても、ｉ型半導体層成膜室１０
３に１室の長さが約２０ｃｍの成膜室を３室設けること
で、シングル型の光起電力素子の約３００ｎｍのｉ型半
導体層を形成することができた。

【００２６】また、光起電力素子のｉ型半導体層の光入
射側の不純物ドープ層には、該層での光の吸収を防ぐた
め、アモルファス炭化シリコン等のバンドギャップの広
いシリコン系材料や、短波光の吸収率が低い微結晶シリ
コンが一般に用いられるが、本発明者らはアモルファス
系シリコンよりも約３桁も高い導電率が得られる微結晶
シリコンを光入射側の不純物ドープ層に用いた。なお、
高周波プラズマＣＶＤ法によって不純物をドープした高
導電率の微結晶シリコン層を高速形成しようとした場合
には、以下のような問題があった。すなわち、シリコン
原子を含有する原料ガスの流量を増して成膜速度を上げ
ようとすると、原料ガス流量に対する高周波電力量の比
率が低下し、微結晶膜を形成することができなくなり、
膜がアモルファス化し導電率が急激に低下して素子特性
が低下するという問題がある。

【００２７】一方、高周波電力を増して成膜速度を上げ
ると、成膜速度や導電率の成膜領域内での分布が大きく
なり、ごく薄い層を成膜領域全体に均一に形成すること
ができなくなり、また微結晶化させるために膨大な高周
波電力が必要となり、きわめて大きな電源が必要になる
とともに均一に電力を投入することが困難になる、さら
に異常放電も起こり易くなるという問題がある。

【００２８】以上のような理由で、高周波プラズマＣＶ
Ｄ法によって高導電率の微結晶シリコンのごく薄い層を
高速で形成するには限界があり、１０ｎｍ程度のごく薄
い層を均一に形成するには、該層を約１０ｎｍ／分以下
の成膜速度で形成する必要があった。

【００２９】したがって、従来のロール・ツー・ロール
方式の装置において、ｉ型半導体層をマイクロ波プラズ
マＣＶＤ法によって形成した場合に、光入射側の不純物
ドープ層を高周波プラズマＣＶＤ法によって形成するに
は、帯状基板の移動方向にかなり長い成膜室が必要であ
った。

【００３０】このような長い成膜室１０５において、１
０ｎｍ程度の極めて薄い不純物ドープ層を良質かつ均一
に形成することは極めて困難であったが、本発明者らは
より良い成膜条件を見い出すべく、導入するシリコン原
料ガスの流量を変化させて、形成される光起電力素子の
特性との対応を調べていた。この時、本発明者らは成膜
室１０５に流すシリコン原料ガスのＳｉＨ₄ の流量を減
少させて、ついには０にまでしたが、それでも光起電力
素子が形成される事を見いだした。すなわち、シリコン
原子の原料ガスを含まないガスのプラズマによってもｉ
型半導体層上に不純物ドープ層が形成され、ｎｉｐまた
はｐｉｎ構造の光起電力素子が形成されることを見いだ
したのである。これは従来の不純物をドープしたシリコ
ン膜を堆積することによって不純物ドープ層を形成する
という考えからは到底思いつかない現象であった。

【００３１】二次イオン質量分析法（ＳＩＭＳ）によっ
て、形成した光起電力素子のシリコン元素および不純物
元素の膜厚方向の分布を分析したが、ＳｉＨ₄ を流さず
にｉ型半導体層表面をプラズマにさらした場合にも、ｉ
型半導体層上に高濃度の不純物ドープ層が約１０ｎｍの
ごく薄い膜厚で形成されていることが確認された。ま
た、同様に二次イオン質量分析法（ＳＩＭＳ）によっ
て、形成された光起電力素子のｉ型半導体層上の不純物
ドープ層の膜厚の場所によるバラツキ、ムラ等を分析し
たが、ＳｉＨ₄ を流さない場合の方が、所定膜厚の膜が
堆積によって形成されるだけの量のＳｉＨ₄ を流した場
合よりも、不純物ドープ層の膜厚の均一性が高いことが
確認された。

【００３２】このようにシリコンの原料ガスであるＳｉ
Ｈ₄ を流さずに不純物ドープ層が形成されたのは、不純
物を含んだシリコン非単結晶半導体が堆積されたのでは
なく、Ｂ₂ Ｈ₆ やＰＨ₃ 等の不純物ドーピングガスがプ
ラズマにより電離されて不純物イオンとなり、プラズマ
のエネルギーによってｉ型半導体層の表面近傍のごく薄
い領域に打ち込まれていわゆるプラズマドーピングが行
われたためと考えられる。

【００３３】次に、発明者らはこのような光起電力素子
のｉ型半導体層上にプラズマドーピングを行う時に、放
電電力を一定に保ちつつ放電周波数を１ｋＨｚから１
３．５６ＭＨｚまで変化させ、プラズマドーピング時の
放電周波数と形成される光起電力素子の特性との関係に
ついて調べた。その結果、プラズマドーピングの放電周
波数ｆと形成された光起電力素子の開放電圧Ｖｏｃとの
間には図３に示す関係があり、放電周波数が約５ｋＨｚ
以下および約５００ｋＨｚ以上の場合には形成される光
起電力素子の開放電圧の低下がみられ、約５ｋＨｚから
約５００ｋＨｚの低周波の範囲において開放電圧の高い
高品質の光起電力素子を大面積にバラツキやムラなく形
成できることを見いだした。

【００３４】さらに、発明者らが図１に示す装置におい
て、成膜室１０４を使用してマイクロ波プラズマＣＶＤ
法によるｉ型半導体層上に高周波プラズマＣＶＤ法によ
るｉ型半導体層をごく薄く約３０ｎｍ以下の膜厚だけ積
層し、その上にプラズマドーピングを行ったところ、マ
イクロ波プラズマＣＶＤ法によるｉ型半導体層の上に直
接にプラズマドーピングを行った場合よりも光起電力素
子の開放電圧、曲線因子等の特性が向上することを見い
だした。尚、一般に非晶質シリコンからなる光起電力素
子のｉ型半導体層の膜厚を実用範囲内で僅かに厚くした
場合、短絡電流は微増するものの開放電圧、曲線因子は
向上しないため、本発明者らが見いだしたこの変化はｉ
型半導体層の膜厚の変化によるものではないと考えられ
る。

【００３５】本発明は以上の知見に基づき、高品質の光
起電力素子を大面積にバラツキやムラなく高速に形成し
うる装置を実現したものである。すなわち、従来のｉ型
半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成するロール・ツ
ー・ロール方式の半導体積層膜の連続形成装置におけ
る、ｉ型半導体層上の不純物ドープ層を大面積に薄く均
質に形成することが困難で、形成される光起電力素子に
特性のバラツキやムラを生じ易いという問題点を、マイ
クロ波プラズマＣＶＤ法によるｉ型半導体層上に高周波
プラズマＣＶＤ法によるｉ型半導体層をさらに積層した
後、プラズマドーピングによって不純物ドープ層を形成
するようにしたことによって解決し、高品質の光起電力
素子を大面積にバラツキやムラなく、高速かつ連続的に
形成しうるようにしたものである。

【００３６】以下、本発明の装置を構成する各成膜室お
よび使用される帯状基板について説明を加える。

【００３７】マイクロ波プラズマＣＶＤ法によるｉ型半
導体層成膜室 本発明の装置においてマイクロ波プラズマＣＶＤ法によ
るｉ型半導体層成膜室とは、連続的に移動する帯状基板
上にマイクロ波プラズマＣＶＤ法により実質的に真性な
シリコン系非単結晶半導体層を連続的に形成するための
成膜室をいう。

【００３８】本発明の装置においてマイクロ波プラズマ
ＣＶＤ法によるｉ型半導体層成膜室は、一つの成膜室の
大きさを一定以上に大きくしないで帯状基板のより速い
移動速度に対応するため、あるいは一つの層を複数の成
膜条件で形成するために、複数個連結して設けても良
い。

【００３９】なお、本発明の装置において、マイクロ波
プラズマＣＶＤ法による成膜室にはプラズマを形成する
ためのマイクロ波電力を投入する必要があるが、マイク
ロ波電力を投入する手段としては、特開平３−３０４１
９号明細書に開示されたようなマイクロ波透過性部材か
らなるマイクロ波導入窓、特開平３−３０４２０号明細
書に開示されたようなマイクロ波漏洩導波管、特開平３
−３０４２１号明細書に開示されたようなマイクロ波放
射アンテナ等の手段およびこれらに磁場形成装置を組み
合わせてＥＣＲ条件にした手段を挙げることができる。

【００４０】以下、マイクロ波透過性部材からなるマイ
クロ波導入窓をマイクロ波電力投入手段として用いる場
合について詳しく説明する。

【００４１】マイクロ波透過性部材はマイクロ波導入窓
の先端部分に設けられ、前記成膜室内の真空雰囲気と前
記マイクロ波導入窓の設置されている外気とを分離し、
その内外間に存在している圧力差に耐え得るような構造
に設計される。具体的には、そのマイクロ波の進行方向
に対する断面形状が好ましくは円形、方形、楕円形の平
板、ベルジャー状、ダブレット状、円錐状とされるのが
望ましい。

【００４２】また、マイクロ波透過性部材のマイクロ波
の進行方向に対する厚さは、ここでのマイクロ波の反射
が最少に抑えられるように、用いる材質の誘電率を考慮
して設計されるのが望ましく、例えば平板状であるなら
ばマイクロ波の波長の１／２波長にほぼ等しくされるの
が好ましい。更に、その材質としては、マイクロ波導入
窓から放射されるマイクロ波エネルギーを最小の損失で
前記成膜室内へ透過させることができ、また、前記成膜
室内への大気の流入が生じない気密性の優れたものが好
ましく、具体的には石英、アルミナ、窒化ケイ素、ベリ
リア、マグネシア、ジルコニア、窒化ホウ素、炭化ケイ
素等のガラス又はファインセラミックス等が挙げられ
る。

【００４３】また、マイクロ波透過性部材はマイクロ波
エネルギー及び／又はプラズマエネルギーによる加熱に
よって熱劣化（ヒビ割れ、破壊）等を起こすことを防止
するため均一に冷却されることが好ましい。

【００４４】具体的な冷却手段としては、前記マイクロ
波透過性部材の大気側の面に向けて吹きつけられる冷却
空気流であってもよいし、マイクロ波導入窓そのものを
冷却空気、水、オイル、フレオン等の冷却媒体にて冷却
し、マイクロ波導入窓に接する部分を介してマイクロ波
透過性部材を冷却しても良い。マイクロ波透過性部材を
十分に低い温度まで冷却することで、比較的高いパワー
のマイクロ波電力を成膜室内へ導入しても、発生する熱
によってマイクロ波透過性部材にひび割れ等の破壊を生
じさせることなく、高電子密度のプラズマを生起するこ
とができる。

【００４５】また、マイクロ波透過性部材がマイクロ波
プラズマに接している部分には、帯状基板上と同様膜堆
積が起こる。従って、堆積する膜の種類、特性にもよる
が、該堆積膜によってマイクロ波導入窓から放射される
べきマイクロ波電力が吸収又は反射され、前記帯状部材
によって形成される成膜室内へのマイクロ波エネルギー
の投入量が減少し、放電開始直後に比較して著しくその
変化量が増大した場合には、マイクロ波プラズマの維持
そのものが困難になるばかりでなく、形成される堆積膜
の成膜速度の減少や特性等の変化を生じることがある。
このような場合には、マイクロ波透過性部材に堆積され
る膜ドライエッチング、ウェットエッチング、又はブラ
スト等の機械的方法等により除去すれば初期状態を復元
できる。特に、前記真空状態を維持したまま堆積膜の除
去を行う方法としてはドライエッチングが好適に用いら
れる。

【００４６】また、マイクロ波アプリケーター手段ごと
成膜室内の真空状態は保持したまま、いわゆるロードロ
ック方式で成膜室外へ取り出し、マイクロ波透過性部材
上に堆積した膜をウェットエッチング又は機械的除去等
によって剥離して再利用するか、又は、新品と交換して
も良い。

【００４７】更には、マイクロ波透過性部材の成膜室側
の表面に沿って、該マイクロ波透過性部材とほぼ同等の
マイクロ波透過性を有する材質からなるシートを連続的
に送ることによって、該シートの表面上に堆積膜を付
着、形成させ、マイクロ波プラズマ領域外へ排出すると
いった手法を採用することもできる。

【００４８】更にまた、特開平３−１１０７９８号公報
明細書に開示されたように、マイクロ波透過性部材の成
膜室側に、マイクロ波電界を垂直に細かく分割する金属
或いはマイクロ波反射部材を配置し、マイクロ波電力は
成膜室内に投入しながらも、その分割部におけるプラズ
マの発生を困難なものとし、その結果成膜室内のプラズ
マとマイクロ波導入窓との距離を拡大させてマイクロ波
導入窓上に膜が付着する事を防止するようにしてもよ
い。

【００４９】マイクロ波導入窓は、マイクロ波電源より
供給されるマイクロ波電力を成膜室内に投入して、成膜
室内に導入される堆積膜形成用原料ガスをプラズマ化し
維持させることができる構造を有するものである。

【００５０】具体的には、マイクロ波伝送用導波管の先
端部分にマイクロ波透過性部材を、気密保持が可能な状
態に取り付けたものが好ましく用いられる。そしてマイ
クロ波導入窓はマイクロ波伝送用導波管と同一規格のも
のであっても良いし、他の規格のものであっても良い。
また、マイクロ波導入窓の中でのマイクロ波の伝送モー
ドは、成膜室内でのマイクロ波電力の伝送を効率良く行
わせしめ、且つ、マイクロ波プラズマを安定して生起・
維持・制御せしめる上で、単一モードとなるようにマイ
クロ波導入窓の寸法・形状等が設計されるのが望まし
い。但し、複数モードが伝送されるようなものであって
も、使用する原料ガス、圧力、マイクロ波電力等のマイ
クロ波プラズマ生起条件を適宜選択することによって使
用することもできる。単一モードとなるように設計され
る場合の伝送モードとしては、例えばＴＥ₁₀モード、Ｔ
Ｅ₁₁モード、ｅＨ₁ モード、ＴＭ₁₁モード、ＴＭ₀₁モー
ド等を挙げることができるが、好ましくはＴＥ₁₀モー
ド、ＴＥ₁₁、ｅＨ₁ モードが選択される。そして、マイ
クロ波導入窓には、上述の伝送モードが伝送可能な導波
管が接続され、好ましくは該導波管中の伝送モードと前
記マイクロ波アプリケーター手段中の伝送モードとは一
致させるのが望ましい。導波管の種類としては、使用さ
れるマイクロ波の周波数帯（バンド）及びモードによっ
て適宜選択され、少なくともそのカットオフ周波数は使
用される周波数よりも小さものであることが好ましく、
具体的にはＪＩＳ、ＥＩＡＪ、ＩＥＣ、ＪＡＮ等の規格
の方形導波管、円形導波管、又は楕円導波管等の他、
２．４５ＧＨｚのマイクロ波用として、方形の断面の内
径で幅９６ｍｍ×高さ２７ｍｍのもの等を挙げることが
できる。

【００５１】マイクロ波電源より供給されるマイクロ波
電力は、マイクロ波導入窓を介して効率良く成膜室内へ
投入されるため、いわゆるマイクロ波導入窓に起因する
反射波に関する問題は回避しやすく、マイクロ波回路に
おいてはスリースタブチューナー又はＥ−Ｈチューナー
等のマイクロ波整合回路を用いなくとも比較的安定した
放電を維持することが可能であるが、放電開始前や放電
開始後でも異常放電等により強い反射波を生ずるような
場合にはマイクロ波電源の保護のために前記マイクロ波
整合回路を設けることが望ましい。

【００５２】本発明の装置において、上述したマイクロ
波をプラズマＣＶＤ法による成膜室にマイクロ波電力を
投入する手段の、マイクロ波の投入方向としては、成膜
室内にプラズマが形成されれば、帯状基板の半導体層形
成面に対して垂直な方向、帯状基板の半導体層形成面に
対して平行で、移動方向に対して垂直な方向、帯状基板
の半導体層形成面に対して平行で、移動方向に対して平
行な方向等、いかなる方向でもよく、同時に数方向に投
入してもよいが、好ましくは帯状基板の半導体層形成面
に対して平行で、移動方向に対して垂直な方向に投入す
る。

【００５３】また、上述したマイクロ波をプラズマＣＶ
Ｄ法による成膜室にマイクロ波電力を投入する手段の配
設数は、成膜室内にプロズマが形成されればいくつでも
よいが、プラズマ形成空間が広い場合には複数個を配設
することが好ましい。なお、マイクロ波電力を帯状基板
の半導体層形成面に対して平行で、移動方向に対して垂
直な方向に投入する場合、帯状基板の幅が比較的狭い場
合には帯状基板の片側からマイクロ波を導入するだけで
ほぼ均一なプラズマが帯状基板上に形成できるが、帯状
基板の幅が広い場合には帯状基板の両側からマイクロ波
を導入するようにすることが好ましい。

【００５４】なお、マイクロ波投入手段が複数個配設さ
れた場合、それらのマイクロ波投入手段にマイクロ波電
力を供給するには、それぞれ電源を設けて供給するよう
にしても、少数の電源からのマイクロ波電力をパワーデ
バイダーによって分割してそれぞれに供給するようにし
てもよい。

【００５５】本発明の装置のマイクロ波プラズマＣＶＤ
法による成膜室において、複数個のマイクロ波投入手段
を互いに対向させて配設させる場合には、一方のマイク
ロ波投入手段より放射されたマイクロ波電力を、他方の
マイクロ波投入手段が受信し、受信されたマイクロ波電
力が前記他方のマイクロ波投入手段に接続されているマ
イクロ波電源にまで達して、該マイクロ波電源に損傷を
与えたり、マイクロ波の発振に異常を生ぜしめる等の悪
影響を及ぼすことのないように配置する必要がある。

【００５６】具体的には、マイクロ波投入手段の中を進
行するマイクロ波の電界方向同志が互いに平行とならな
いようにマイクロ波投入手段を配設する。すなわち、マ
イクロ波投入手段に接続される導波管の長辺又は長軸を
含む面とが互いに平行とならないように導波管を配設す
る。

【００５７】また、本発明の装置において、マイクロ波
プラズマＣＶＤ法を行う成膜室には連続的に半導体層を
形成するために帯状基板を通過、貫通させる必要がある
が、成膜室内における帯状基板の形状としては、米国特
許４５６６４０３号明細書に開示されたような平面形
状、特開平３−３０４１９号公報に開示されたようなΩ
型形状等を挙げることができる。

【００５８】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内で、堆積膜形成用の原料ガス
は、帯状基板が通過する成膜室内に配設されたその先端
部に単一又は複数のガス放出孔を有するガス導入管よ
り、成膜室内に放出され、投入されるマイクロ波電力に
よりプラズマ化され、マイクロ波プラズマ領域を形成す
る。ガス導入管を構成する材質としてはマイクロ波プラ
ズマ中で損傷を受けることのないものが好適に用いられ
る。具体的にステンレススチール、Ｎｉ、Ｔｉ、Ｗ等耐
熱性金属及びこれらの金属上にアルミナ、窒化ケイ素等
のセラミックスを溶射処理等したものが挙げられる。

【００５９】また、原料ガスの導入は成膜室のいかなる
位置から行ってもよいが、帯状基板上に形成されるプラ
ズマが少なくとも帯状基板の幅方向に均一になるよう
に、帯状基板の幅方向に複数の位置から導入するように
することが望ましい。

【００６０】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室を半導体層の形成に適した圧力
に排気する手段としては真空ポンプが用いられる。マイ
クロ波プラズマＣＶＤ法では高周波プラズマＣＶＤ法よ
りも低い圧力でプラズマの維持が可能で、堆積膜形成時
の圧力を低圧化することにより高品質の堆積膜を高速に
形成することが可能になるため、高周波プラズマＣＶＤ
法による成膜室よりも高真空を得ることができる真空ポ
ンプによって排気することが望ましい。具体的にこの様
な高真空を得るに適した真空ポンプとしては、ターボ分
子のポンプ、油拡散ポンプ、クライオポンプおよびこれ
らのポンプにロータリーポンプ、メカニカルブースター
ポンプ等を組み合わせたポンプ等が挙げられ、好適に
は、ターボ分子ポンプまたは油拡散ポンプにロータリー
ポンプとメカニカルブースターポンプを組み合わせたポ
ンプが用いられる。

【００６１】なお、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）は、大量の原料ガス
および原料ガスの分解ガスを排気するため、成膜室内を
区切って複数のプラズマ空間を形成した時に各プラズマ
空間のガスを相互拡散させずに排気するため、成膜室内
に複数方向の原料ガスの流れを形成するため、あるいは
低真空時の荒引き用の手段と高真空時の排気用の手段を
分けるため、等の目的のために複数設けてもよい。

【００６２】また、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）には、成膜室内に投
入されるマイクロ波電力が成膜室のプラズマ形成空間か
ら外部に漏洩して、プラズマが不安定になったり、外部
の電子機器にノイズをいれたりすることのないように、
マイクロ波の漏洩を防ぎながらガスを通過させる、金属
性のメッシュあるいは金属性の板にマイクロ波が透過し
ない程度に小さな穴を高い開口率で開けたもの等を配設
することが望ましい。

【００６３】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内には、該成膜室内を移動しつ
つその表面に半導体層を形成される帯状基板を、半導体
膜の形成に適した温度に制御するための温度制御手段を
設けることが望ましい。

【００６４】マイクロ波プラズマＣＶＤ法に適した低圧
下ではガスの対流等による基板の冷却効果が少ないた
め、帯状基板は半導体層が形成される過程においてマイ
クロ波による高密度プラズマにさらされることによって
加熱され、所望の温度以上に加熱されてしまうことがあ
る。したがって、帯状基板がプラズマ形成空間に入る前
に半導体層の形成に適した温度にまで加熱し、プラズマ
形成空間においては一定温度が保たれるように、温度制
御手段を配設することが好ましい。例えば、投入される
マイクロ波電力が大きな場合には、プラズマ形成空間の
前にガスゲートを通過して温度の低下した帯状基板を加
熱するためのヒーターを、プラズマ形成空間にプラズマ
によってさらに加熱される帯状基板を一定温度に保つた
めの冷却手段を配設する。

【００６５】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側から
行うことが好ましい。

【００６６】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度制御のための温度測定
手段としては、移動表面の温度測定が可能で熱容量が小
さく応答速度が速い熱電対を用いた移動表面温度計ある
いは非接触で測定が可能な放射温度計等を用いることが
好ましい。

【００６７】図４は本発明の装置におけるマイクロ波プ
ラズマＣＶＤ法による成膜室の好適な一例を示す模式的
断面図である。

【００６８】放電室ユニット 図４において帯状基板４０１は、真空容器４０２にガス
ゲート４０３から入り、図中左方から右方へ移動して、
ガスゲート４０４へ出る。

【００６９】真空容器４０２の内部には箱状の成膜室ユ
ニット４０５が取り外し可能に設置され、成膜室ユニッ
ト４０５内部を穴開き仕切板４２１、４２２、４２３、
４２４で仕切った成膜室４０６、４０７、４０８の内部
にプラズマを形成することにより、成膜室の上部を移動
する帯状基板４０１の表面（下面）にシリコン系非単結
晶半導体を形成する。

【００７０】ｉ型半導体層を形成するための成膜室が複
数設けられているのは、各成膜室で成膜条件を変えるこ
とにより、膜厚方向にバンドギャップ等の膜の特性が変
化したｉ層を形成するためであり、例えば４０６、４０
７、４０８の３つの成膜室で１．７ｅＶ、１．６ｅＶ、
１．５ｅＶのバンドギャップの堆積膜をそれぞれ形成す
れば、連続的に移動する帯状基板には膜厚方向に１．７
ｅＶ、１．６ｅＶ、１．５ｅＶと変化したｉ型半導体層
を形成することができる。また、各成膜室での成膜速度
を変える、あるいは移動可能に設けられた各成膜室間を
仕切る穴開き仕切り板４２２、４２３の位置を帯状基板
の移動方向に移動させることによって、各成膜室で形成
される堆積膜の膜厚を変え、膜厚方向の特性のプロファ
イルを変えることもできる。

【００７１】さらに、穴開き仕切板４２２、４２３の開
口率を変えることによっても膜厚方向の特性のプロファ
イルを変えることも可能である。仕切板の開口率を低く
することにより、各成膜室の原料ガスの相互混入を抑制
し、成膜室によって原料ガスの組成が非連続的に変化す
るようにして、形成される膜の特性を膜厚方向に非連続
的に変化させることができる。また、仕切板の開口率を
高くすることにより、各成膜室の原料ガスを仕切板近傍
で相互に混入させ、成膜室の原料ガスの組成が連続的に
変化するようにして形成される膜の特性を膜厚方向に連
続的に変化させることができる。

【００７２】各成膜室４０６、４０７、４０８の底壁面
には数カ所に穴が開けられ、不図示の原料ガス供給系に
接続された原料ガス導入管４０９、４１０、４１１と、
圧力計に接続された圧力測定管４１２、４１３、４１４
と、同軸構造により不図示のバイアス電源に接続された
バイアス電極４１５、４１６、４１７とが導入され、各
成膜室への原料ガスの導入と圧力の測定と直流または高
周波のバイアス電力の投入が行われる。

【００７３】また、各成膜室の側壁面には、成膜室ユニ
ットの側壁に接して配置され、不図示のマイクロ波電源
に接続されたマイクロ波導入窓４１８、４１９、４２０
に対応した開口部が設けられ、各成膜室へのマイクロ波
電力の投入が行われる。

【００７４】なお、原料ガス導入管４０９、４１０、４
１１は帯状基板の幅方向に複数のノズルを備えており、
帯状基板の幅方向にほぼ均等に原料ガスを導入できるよ
うになっており、バイアス電極４１５、４１６、４１７
は真空容器内の同軸構造部分に接続部を備え、成膜室内
部でマイクロ波導入窓の中央前方で帯状基板の幅方向に
長くなっており、ＳＵＳ、Ｎｉ等の金属からなるＴ字型
の電極部と、真空容器の壁面の電流導入端子に接続され
てた導線部とに分離可能になっている。

【００７５】また、各成膜室は金属製の穴開き仕切板４
２１、４２２、４２３、４２４によって仕切られてお
り、各成膜室内のガスは各穴開き仕切板のほぼ全面に開
けられた小穴を通って成膜室ユニット４０５外へ排気さ
れ、ガスゲート４０３、４０４から流入するゲートガス
とともに、ゲートバルブを介して不図示の高真空ポンプ
に接続された排気管４２５、４２６からそれぞれ真空容
器４０２外へ排気される。なお、真空容器４０２には排
気管４２５、４２６の他の低真空ポンプに接続された荒
引き用の排気管４２７が設けられている。

【００７６】金属製の穴開き仕切板４２１、４２２、４
２３、４２４の穴は各成膜室に導入されるマイクロ波が
透過しない程度に小さく、かつガスが充分に通過可能な
程度に大きくほぼ全面に開けられており、穴開き仕切板
４２１、４２４の外側には粉受け板４２８が設けられ、
万一、成膜室内で発生したシリコンの粉や膜が穴開き仕
切板の穴から成膜室外にも出てもここで捕捉され、排気
管４２５、４２６へ落下しないようになっている。

【００７７】さらに、成膜室ユニット４０５の帯状基板
４０１の入口、出口および幅方向両端部にはプラズマ漏
れガード４２９が配設され、成膜室内のプラズマの外部
への漏洩を防止している。なお、帯状基板４０１の入口
と出口に設けたプラズマ漏れガード４２９の成膜室４０
６、４０８の上部に設けられた部分の長さを帯状基板の
移動方向に調節することにより、各成膜室４０６、４０
８で形成される半導体膜の膜厚を調整することができ
る。

【００７８】また、成膜室ユニット４０５は成膜室温度
制御装置４３０の上に乗る形に設置され、加熱、冷却に
よる温度制御がなされるようになっている。成膜室温度
制御装置４３０によって、成膜室ユニット４０５を成膜
前には加熱してベーキングを行うことが、成膜中には冷
却または加熱してプラズマによる成膜室の壁面温度の変
化を抑制、制御することができる。

【００７９】図５は図４の成膜室ユニットを斜め上方か
ら見た模式図を示している。

【００８０】図５において、内部構造を見やすくするた
めに帯状基板および成膜室ユニットの壁の一部を切り取
り、マイクロ波導入窓は本来の位置から少しずらして示
してあり、図中の５０１〜５２９は図４の４０１〜４２
９に対応しており、同一のものを示している。

【００８１】図４、図５から分かる通り、成膜室ユニッ
トは帯状基板を通さない時には、真空容器の上蓋４３１
を開き、バイアス電極の成膜室内の電極部を外せば真空
容器から上方に取り外し可能で、内壁にシリコン膜が大
量に付着した時には、真空容器から取り外してエッチン
グ処理、ブラスト処理等の化学的、物理的手段によって
容易に清掃することができるようになっている。

【００８２】（マイクロ波導入窓）図４、５に示したマ
イクロ波プラズマＣＶＤ法による成膜室において、成膜
室にマイクロ波を投入するマイクロ波導入窓は、図５に
示すように不図示のマイクロ波電源から、アイソレータ
ー、パワーモニター、整合器等を経て導波管により供給
されたマイクロ波電力を各成膜室内に効率的に導入する
手段である。

【００８３】矩形導波管５５０により供給された２．４
５ＧＨｚの連続したマイクロ波電力は、空洞共振構造の
モード変換器５５１により矩形ＴＥ₁₀モードから円形Ｔ
Ｅ₁₁モードへ変換され、マイクロ波波長の１／２と１／
４の厚さのアルミナセラミックスの円板５５２、５５３
を重ねたマイクロ波導入窓５１８、５１９、５２０を通
して、減圧された成膜室内へ投入される。

【００８４】２枚重ねられたアルミナセラミックス製の
円板のうち、モード変換器側の厚さ１／２波長の円板５
５２て成膜室の気密を保持しており、その周囲は水冷さ
れ、大気側からボルテックスクーラー（登録商標）によ
り強制空冷されている。また厚さ１／２波長の円板５５
２の大気側表面には、不図示のアルミナセラミックス製
の円柱形状の小円板が２箇所に張り付けられ、成膜室へ
のマイクロ波電力の投入効率を高める整合を行ってい
る。厚さ１／４波長の円板５５３の成膜室側表面にはシ
リコン膜が堆積されるが、大量の膜が付着したときに
は、この厚さ１／４波長の円板だけを取り外し、エッチ
ング処理、ブラスト処理等によって容易に清掃すること
ができるようになっている。

【００８５】（帯状基板の温度制御機構）図４に示した
マイクロ波プラズマＣＶＤ法による成膜室において、真
空容器４０２内の帯状基板４０１の上面（裏面）側に
は、真空容器４０２の開閉可能な蓋４３１に固定されて
ランプヒーター４３２及び基板温度制御装置４３３、４
３４、４３５が配設され、帯状基板の裏面に面接触し
た、熱容量が小さく接触面積が広い薄板形状の表面温度
測定用の熱電対４３６、４３７、４３８、４３９により
温度を測定しながら帯状基板４０１を裏面から所定の温
度に温度制御する。

【００８６】帯状基板４０１の温度はガスゲート４０３
を通過する際に低下しているが、放電室４０６の前に配
設されたランプヒーター４３２により放電室４０６に帯
状基板が達するまでに成膜に適した所定の温度にまで加
熱され、放電室４０６、４０７、４０８の上に配設され
た基板温度制御装置４３３、４３４、４３５により堆積
膜形成中に一定温度になるように温度調節がなされる。

【００８７】ランプヒーター４３２は帯状基板の幅を均
一に加熱できるだけの長さを有する棒状の赤外線ランプ
を帯状基板の移動方向に対して垂直方向に複数配設した
構造であり、２重構造のリフレクター４４０を備え、ラ
ンプからの放射光を帯状基板側に集めて加熱効率を高め
るとともに、真空容器の蓋４３１が加熱されることを防
止している。さらに、ランプヒーター４３２に電力を供
給する電気配線には、不図示の配線カバーが配設され、
万一、放電室ユニット４０５からプラズマが漏洩して電
気配線に当ってもスパーク、漏電等が発生しないように
している。

【００８８】放電室上の温度制御装置４３３、４３４、
４３５は成膜中の帯状基板の温度を制御するものであ
り、ランプヒーター４３２によって所定の温度に加熱さ
れた帯状基板４０１が、成膜室に導入される原料ガスに
よる冷却や高エネルギープラズマによる加熱によって温
度変化することを抑制し、成膜中の帯状基板の温度を所
定の温度に維持制御している。

【００８９】（帯状基板の支持機構）図４に示したマイ
クロ波プラズマＣＶＤ法による成膜室で、真空容器４０
２内の帯状基板４０１の上面（裏面）側には数カ所に帯
状基板の裏面を回転支持する支持ローラー４４１が設け
られ、真空容器４０２内で帯状基板４０１が直線的に張
られるように裏面から支持している。

【００９０】なお、支持ローラー４４１の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー４４１と帯状基板を密着させるように
している。

【００９１】また、支持ローラー４４１の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板４０１を電気的に接地している。

【００９２】高周波プラズマＣＶＤ法による成膜室 本発明において高周波プラズマＣＶＤ法による成膜室と
は、連続的に移動する帯状基板上に高周波プラズマＣＶ
Ｄ法によりシリコン系非単結晶半導体を連続的に形成す
るための成膜室をいう。

【００９３】本発明において高周波プラズマＣＶＤ法に
よる成膜室は、基本的には帯状基板上の不純物ドープ層
と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層上
に積層するｉ型半導体層を形成用するために配置される
が、望ましくは帯状基板上の不純物ドープ層の成膜室と
マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜
室の間に、さらに高周波プラズマＣＶＤ法によるｉ型半
導体層を形成する成膜室として配置される。

【００９４】光起電力素子の形成において、ｉ型半導体
層をマイクロ波プラズマＣＶＤ法によって形成する場
合、マイクロ波プラズマＣＶＤ法によって形成されるプ
ラズマは高エネルギーであるため、放電条件によっては
ｉ型半導体層の形成開始時にｉ型半導体層の下の不純物
ドープ層が僅かにスパッタエッチングされる可能性があ
る。

【００９５】ｉ型半導体層形成時に不純物ドープ層がス
パッタエッチングされると、ｉ型半導体層中に不純物が
ドープされ、ｉ型半導体層の特性が変化して形成される
光起電力素子の特性にバラツキを生じる。このようなマ
イクロ波プラズマによる不純物ドープ層のスパッタエッ
チングを防ぐために、帯状基板上の不純物ドープ層とマ
イクロ波プラズマＣＶＤ法によるｉ型半導体層との間
に、高周波プラズマＣＶＤ法による低エネルギーのプラ
ズマでｉ型半導体層を形成する成膜室をさらに配置し、
不純物ドープ層の上に高周波プラズマＣＶＤ法によるｉ
型半導体層を薄く形成し、不純物ドープ層がマイクロ波
プラズマに直接さらされないようにすることが望まし
い。

【００９６】また、本発明の装置において高周波プラズ
マＣＶＤ法による成膜室は、一つの成膜室の大きさを一
定以上に大きくしないで帯状基板のより速い移動速度に
対応するため、あるいは一つの層を複数の成膜条件で形
成するために、複数個連結して設けても良い。

【００９７】本発明の装置において高周波プラズマＣＶ
Ｄ法による成膜室に高周波電力を投入する方式として
は、放電電極を用いた容量結合方式、高周波コイルを用
いた誘導結合方式等が挙げられるが、好適には平行平板
電極を用いた容量結合方式が用いられる。

【００９８】本発明の装置において、高周波プラズマＣ
ＶＤ法による成膜室内には、該成膜室内を移動しつつそ
の表面に半導体層を形成される帯状基板を、半導体膜の
形成に適した温度に制御するための温度制御手段を設け
ることが望ましい。

【００９９】なお、半導体膜成膜時に帯状基板の温度を
一定に保つためには、帯状基板がプラズマ形成空間に入
る前に半導体層の形成に適した温度にまで加熱し、プラ
ズマ形成空間においてはその温度が維持されるように温
度制御手段を配設することが好ましい。

【０１００】なお、成膜室内での帯状基板の表面には半
導体層が形成されるため、成膜中の温度制御は裏面側か
ら行うことが好ましい。

【０１０１】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度測定には、移動表面の
温度測定が可能で熱容量が小さく応答速度が速い熱電対
を用いた移動表面温度計あるいは非接触で測定が可能な
放射温度計等の温度測定手段を用いることが好ましい。

【０１０２】図６は本発明の装置における高周波プラズ
マＣＶＤ法による成膜室の好適な一例を示す模式的断面
図である。

【０１０３】（放電室）図６において帯状基板６０１
は、真空容器６０２にガスゲート６０３から入り、図中
左方から右方へ移動して、ガスゲート６０４へ出る。

【０１０４】真空容器６０２の内部には放電室６０５が
設けられ、電気的に接地された帯状基板６０１と放電電
極６０６との間に不図示の高周波電源から高周波電力を
投入することにより、放電室６０５内にプラズマを形成
し、帯状基板の下面（表面）にシリコン系非単結晶半導
体を形成する。放電室６０５には不図示の原料ガス供給
系に接続された原料ガス導入管６０７および不図示の排
気装置に接続された排気管６０８が設けられ、帯状基板
の移動方向と平行なガスの流れを形成する。

【０１０５】原料ガスの流入経路にはブロックヒーター
６０９が設けられ、プラズマ分解前の原料ガスの予熱と
放電室６０５の加熱を行い、吹き出し部付近での原料ガ
スの分解促進と放電室６０５の内壁へのポリシラン粉の
付着量の低減を図る。排気ガスの排出経路には放電室外
部排気口６１０が設けられ、放電室６０５の外部のガス
（ガスゲートから流入したゲートガス、真空容器６０２
内壁からの放出ガス等）が放電室６０５を通ることなく
排気管６０８へ排出されるようにし、堆積膜への不純物
の混入を防止している。

【０１０６】また、放電室６０５の上部の、帯状基板６
０１の入口、出口および幅方向両端部にはプラズマ漏れ
ガード６１１が配設され、放電室６０５内部のプラズマ
の外部への漏洩を阻止している。

【０１０７】（帯状基板の温度制御機構）図６に示した
高周波プラズマＣＶＤ法による成膜室において、真空容
器６０２内の帯状基板６０１の上面（裏面）側には、真
空容器６０２の開閉可能な蓋６１２に固定されてランプ
ヒーター６１３、６１４が配設され、帯状基板の裏面に
面接触した熱電対６１５、６１６により温度をモニター
しながら帯状基板６０１を裏面から所定の温度に加熱す
る。帯状基板６０１の温度はガスゲート６０３を通過す
る際に低下しているが、放電室６０５の前に設けたラン
プヒーター６１３により放電室６０５に帯状基板が達す
るまでに成膜に適した所定の温度にまで加熱され、放電
室６０５の上に設けたランプヒーター６１４により堆積
膜形成中に一定温度になるように温度維持がなされる。

【０１０８】ランプヒーター６１３、６１４は帯状基板
の幅を均一に加熱できるだけの長さを有する棒状の赤外
線ランプを帯状基板の移動方向に対して垂直方向に複数
配設した構造で、放電室６０５の前では密に、放電室６
０５の後ろに行くほど粗になるように間隔を調整してあ
る。また、ランプヒーター６１３、６１４には２重構造
のリフレクター６１７が配設され、ランプからの放射光
を帯状基板に集めて加熱効率を高めるとともに真空容器
の蓋６１２が加熱されることを防止している。さらに、
ランプヒーター６１３、６１４に電力を供給する電気配
線には不図示の配線カバーが配設され、万一、放電室６
０５からプラズマが漏洩しても電気配線からスパーク、
漏電が発生しないようにしている。

【０１０９】（帯状基板の支持機構）図６に示した高周
波プラズマＣＶＤ法による成膜室において、真空容器６
０２内の真空容器６０５の入口と出口近傍には帯状基板
の裏面を回転支持する支持ローラー６１８が設けられ、
真空容器６０２内で帯状基板６０１が直線的に張られ、
放電電極６０６との距離が一定に保たれるよう裏面から
支持している。

【０１１０】なお、支持ローラー６１８の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー６１８と帯状基板６０１を密着させる
ようにしている。

【０１１１】また、支持ローラー６１８の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板６０１を電気的に接地している。

【０１１２】プラズマドーピングによる成膜室 本発明の装置においてプラズマドーピングによる成膜室
とは、連続的に移動する帯状基板上のｉ型半導体層表面
を不純物元素を含有したガスのグロー放電プラズマにさ
らし、プラズマドーピングにより不純物ドーピング層を
連続的に形成するための成膜室（放電処理室）をいう。

【０１１３】なお、本発明においてプラズマドーピング
時の不純物元素を含有したガスには、Ｂ₂ Ｈ₆ 、ＢＦ
₃ 、ＰＨ₃ 等の不純物元素を含有するガスの他に水素や
Ｈｅ等の希釈ガスの他、放電を安定させるために、Ｓｉ
Ｈ₄ 、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 等のＳｉ原子を含有するガ
スを、所望の膜厚の半導体層を堆積によって形成するに
は十分少ない量だけ含んでいてもよい。

【０１１４】本発明のプラズマドーピングは５ｋＨｚ乃
至５００ｋＨｚの周波数で行うことが望ましく、プラズ
マドーピングによる成膜室の構造は、図６に一例を示し
た高周波プラズマＣＶＤ法による成膜室とほぼ同様でよ
いが、放電電極に接続する電源を５ｋＨｚ乃至５００ｋ
Ｈｚの低周波電源とすることが望ましい。

【０１１５】また、本発明において該成膜室は、一つの
成膜室の大きさを一定以上に大きくしないで帯状基板の
より速い移動速度に対応するため、あるいは一つの層を
複数の成膜条件で形成するために、複数個設けても良
い。

【０１１６】本発明の装置において、プラズマドーピン
グによる成膜室内には、該成膜室内を移動しつつその表
面に半導体層を形成される帯状基板を、半導体層の形成
に適した温度に制御するまたは成膜室内を加熱ベーキン
グするための温度制御手段を設けることが望ましい。

【０１１７】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側かせ
行うことが好ましい。

【０１１８】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板を加熱する場合には非接触で加
熱が可能なランプヒーター等の放射によるヒーター手段
を用いることが好ましく、帯状基板の温度測定には、移
動表面の温度測定が可能で熱容量が小さく応答速度が速
い熱電対を用いた移動表面温度計あるいは非接触で測定
が可能な放射温度計等の温度測定手段を用いることが好
ましい。

【０１１９】グロー放電洗浄室 本発明においてグロー放電洗浄室とは、連続的に移動す
る帯状基板上をＡｒ、Ｈｅ等の不活性ガスあるいは水素
ガスのグロー放電プラズマにさらし、帯状基板上に付着
した吸着ガスや水分等を連続的に除去する放電室をい
う。

【０１２０】真空容器内壁や基板表面の吸着ガス等の付
着物を不活性ガスや水素ガスのプラズマによって取り除
くことは、放電洗浄として一般に知られており、真空技
術ハンドブック（金持徹編 日刊工業新聞社１９９０年
発行）等に説明されている。

【０１２１】ロール・ツー・ロール方式において、長尺
の帯状基板は一般的に巻きだし室にコイル状の巻かれて
収納されており、半導体膜の成膜室に連続的に供給され
る。ロール・ツー・ロール方式によるｐｉｎまたはｎｉ
ｐ構造の光起電力素子の形成において、巻き出された帯
状基板は最初に不純物ドープ層の成膜室に供給され、そ
の表面をプラズマにさらされる。

【０１２２】また、帯状基板はコイル状に巻かれて真空
容器に投入されているため、真空に排気しても表面に付
着した吸着ガスや水分は容易には除去されず、巻き出さ
れた直後の帯状基板の表面には、真空容器への投入前に
付着した吸着ガスや水分等が残留している可能性があ
る。

【０１２３】したがって最初の不純物ドープ層成膜時に
は、プラズマによって帯状基板表面に残留した吸着ガス
や水分が放出され、形成される半導体膜中に膜の特性を
低下させる不純物として混入する可能性がある。

【０１２４】本発明のグロー放電洗浄室は、ロール・ツ
ー・ロール方式の半導体積層膜形成装置において、巻き
出された直後の帯状基板が最初の成膜室に供給される前
に、ロール・ツー・ロール方式で連続的に放電洗浄され
るようにしたもので、半導体膜中への不純物の混入を防
ぎ、不純物の混入の少ない高品質の半導体膜が形成しう
るようにしたものである。

【０１２５】本発明において該洗浄室は、一つの洗浄室
の大きさを一定以上に大きくしないで帯状基板のより速
い移動速度に対応するため、あるいは複数の洗浄条件で
洗浄するために、複数個連結して設けても良い。

【０１２６】なお、その構造は図６に一例を示した高周
波プラズマＣＶＤ法による成膜室、あるいは図４に一例
を示したマイクロ波プラズマＣＶＤ法による成膜室と同
様でよいが、構造がより簡単である点において、図６に
一例を示した高周波プラズマＣＶＤ法による成膜室と同
様にすることが望ましい。

【０１２７】水素プラズマ処理室 本発明において水素プラズマ処理室とは、連続的に移動
する帯状基板上のｉ型半導体層表面を水素ガスのグロー
放電プラズマにさらし、半導体表面に連続的に水素プラ
ズマ処理を行なう放電室をいう。

【０１２８】アモルファスシリコン膜は、成膜後に水素
プラズマ処理を行うことによって高品質化することが知
られており、１９９１年応用物理学会学術講演会講演予
稿集１０ｐ−ＰＦ−５ならびに１０ｐ−ＰＦ−１２、１
９９２年応用物理学関係連合講演会講演予稿集２８ｐ−
ＺＶ−９等に開示されている。

【０１２９】本発明者らが、光起電力素子の形成時に、
ｉ型半導体層形成後、不純物ドープ層の形成前にｉ型半
導体層表面にこの水素プラズマ処理を行ったところ、作
成される光起電力素子の開放電圧が水素プラズマ処理を
行わない場合と比較して向上することが確認され、ｉ型
半導体層形成後、不純物ドープ層形成前に水素プラズマ
処理を行うことが、高品質の光起電力素子の形成に効果
的であることが確認された。

【０１３０】本発明の水素プラズマ処理室は、この水素
プラズマ処理をロール・ツー・ロール方式で連続的に行
うことができるようにしたものである。

【０１３１】なお、本発明において該処理室は、一つの
処理室の大きさを一定以上に大きくしないで帯状基板の
より速い移動速度に対応するため、あるいは複数の処理
条件で処理するために、複数個連結して設けても良い。

【０１３２】また、その構造は図６に一例を示した高周
波プラズマＣＶＤ法による成膜室、あるいは図４に一例
を示したマイクロ波プラズマＣＶＤ法による成膜室と同
様でよいが、構造がより簡単である点において、図６に
一例を示した高周波プラズマＣＶＤ法による成膜室と同
様にすることが望ましい。

【０１３３】帯状基板の巻き出し室 本発明において帯状基板の巻き出し室とは、成膜前の帯
状基板を収納し、帯状基板を成膜室へ連続的に送り出す
ための真空容器をいう。

【０１３４】図７（Ａ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。

【０１３５】図７（Ａ）において帯状基板７０１Ａは真
空容器７０２Ａ内のボビン７０３Ａにコイル状に巻かれ
て収納されており、帯状基板の巻き取り室の巻き取り機
構に引かれてボビン７０３Ａから巻き出され、ローラー
７０４Ａにより成膜面（表面）を下にした平面状にさ
れ、ガスゲート７０５Ａで接続された不図示の成膜室へ
と移動、供給される。ボビン７０３Ａには帯状基板７０
１Ａに一定の張力をかける不図示の張力調節機構が接続
され、帯状基板７０１Ａに張力を与えて弛みの発生を防
止している。また、フィルム巻き取りボビン７０６Ａは
不図示の巻き取り機構に接続され、帯状基板の表面と裏
面とが擦れ合って傷付くことを防止するために帯状基板
とともに巻き込まれている、ポリエチレン、ポリエチレ
ンテレフタレート、ポリイミド、ポリアミド等の樹脂性
シート、不織布、紙あるいはこれらにＡｌ等の金属を薄
く蒸着したもの等からなる、薄く柔らかい保護フィルム
７０７Ａを帯状基板の巻き出しにあわせて巻き取る。さ
らに、ローラー７０４Ａには不図示のステアリング機構
が設けられ、真空容器７０２Ａの外部からローラー７０
４Ａの回転軸の方向を僅かに変えて帯状基板の進行方向
を僅かに変化させ、ボビン７０３Ａに巻かれた帯状基板
の幅方向の位置がたとえ不揃いであっても、ガスゲート
７０５Ａに帯状基板を幅方向に対して常に一定の位置に
供給することができるようになっている。

【０１３６】また、真空容器７０２Ａの内部は不図示に
真空排気装置に接続された排気管７０８Ａにより排気さ
れる。

【０１３７】帯状基板の巻き取り室 本発明において帯状基板の巻き取り室とは、半導体積層
膜成膜後の帯状基板を成膜室から連続的に回収し、収納
する真空容器をいう。

【０１３８】図７（Ｂ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。

【０１３９】帯状基板の巻き取り室と帯状基板の巻き出
し室とは、ほとんど同じ装置構成でよいが、ボビン、ロ
ーラー等の回転方向は逆になる。

【０１４０】図７（Ｂ）において半導体積層膜成膜後の
帯状基板７０１Ｂはガスゲート７０５Ｂから真空容器７
０２Ｂ内に入り、ローラー７０４Ｂを経て、不図示の回
転機構に接続されたボビン７０３Ｂに巻き取られる。

【０１４１】また、フィルム巻き取りボビン７０６Ｂ
は、帯状基板の表面と裏面とが擦れ合って傷付くことを
防止するために帯状基板とともに巻き込まれる、ポリエ
チレン、ポリエチレンテレフタレート、ポリイミド、ポ
リアミド等の樹脂性シート、不織布、紙あるいはこれら
にＡｌ等の金属を薄く蒸着したもの等からなる、薄く柔
らかい保護フィルム７０７Ｂをボビン７０３Ｂに供給す
る。さらに、ローラー７０４Ｂには不図示のステアリン
グ機構が設けられ、真空容器７０２Ｂの外部からローラ
ー７０４Ｂの回転軸の方向を僅かに変えて帯状基板の進
行方向を僅かに変化させ、ガスゲート７０５Ｂから入っ
てくる帯状基板の幅方向の位置がたとえ不揃いであって
も、ボビン７０３Ｂに帯状基板７０１Ｂを幅方向に対し
て常に一定の位置に巻き取ることができるようになって
いる。

【０１４２】なお、排気管７０８Ｂは真空容器７０２Ｂ
の内部を真空排気するもので、不図示の真空排気装置に
接続されている。

【０１４３】以下、ステアリング機構について図面を用
いて更に詳しく説明する。

【０１４４】帯状基板の巻き取り室には、帯状基板が移
動中に移動方向に直角方向にズレることを防止するた
め、真空容器の内部に横ズレ検知機構と横ズレ修正の為
のステアリング機構を備えている。

【０１４５】図８は横ズレ検知機構とステアリング機構
の説明のための模式図である。なお、理解を容易にする
ため帯状基板の一部を破断して示してある。

【０１４６】図８において、帯状基板８０１はローラー
８０４によってその移動方向を上方に曲げられる。ま
た、ローラー８０４は軸受８０６を介して回転機構８０
３に接続され、ローラー８０４の回転軸と直交する軸の
周りに回転自在になり、ステアリング機構を構成する。
なお、この回転機構８０３は真空容器の外部に回転軸が
出され、不図示の減速機構を有するサーボモーターに接
続されており、外部から回転角が制御できるようになっ
ている。

【０１４７】図８において、帯状基板８０１が移動方向
８０５の左側にズレた場合のステアリングの機構につい
て説明する。まず、帯状基板の移動開始前に予めローラ
ー８０４の左右に加わる張力が同一で、かつ帯状基板８
０１が巻き取りボビンに整列巻きされるように、巻き取
りボビン、回転機構８０３、軸受８０６の位置を調節す
る。そしてその位置を横ズレ検知機構８０２の横ズレ量
＝０、回転機構の回転角＝０とする。次に帯状基板８０
１を移動させ、左側にズレはじめたら、横ズレ検知機構
８０２で帯状基板８０１の左側方向への横ズレ量を検知
する。さらにこの横ズレ量に応じて、帯状基板の移動方
向８０５に対してローラー８０４の右側が移動方向に、
左側が移動の逆方向に動くように回転機構８０３を僅か
な角度だけ回転させる。この回転に応じ、帯状基板にか
かる張力はローラー８０４の右側で強まり、左側で弱ま
る。その結果、帯状基板８０１は張力の強いローラー８
０４の右側方向へ徐々に戻り、最終的に横ズレ量＝０の
とき回転角＝０となるようにすると、帯状基板は元の位
置に復元する。右側にズレた場合にはローラー８０４を
逆方向に回転させ、帯状基板を左側に戻して、元の位置
に復元する。以上の動作はステアリング機構と横ズレ検
知機構を接続する不図示のフィードバック機構により自
動的に行われ、帯状基板は常に幅方向に対して一定範囲
内に位置制御がなされ、巻き取りボビンに幅方向の位置
が揃った状態で巻き取られる。

【０１４８】ガスゲート 本発明においてガスゲートとは、隣接する成膜室をスリ
ット状の分離通路によって接続し、さらに該分離通路に
例えばＡｒ、Ｈｅ、Ｈ₂等のガスを導入して成膜室に向
かうガスの流れを形成することにより、隣接する成膜室
間で帯状基板を移動させ、原料ガスを分離する成膜室間
の接続手段をいう。

【０１４９】図４、図６、図７は本発明における各種成
膜室とそれらを接続するガスゲートの一例を示す模式的
断面図であり、図４、図６、図７に示したガスゲートは
基本的には全て同じ構造である。

【０１５０】図４においてガスゲート４０３は帯状基板
４０１を通過させ、原料ガスを分離するスリット状の分
離通路４４２を備えている。分離通路４４２のほぼ中央
部の帯状基板の上下には、帯状基板の幅方向に複数のガ
ス導入口を有し、不図示のゲートガス供給系に接続され
たゲートガス導入管４４３、４４４が接続され、帯状基
板４０１の上下から原料ガス分離用のゲートガスを導入
している。また、分離通路４４２において帯状基板４０
１は、その表面が分離通路４４２の下側壁面に接触せず
一定の僅かな間隔を維持するように、その裏面を複数の
支持ローラー４４５によって回転支持されている。

【０１５１】なお、支持ローラー４４５の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー４４５と帯状基板４０１を密着させる
ようにしている。

【０１５２】また、スリット状の分離通路４４２は、帯
状基板が移動時に波打ったり、振動したりして帯状基板
の半導体膜形成面が分離通路の内壁下面に接触して傷つ
くことのないようにするためには、帯状基板の厚さ方向
に広く、帯状基板の移動方向に短いほうがよく、接続す
る成膜室間の原料ガスの混入を防ぐためには帯状基板の
厚さ方向に狭く、帯状基板の移動方向に長いほうがよ
い。したがって、スリット状の分離通路４４２の帯状基
板の幅方向の内寸は帯状基板の幅よりやや広い程度でど
こでもほぼ一定であるが、帯状基板の厚さ方向の内寸は
接続する成膜室の圧力差が大きい程、また不純物ガスの
許容混入量が少ない程狭くしてある。例えば、マイクロ
波ＣＶＤ法によるｉ型半導体層成膜室は内圧が低く、不
純物ガスの許容混入量が少ないため、内圧が比較的高く
不純物ガスを導入する高周波プラズマＣＶＤ法による不
純物ドープ層成膜室との間を接続するガスゲートでは、
分離通路の帯状基板の厚さ方向の内寸は帯状基板がやっ
と通過できる程度にまで狭くしてあり、約０．３〜３ｍ
ｍの範囲に設定されている。一方、圧力差がほとんどな
い帯状基板の巻き出し室や巻き取り室と高周波プラズマ
ＣＶＤ法の成膜室との間を接続するガスゲートでは、分
離通路の帯状基板の厚さ方向の内寸は帯状基板が容易に
移動可能なように比較的広くしてあり、約１ｍｍ〜５ｍ
ｍの範囲に設定されている。

【０１５３】帯状基板 本発明の装置において好適に用いられる帯状基板の材質
としては、半導体層形成時に必要とされる温度において
変形、歪みが少なく、所望の強度を有し、また、導電性
を有するものであることが好ましく、具体的にはステン
レススチール、アルミニウム及びその合金、鉄及びその
合金、銅及びその合金等の金属の薄板及びその複合体、
及びそれらの表面に異種材質の金属薄膜及び／またはＳ
ｉＯ₂ 、Ｓｉ₃ Ｎ₄ 、Ａｌ₂ Ｏ₃ 、ＡｌＮ等の絶縁性薄
膜をスパッタ法、蒸着法、鍍金法等により表面コーティ
ング処理を行ったもの。又、ポリイミド、ポリアミド、
ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂
性シート又はこれらとガラスファイバー、カーボンファ
イバー、ホウ素ファイバー、金属繊維等との複合体の表
面に金属単体または合金、及び透明導電性酸化物（ＴＣ
Ｏ）等を鍍金、蒸着、スパッタ、塗布等の方法で導電性
処理を行ったものが挙げられる。

【０１５４】なお、帯状基板が金属等の導電性のもので
あっても、基板に到達した長波光の反射率の向上、基板
材料と半導体層との相互拡散の防止・密着性の向上、基
板表面の平滑化等の目的で異種の金属層を半導体層形成
側表面に設けても良い。

【０１５５】光反射層として設ける場合、このような金
属層としてはＡｇ、Ａｌ、Ｃｕ、ＡｌＳｉ等の可視光か
ら近赤外で反射率の高い金属が適している。

【０１５６】また、これらの金属層の上には、金属層か
らの半導体層への金属の拡散の防止、光反射率の向上等
の目的で更に透明導電層を設けても良い。

【０１５７】このような透明導電層としてはＺｎＯ、Ｓ
ｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＩＴＯ等の透明導電性酸化物が最
適なものとして挙げられる。

【０１５８】帯状基板の表面性としてはいわゆる平滑面
であっても、微小の凹凸面であってもよい。微小の凹凸
面とする場合、その表面粗さは、形成される半導体層に
凹凸に起因する欠陥を生じず、且ついわゆる光の閉じこ
め効果によって入射光の光路長の増大をもたらす範囲内
であることが好ましい。

【０１５９】また、帯状基板の厚さとしては、移動搬送
時に平面形状が維持される強度を発揮する範囲内であれ
ば、コスト、収納ペース等を考慮して可能な限り薄い方
が望ましい。具体的に、好ましくは０．０１ｍｍ乃至５
ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最適に
は０．０５ｍｍ乃至１ｍｍであることが望ましい。

【０１６０】また、前記帯状部材の幅寸法については、
各成膜室内に形成されるプラズマの均一性が保たれ、且
つ、形成する光起電力素子のモジュール化に適した大き
さであることが好ましく、具体的に好ましくは５ｃｍ乃
至１００ｃｍ、より好ましくは１０ｃｍ乃至８０ｃｍで
あることが望ましい。

【０１６１】更に、前記帯状基板の長さについては、特
に制限されることなく、ロール状に巻き取られる程度の
長さであっても良く、長尺のものを溶接等によって更に
長尺化したものであっても良い。

【０１６２】以上のような帯状基板の本発明の装置への
投入は、円筒状のボビンに塑性変形しない範囲内の直径
でコイル状に巻き付けた形態で行うことが望ましい。

【０１６３】以下、図面を用いて前述の各成膜室によっ
て構成される本発明の装置の例を示すが、本発明はこれ
らの装置例によって何ら限定されるものではない。

【０１６４】装置例１ 図１は本発明の半導体積層膜の連続形成装置の基本的一
例を示す模式的説明図である。図１において、本発明の
半導体膜の連続形成装置は、帯状基板の巻き出し室１０
１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室１０２、マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層成膜室１０３、高周波プラズマＣＶＤ法
によるｉ型半導体層成膜室１０４、プラズマドーピング
によるｐ（またはｎ）型半導体層成膜室１０５、帯状基
板の巻き取り１０６から構成されている。

【０１６５】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。

【０１６６】図１の装置において帯状基板１０８は、帯
状基板の巻き出し室１０１のボビン１０９から巻き出さ
れ、帯状基板の巻き取り室１０６のボビン１１０に巻き
取られるまでに、ガスゲート１０７によって接続された
４個の成膜室を通過しながら移動させられ、その表面に
ｎｉｐ（またはｐｉｎ）構造の非単結晶半導体の積層膜
を連続的に形成される。

【０１６７】帯状基板の巻き出し室１０１から供給され
た帯状基板１０８はガスゲートを介し、先ず高周波プ
ラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成室
１０２に入り、高周波プラズマＣＶＤ法によってｎ（ま
たはｐ）型のシリコン系非単結晶半導体の層を表面に形
成され、次にマイクロ波プラズマＣＶＤ法によるｉ型
半導体層形成室１０３に入り、マイクロ波プラズマＣＶ
Ｄ法によってｉ型のシリコン系非単結晶半導体の層をさ
らに形成、積層され、次に高周波プラズマＣＶＤ法に
よるｉ型半導体層形成室１０４に入り、高周波プラズマ
ＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層
をさらに形成、積層され、次にプラズマドーピングに
よるｐ（またはｎ）型半導体層形成室１０５に入り、プ
ラズマドーピングによってｉ型層の表面にｐ（または
ｎ）型のシリコン系非単結晶半導体の層を形成され、そ
して、最後に帯状基板の巻き取り室１０６に回収され
る。

【０１６８】装置例２ 図２は本発明の半導体積層膜の連続形成装置の他の一例
を示す模式的説明図である。図２において、本発明の半
導体膜の連続形成装置は、帯状基板の巻き出し室２０
１、グロー放電洗浄室２１１、高周波プラズマＣＶＤ法
によるｎ（またはｐ）型半導体層成膜室２０２、高周波
プラズマＣＶＤ法によるｉ型半導体層成膜室２１２、マ
イクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室２
０３、高周波プラズマＣＶＤ法によるｉ型半導体層成膜
室２０４、水素プラズマ処理室２１３、プラズマドーピ
ングによるｐ（またはｎ）型半導体層成膜室２０５、帯
状基板の巻き取り室２０６から構成されている。

【０１６９】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。

【０１７０】また、半導体層の形成を行わないグロー放
電洗浄室２１１、水素プラズマ処理室２１３は他の成膜
室と較べて帯状基板の移動方向に短くなっている。

【０１７１】図２の装置において帯状基板２０８は、帯
状基板の巻き出し室２０１のボビン２０９から巻き出さ
れ、帯状基板の巻き取り室２０６のボビン２１０に巻き
取られるまでに、ガスゲート２０７で接続された７個の
成膜室を通過しながら移動させられ、その表面にｎｉｐ
（またはｐｉｎ）構造の非単結晶半導体の積層膜を連続
的に形成される。

【０１７２】帯状基板の巻き出し室２０１から供給され
た帯状基板２０８はガスゲートを介し、先ずグロー放
電洗浄室２１１に入り、その表面をグロー放電洗浄さ
れ、次に高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層形成室２０２に入り、高周波プラズマＣ
ＶＤ法によってｎ（またはｐ）型のシリコン系非単結晶
半導体の層を表面に形成され、次に高周波プラズマＣ
ＶＤ法によるｉ型半導体層形成室２１２に入り、高周波
プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半
導体の層をさらに形成、積層され、次にマイクロ波プ
ラズマＣＶＤ法によるｉ型半導体層形成室２０３に入
り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコ
ン系非単結晶半導体の層をさらに形成、積層され、次
に高周波プラズマＣＶＤ法によるｉ型半導体層形成室２
０４に入り、高周波プラズマＣＶＤ法によってｉ型のシ
リコン系非単結晶半導体の層をさらに形成、積層され、
次に水素プラズマ処理室２１３に入り、ｉ型層の表面
に水素プラズマ処理が行われ、次にプラズマドーピン
グによるｐ（またはｎ）型半導体層形成室２０５に入
り、プラズマドーピングによってｉ型層の表面にｐ（ま
たはｎ）型のシリコン系非単結晶半導体の層を形成さ
れ、そして、最後に帯状基板の巻き取り室２０６に回収
される。

【０１７３】装置例３ 図２のグロー放電洗浄室２１１とそれを接続するガスゲ
ートを取り除いたものを本発明の装置例として挙げるこ
とができる。

【０１７４】この場合、帯状基板がグロー放電洗浄され
ないだけで、他は装置例２と同様である。

【０１７５】装置例４ 図２の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１２とそれを接続するガスゲートを取り除いたもの
を本発明の装置例として挙げることができる。

【０１７６】この場合、ｎ（またはｐ）型半導体層上に
高周波プラズマＣＶＤ法によるｉ型半導体層が形成され
ないだけで、他は装置例２と同様である。

【０１７７】装置例５ 図２の水素プラズマ処理室２１３とそれを接続するガス
ゲートを取り除いたものを本発明の装置例として挙げる
ことができる。

【０１７８】この場合、ｐ（またはｎ）型半導体層形成
前にｉ型半導体層表面が水素プラズマ処理されないだけ
で、他は装置例２と同様である。

【０１７９】装置例６ 図２のグロー放電洗浄室２１１と、高周波プラズマＣＶ
Ｄ法によるｉ型半導体層形成室２１２とそれを接続する
ガスゲートと、を取り除いたものを本発明の装置例とし
て挙げることができる。

【０１８０】この場合、帯状基板がグロー放電洗浄され
ず、ｎ（またはｐ）型半導体層上に高周波プラズマＣＶ
Ｄ法によるｉ型半導体層が形成されないだけで、他は装
置例２と同様である。

【０１８１】装置例７ 図２のグロー放電洗浄室２１１と、水素プラズマ処理室
２１３とそれを接続するガスゲートと、を取り除いたも
のを本発明の装置例として挙げることができる。

【０１８２】この場合、帯状基板がグロー放電洗浄され
ず、ｐ（またはｎ）型半導体層形成前にｉ型半導体層表
面が水素プラズマ処理されないだけで、他は装置例２と
同様である。

【０１８３】装置例８ 図２の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１２と、水素プラズマ処理室２１３とそれを接続す
るガスゲートと、を取り除いたものとを本発明の装置例
として挙げることができる。

【０１８４】この場合、ｎ（またはｐ）型半導体層上に
高周波プラズマＣＶＤ法によるｉ型半導体層が形成され
ず、ｐ（またはｎ）型半導体層形成前にｉ型半導体層表
面が水素プラズマ処理されないだけで、他は装置例２と
同様である。

【０１８５】以下、本発明の装置を用いて光起電力素子
用の半導体積層膜を連続的に形成する方法の一例を図１
に示した構成の装置を用いて説明する。

【０１８６】帯状基板投入工程 図１に示した本発明の装置を用いて半導体積層膜を形成
するには、先ず帯状基板を装置内に投入して所定の位置
にセットする。

【０１８７】本発明の装置に帯状基板を投入するには、
先ず帯状基板の巻き出し室１０１に帯状基板１０８をコ
イル状に巻き付けたボビン１０９を投入し、その先端を
巻き出してガスゲート１０７と成膜室１０２〜１０５を
通過させ、帯状基板の巻き取り室１０６の空ボビン１１
０まで張り渡し、その先端を固定する。

【０１８８】成膜前の帯状基板を巻き付けたボビン１０
９には、帯状基板１０８と共に帯状基板の表面の傷付き
防止用の保護フィルムを巻き込んでもよく、このような
保護フィルムが巻き込まれている場合、この保護フィル
ムの先端を帯状基板の巻き出し室１０１内の保護フィル
ム巻き取り用のボビン１１１に固定する。

【０１８９】同様に、帯状基板を巻き取るボビン１１０
には帯状基板１０８と共に帯状基板の表面の傷付き防止
用の保護フィルムを巻き込んでもよく、このような保護
フィルムを巻き込む場合、この保護フィルムを帯状基板
の巻き取り室１０６内の保護フィルム巻き出し用ボビン
１１２から巻き出し、その先端を帯状基板を巻き取る空
ボビン１１０に帯状基板１０８に重ねて固定する。

【０１９０】帯状基板およびフィルムを各ボビンに固定
した後、巻き取り用のボビンの軸を固定して停止してお
き、巻き出し用のボビンに張力発生用のトルクを与え、
帯状基板および保護フィルムを弛まずに張る。

【０１９１】予熱、ベーキング工程 帯状基板の投入、セットの後、帯状基板を張られて静止
した状態に保ち、各成膜室の蓋を閉じ、装置内部をロー
タリーポンプ、メカニカルブースターポンプ等の真空ポ
ンプにより排気する。なお、このとき、帯状基板巻き出
し室１０１と巻き取り室１０６に接続された真空ポンプ
によってほぼ均等に排気し、成膜室１０２〜１０５をガ
スゲート１０７を介して排気して、帯状基板の巻き出し
室１０１、巻き取り室１０６から成膜室１０２〜１０５
への吸着ガスの流入と、不純物ドープ層成膜室１０２、
１０５からｉ型半導体層成膜室１０３、１０４への吸着
ガスの流入を防ぐようにすることが望ましい。

【０１９２】各成膜室が１０Ｐａ程度にまで排気された
ら、各成膜室に接続された真空ポンプによって各成膜室
内をさらに排気して１Ｐａ以下にする。

【０１９３】各成膜室の内圧が１Ｐａ以下になったら、
成膜室１０２〜１０５の排気を止め、Ｈ₂ 、Ｈｅ、Ａ
ｒ、Ｎｅ、Ｋｒ、Ｘｅ等のガスを成膜室１０３および／
または成膜室１０４へ導入し、成膜室から帯状基板の巻
き出し室１０１および巻き取り室１０６へのガスの流れ
を形成し、各室１０１〜１０６内を数Ｐａ程度の圧力に
する。

【０１９４】各成膜室の圧力が安定したら、各成膜室を
ランプヒーター、基板温度制御装置、成膜室温度制御装
置、ブロックヒーターによって加熱し、各成膜室の内壁
および帯状基板を１００〜５００℃に予熱、ベーキング
する。

【０１９５】半導体層の形成工程 各成膜室の予熱、ベーキングの後、帯状基板の巻き取り
室１０６の巻き取りボビン１１０の軸を回転させ、帯状
基板１０８を巻き出し室１０１から成膜室１０２、１０
３、１０４、１０５を通過して巻き取り室１０６に一定
速度で連続的に移動させる。帯状基板の搬送速度は、好
ましくは１〜１００ｍｍ／秒、より好ましくは５〜５０
ｍｍ／秒とする。

【０１９６】帯状基板を移動させながら、各成膜室１０
２〜１０５のランプヒーター、基板温度温度制御装置、
成膜室温度制御装置、ブロックヒーターによって、各成
膜室の堆積膜形成空間における帯状基板の温度と各成膜
室内壁面の温度を所定の温度に制御する。

【０１９７】帯状基板の温度が安定したら成膜室からの
Ｈ₂ 、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ等のガスの導入を
止め、各成膜室１０２〜１０５を各成膜室に接続された
真空ポンプによって排気し、原料ガス分離用のＨ₂ 、Ｈ
ｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ等のガスを、ガスボンベか
らマスフローコントローラーを介して各ガスゲート１０
７に導入する。

【０１９８】ガスの流量が安定したら、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３の排気を
ロータリーポンプ、メカニカルブースターポンプ等の低
真空ポンプから、ターボ分子ポンプ、油拡散ポンプ等の
高真空ポンプに切り替える。

【０１９９】次に、各成膜室１０２〜１０５に半導体層
形成用の原料ガスをガスボンベからマスフローコントロ
ーラーを介して所定の流量を導入する。

【０２００】各成膜室の原料ガスの流量が安定したら、
各成膜室の排気能力を排気管に設けた排気量調整バルブ
等によって調整し、各成膜室を所定の圧力に設定する。

【０２０１】原料ガスを導入した場合の各室の好ましい
内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０
３は０．１〜１０Ｐａ、その他は１０〜１０００Ｐａで
ある。なお、不純物ガスの混入を防ぐために、ｉ型半導
体層の成膜室１０４の内圧はｐ型半導体層の成膜室１０
５の内圧より、ｎ型半導体の成膜室１０２の内圧は帯状
基板の巻き出し室１０１の内圧より、ｐ型層の成膜室１
０５の内圧は帯状基板の巻き取り室１０６の内圧より、
それぞれやや高く設定することが望ましい。

【０２０２】各成膜室の圧力が安定したら、各成膜室１
０２〜１０５内にそれぞれマイクロ波電力、高周波電
力、低周波電力、直流電力等の放電電力を投入する。放
電電力の投入によって各成膜室内の原料ガスは電離さ
れ、プラズマを形成する。

【０２０３】以上のように帯状基板を一定速度で移動さ
せながら各成膜室１０２〜１０５内において同時にプラ
ズマを形成することにより、連続的に移動する帯状基板
上にはそれぞれの成膜室内で半導体層が形成され、ｎｉ
ｐ（またはｐｉｎ）構造の半導体積層膜が連続的に形成
される。

【０２０４】この時、各成膜室１０２〜１０５における
各半導体層の形成条件は以下の通りである。

【０２０５】（成膜室１０２における成膜条件）成膜室
１０２においては高周波プラズマＣＶＤ法によってｎ
（またはｐ）型のシリコン系非単結晶半導体層が形成さ
れる。

【０２０６】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としてはＳ
ｉＨ₄、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 、ＳｉＦＨ₃ 、ＳｉＦ₂
Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ₃ Ｈ₈、ＳｉＤ₄ 、ＳｉＨＤ
₃ 、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ₃ Ｄ、Ｓｉ₂ Ｄ₃ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。

【０２０７】具体的にはＧｅ原子を含有するガス化し得
る化合物としてはＧｅＨ₄ 、ＧｅＤ₄ 、ＧｅＦ₄ 、Ｇｅ
ＦＨ₃ 、ＧｅＦ₂ Ｈ₂ 、ＧｅＦ₃ Ｈ、ＧｅＨＤ₃ 、Ｇｅ
Ｈ₂Ｄ₂ 、ＧｅＨ₃ Ｄ等が挙げられる。さらにまた、原
料ガスには光学的バンドギャップを広げる目的でＣ、
Ｏ、Ｎ等の原子を含有するガス化し得る化合物を含んで
いても良い。

【０２０８】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ 、ＣＤ₄ 、Ｃ_nＨ_2n+2（ｎは整
数）、Ｃ_n Ｈ_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₆ Ｈ₆ 、Ｃ
Ｏ₂ 、ＣＯ等が挙げられる。

【０２０９】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ 、ＣＯ、ＣＯ₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ
₃ ＣＨ₂ ＯＨ、ＣＨ₃ ＯＨ等が挙げられる。

【０２１０】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ 、ＮＨ₃ 、ＮＤ₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏが挙
げられる。

【０２１１】また、原料ガス中には形成される非単結晶
半導体層の伝導型をｎ（またはｐ）型に価電子制御する
ために周期律表第Ｖ族（または第ＩＩＩ族）の原子を含
有するガス化し得る化合物を含む。

【０２１２】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ 、Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ Ｉ、ＰＦ₃ 、
ＰＦ₅ 、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₅ 、Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ 、ＡｓＦ₃ 、ＡｓＣｌ₃ 、ＡｓＢｒ₃ 、Ａ
ｓＦ₅ 、ＳｂＦ₃ 、ＳｂＦ₅ 、ＳｂＣｌ₃ 、ＳｂＣｌ
₅ 、ＢｉＨ₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ 、ＰＦ₃ 、ＡｓＨ₃ が適してい
る。

【０２１３】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入に
はＢ₂ Ｈ₅ 、Ｂ₄ Ｈ₁₀、Ｂ₅ Ｈ₉ 、Ｂ₅ Ｈ₁₁、Ｂ₆
Ｈ₁₂、Ｂ₆ Ｈ₁₄等の水素化ホウ素、ＢＦ₃ 、ＢＣｌ₃ 等
のハロゲン化ホウ素を挙げることができる。このほかに
ＡｌＣｌ_３ 、ＧａＣｌ₃ 、ＩｎＣｌ₃ 等も挙げること
ができる。特にＢ₂ Ｈ₅ 、ＢＦ₃ が適している。

【０２１４】また、原料ガスにはＨ₂ 、Ｄ₂ 、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良
い。

【０２１５】該成膜室に投入される放電電力は高周波プ
ラズマを形成するためのものであり、少なくとも高周波
電力を含む。投入される高周波電力は成膜室に導入され
る原料ガスの流量に応じて適宜決定されるが、プラズマ
形成空間に対して０．００１〜１Ｗ／ｃｍ³ の範囲が好
ましく、リップル等の変動が少ない安定した連続発振波
であることが望ましい。高周波電力の周波数としては、
１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨ
ｚの工業用周波数が好適に用いられ、周波数の変動の少
ないものであることが好ましい。

【０２１６】高周波電力とともに直流電力を投入しても
よく、高周波放電電極や放電電極とは別に設けた電極
に、電極側が正になる向きに１０〜２００Ｖの電圧をス
パーク等の異常放電の起こらない範囲内で投入すること
が好ましい。

【０２１７】このような高周波電力を成膜室に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｎ（または
ｐ）型のシリコン系非単結晶半導体層の形成を行なう。

【０２１８】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２１９】（成膜室１０３における成膜条件）成膜室
１０３においてはマイクロ波プラズマＣＶＤ法によって
ｉ型のシリコン系非単結晶半導体層が形成される。

【０２２０】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としてはＳ
ｉＨ₄ 、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 、ＳｉＦＨ₃ 、ＳｉＦ₂
Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ₂ Ｈ₆ 、ＳｉＤ₄ 、ＳｉＨＤ
₃ 、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ₃ Ｄ、Ｓｉ₂ Ｄ₃ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。具体的にＧｅ原子を含有するガス化
し得る化合物としてはＧｅＨ₄ 、ＧｅＤ₄ 、ＧｅＦ₄ 、
ＧｅＦＨ₃ 、ＧｅＦ₂ Ｈ₂ 、ＧｅＦ₃ Ｈ、ＧｅＨＤ₃ 、
ＧｅＨ₂ Ｄ₂ 、ＧｅＨ₃ Ｄ等が挙げられる。さらにま
た、原料ガスには光学的バンドギャップを広げる目的で
Ｃ、Ｏ、Ｎ等の原子を含有するガス化し得る化合物を含
んでいても良い。

【０２２１】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ 、ＣＤ₄ 、Ｃ_nＨ_2n+2（ｎは整
数）、Ｃ_nＨ_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₄ Ｈ₄ 、Ｃ
Ｏ₂ 、ＣＯ等が挙げられる。

【０２２２】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ 、ＣＯ、ＣＯ₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ
₃ ＣＨ₂ ＯＨ、ＣＨ₃ ＯＨ等が挙げられる。

【０２２３】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ 、ＮＨ₃ 、ＮＤ₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ等が
挙げられる。

【０２２４】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族ま
たは第ＩＩＩ族の原子を含有するガス化し得る化合物を
含んでいてもよい。

【０２２５】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ 、Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄Ｉ、ＰＦ₃ 、
ＰＦ₅、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₅ 、Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ 、ＡｓＦ₃ 、ＡｓＣｌ₃ 、ＡｓＢｒ₃ 、Ａ
ｓＦ₅ 、ＳｂＦ₃ 、ＳｂＦ₅ 、ＳｂＣｌ₃ 、ＳｂＣｌ
₅ 、ＢｉＨ₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ 、ＰＦ₃ 、ＡｓＨ₃ が適してい
る。

【０２２６】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
にはＢ₂ Ｈ₆ 、Ｂ₄ Ｈ₁₀、Ｂ₅ Ｈ₉ 、Ｂ₅ Ｈ₁₁、Ｂ₆ Ｈ
₁₂、Ｂ₆ Ｈ₁₄等の水素化ホウ素、ＢＦ₃ 、ＢＣｌ₃ 等の
ハロゲン化ホウ素を挙げることができる。このほかにＡ
ｌＣｌ₃ 、ＧａＣｌ₃ 、ＩｎＣｌ₃ 等も挙げることがで
きる。特にＢ₂ Ｈ₆ 、ＢＦ₃ が適している。

【０２２７】また、原料ガスにはＨ₂ 、Ｄ₂ 、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良
い。

【０２２８】該成膜室に投入される放電電力は前記原料
ガスを電離しマイクロ波プラズマを形成するためのもの
であり、少なくともマイクロ波電力を含む。投入される
マイクロ波電力は成膜室に導入される原料ガスの流量に
応じて適宜決定されるが、プラズマ形成空間に対して
０．０１〜１Ｗ／ｃｍ³ の範囲が好ましく、リップル等
の変動が少ない安定した連続発振波であることが望まし
い。マイクロ波電力の周波数としては、５００Ｍ〜１０
ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用周波
数が好適に用いられ、周波数の変動の少ないものである
ことが好ましい。

【０２２９】さらに、本発明の装置のマイクロ波プラズ
マＣＶＤ法によるｉ型層の成膜室１０３には、マイクロ
波電力とともに高周波電力あるいは直流電力を、マイク
ロ波プラズマ形成空間内にバイアス電極を設けて投入す
ることが望ましい。

【０２３０】高周波電力を投入する場合、その電力は
０．０２〜２Ｗ／ｃｍ³ の範囲が好ましく、周波数とし
ては１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６
ＭＨｚの工業用周波数が好適に用いられる。また、直流
電力を投入する場合、バイアス電極側が正になる向きに
１０〜３００Ｖの電圧をスパーク等の異常放電の起こら
ない範囲内で投入することが好ましい。

【０２３１】このようなマイクロ波電力を成膜室に投入
し、望ましくは同時に高周波あるいは直流電力を投入
し、成膜室内において原料ガスを電離、分解して、帯状
基板上にｉ型のシリコン系非単結晶半導体層の形成を行
なう。

【０２３２】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２３３】（成膜室１０４における成膜条件）成膜室
１０４においては高周波プラズマＣＶＤ法によってｉ型
のシリコン系非単結晶半導体層が形成される。

【０２３４】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としてはＳ
ｉＨ₄ 、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 、ＳｉＦＨ₃ 、ＳｉＦ₂
Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ₃ Ｈ₈ 、ＳｉＤ₄ 、ＳｉＨＤ
₃ 、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ₃ Ｄ、Ｓｉ₂ Ｄ₃ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。

【０２３５】具体的にＧｅ原子を含有するガス化し得る
化合物としてはＧｅＨ₄ 、ＧｅＤ₄、ＧｅＦ₄ 、ＧｅＦ
Ｈ₃ 、ＧｅＦ₂ Ｈ₂ 、ＧｅＦ₃ Ｈ、ＧｅＨＤ₃ 、ＧｅＨ
₂ Ｄ₂ 、ＧｅＨ₃ Ｄ等が挙げられる。さらにまた、原料
ガスには光学的バンドギャップを広げる目的でＣ、Ｏ、
Ｎ等の原子を含有するガス化し得る化合物を含んでいて
も良い。

【０２３６】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ 、ＣＤ₄ 、Ｃ_nＨ_2n+2（ｎは整
数）、Ｃ_nＨ_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₄ Ｈ₄ 、Ｃ
Ｏ₂ 、ＣＯ等が挙げられる。

【０２３７】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ 、ＣＯ、ＣＯ₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ
₃ ＣＨ₂ ＯＨ、ＣＨ₃ ＯＨ等が挙げられる。

【０２３８】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ 、ＮＨ₃ 、ＮＤ₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ等が
挙げられる。

【０２３９】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族ま
たは第ＩＩＩ族の原子を含有するガス化し得る化合物を
含んでいてもよい。

【０２４０】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ 、Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ Ｉ、ＰＦ₃ 、
ＰＦ₅ 、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₅ 、Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ 、ＡｓＦ₃ 、ＡｓＣｌ₃ 、ＡｓＢｒ₃ 、Ａ
ｓＦ₅ 、ＳｂＦ₃ 、ＳｂＦ₅ ，ＳｂＣｌ₃ 、ＳｂＣｌ
₅ 、ＢｉＨ₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ 、ＰＦ₃ 、ＡｓＨ₃ が適してい
る。

【０２４１】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
にはＢ₂ Ｈ₆ 、Ｂ₄ Ｈ₁₀、Ｂ₆ Ｈ₉ 、Ｂ₅ Ｈ₁₁、Ｂ₆ Ｈ
₁₂、Ｂ₆ Ｈ₁₄等の水素化ホウ素、ＢＦ₃ 、ＢＣｌ₃ 等の
ハロゲン化ホウ素を挙げることができる。このほかにＡ
ｌＣｌ₃ 、ＧａＣｌ₃ 、ＩｎＣｌ₃ 等も挙げることがで
きる。特にＢ₂ Ｈ₆ 、ＢＦ₃ が適している。

【０２４２】また、原料ガスにはＨ₂ 、Ｄ₂ 、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良
い。

【０２４３】該成膜室に投入される放電電力は前記原料
ガスを電離し高周波プラズマを形成するためのものであ
り、少なくとも高周波電力を含む。投入される高周波電
力は成膜室に導入される原料ガスの流量に応じて適宜決
定されるが、プラズマ形成空間に対して０．０１〜１Ｗ
／ｃｍ³ の範囲が好ましく、リップル等の変動が少ない
安定した連続発振波であることが望ましい。高周波電力
の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好まし
く、１３．５６ＭＨｚの工業用周波数が好適に用いら
れ、周波数の変動の少ないものであることが好ましい。

【０２４４】高周波電力とともに直流電力を投入しても
よく、高周波放電電極や放電電極とは別に設けた電極
に、電極側が正になる向きに１０〜２００Ｖの電圧をス
パーク等の異常放電の起こらない範囲内で投入すること
が好ましい。

【０２４５】このような高周波電力を成膜室に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｉ型のシリコ
ン系非単結晶半導体層の形成を行なう。

【０２４６】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２４７】（成膜室１０５における成膜条件）成膜室
１０５においてはプラズマドーピングによってｐ（また
はｎ）型のシリコン系非単結晶半導体層が形成される。

【０２４８】該成膜室に導入される原料ガスとしては、
ｉ型の非単結晶半導体層表面近傍をプラズマドーピング
によってｐ（またはｎ）型にするために周期律表第ＩＩ
Ｉ族（または第Ｖ族）の原子を含有するガス化し得る化
合物を含む。

【０２４９】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
にはＢ₂ Ｈ₆ 、Ｂ₄ Ｈ₁₀、Ｂ₅ Ｈ₉ 、Ｂ₅ Ｈ₁₁、Ｂ₆ Ｈ
₁₂、Ｂ₆ Ｈ₁₄等の水素化ホウ素、ＢＦ₃ 、ＢＣｌ₃ 等の
ハロゲン化ホウ素を挙げることができる。このほかにＡ
ｌＣｌ₃ 、ＧａＣｌ₃ 、ＩｎＣｌ₃ 等も挙げることがで
きる。特にＢ₂ Ｈ₆ 、ＢＦ₃ が適している。

【０２５０】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ 、Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ Ｉ、ＰＦ₃ 、
ＰＦ₅ 、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₅ 、Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ 、ＡｓＦ₃ 、ＡｓＣｌ₃ 、ＡｓＢｒ₃ 、Ａ
ｓＦ₅ 、ＳｂＦ₃ 、ＳｂＦ₅ 、ＳｂＣｌ₃ 、ＳｂＣｌ
₅ 、ＢｉＨ₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ 、ＰＦ₃ 、ＡｓＨ₃ が適してい
る。

【０２５１】また、原料ガスにはＨ₂ 、Ｄ₂ 、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良
い。

【０２５２】更に、原料ガスには所望の膜厚の不純物ド
ープ層を堆積によって形成するには十分少ない量のＳｉ
原子を含有するガスおよびＣ、Ｏ、Ｎ等の原子を含有す
るガスを含んでいても良い。

【０２５３】なお、このようなＳｉ原子を含有するガス
としては、ＳｉＨ₄ 、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 、ＳｉＦＨ
₃ 、ＳｉＦ₂ Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ₃ Ｈ₈ 、ＳｉＤ
₄ 、ＳｉＨＤ₃ 、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ₃ Ｄ、Ｓｉ₂ Ｄ
₃ Ｈ₃ 等が挙げられる。また、Ｃ原子を含有するガスと
してはＣＨ₄ 、ＣＤ₄ 、Ｃ_nＨ_2n+2（ｎは整数）、Ｃ_nＨ
_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₆ Ｈ₆ 、ＣＯ₂ 、ＣＯ等
が、Ｏ原子を含有するガスとしてはＯ₂ 、ＣＯ、ＣＯ
₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ₃ ＣＨ₂ ＯＨ、ＣＨ₃
ＯＨ等が、Ｎ原子を含有するガスとしてはＮ₂ 、ＮＨ
₃ 、ＮＤ₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ等が挙げられる。

【０２５４】該成膜室に投入される放電電力は、低周
波、高周波、マイクロ波等前記原料ガスを電離しグロー
放電プラズマを形成するためのものであるが、好ましく
は５ｋ〜５００ｋＨｚの低周波電力である。

【０２５５】投入電力はプラズマ形成空間の体積に対し
て０．０１〜１Ｗ／ｃｍ³ の範囲が好ましく、リップル
等の変動が少ない安定した連続発振波であることが望ま
しい。放電電力とともに直流電力を投入してもよく、放
電電極や放電電極とは別に設けた電極に、電極側が正に
なる向きに１０〜２００Ｖの電圧をスパーク等の異常放
電の起こらない範囲内で投入することが好ましい。

【０２５６】このような放電電力を成膜室に投入し、好
ましくは同時に直流電力を投入し、成膜室内において原
料ガスを電離、分解して、帯状基板上にｐ（またはｎ）
型のシリコン系非単結晶半導体層の形成を行なう。

【０２５７】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２５８】帯状基板を連続的に移動させながら、各成
膜室１０２〜１０５内において同時に上述のような半導
体層の形成を一定時間続け、表面に半導体積層膜を形成
した帯状基板を一定の長さ形成し、巻き取り室１０６内
の巻き取りボビン１１０に連続的に巻き取る。

【０２５９】帯状基板の取り出し工程 表面に半導体積層膜が形成された帯状基板が一定長さ形
成され、巻き取り室のボビンに巻き取られたら、各成膜
室１０２〜１０５への放電電力の投入、原料ガスの供給
および帯状基板の移動、加熱を停止し、各ガスゲートへ
のゲートガスの供給も停止する。各室１０１〜１０６内
を一度各室に接続された真空ポンプによって排気し、成
膜室１０３の排気を高真空ポンプから低真空ポンプに切
り替える。次に各成膜室１０２〜１０５内およびに各成
膜室に原料ガスを供給した原料ガス供給系をＨｅ、Ａｒ
等の不活性ガスによって十分にパージする。

【０２６０】各成膜室および各成膜室に原料ガスを供給
した原料ガス供給系のパージが終了したら、各室１０１
〜１０６の排気を停止し、各室１０１〜１０６内にＨ
ｅ、Ａｒ等の不活性ガスを大気圧よりやや低い圧力に充
填して、各室内および帯状基板を冷却する。

【０２６１】各室内および帯状基板が室温近くまで冷却
されたら、装置内部に乾燥Ｎ₂ 、Ａｒ、Ｈｅ等ガスを導
入して装置を大気圧にし、各ボビンにかかっている駆動
力、トルクを落し、帯状基板の巻き出し室１０１から巻
き取り室１０６までの部分を残して巻き取り室１０６内
で切り、帯状基板の巻き取り室１０６から帯状基板が巻
かれたボビン１１０を取り出す。

【０２６２】なお、本発明の装置において、帯状基板を
装置内に投入するあるいは装置外に取り出すにあたり、
帯状基板の巻き出し室１０１や巻き取り室１０６の内部
は大気にさらされることになるが、一連の成膜室１０２
〜１０５内に大気が流入すると成膜室内壁面に水蒸気や
酸素等の不純物ガスが吸着し、形成される半導体膜の特
性に影響を及ぼす場合がある。したがって、帯状基板の
巻き出し室１０１と成膜室１０２の間および帯状基板の
巻き取り室１０６と成膜室１０５との間に適宜の大気流
入防止手段を設けて、いわゆるロードロック構造として
もよい。この場合、大気流入防止手段としては、成膜室
１０２〜１０５の内部を減圧状態に保つための真空シー
ル手段や、成膜室１０２〜１０５に膜形成に影響を与え
ないＨｅ等の不活性ガスや高純度窒素等のガスを導入し
て大気圧以上に加圧し、巻き出し室１０１や巻き取り室
１０６への清浄なガスの流れを形成して大気の流入を阻
止するガス流による大気流入阻止手段等が挙げられる。

【０２６３】ただし、シール構造を設ける場合、成膜室
１０２〜１０５を真空に保持したまま、成膜室１０２〜
１０５の内部に帯状基板を貫通させることはきわめて困
難なので、帯状基板１０８が成膜室１０２〜１０５を貫
通した状態で真空封止状態が維持できるように、シール
構造としては帯状基板を挟み込んだ形で真空を保持でき
るように設計されたＯリング、ガスケット、ヘリコフレ
ックス、磁性流体等を用いた機械的封止構造とすること
が望ましい。

【０２６４】また、上記の大気流入防止手段はマイクロ
波ＣＶＤ法によるｉ型半導体層成膜室１０３に設けても
よい。マイクロ波プラズマＣＶＤ法によるｉ型半導体層
成膜室１０３では高速成膜が行なわれるため、その内部
には他の成膜室よりも多量の半導体膜が付着する。多量
の膜が付着したまま半導体膜の形成を続けると、マイク
ロ波導入窓のマイクロ波透過率が低下して投入電力が低
下したり、剥れた膜片が半導体膜に付着して欠陥が発生
したりするため、成膜室１０３の内部は定期的に清掃す
る必要がある。その際に他の成膜室に大気が流入して影
響を及ぼすことを防止するためにも、上記の大気流入防
止手段を配設することは有効で、成膜室１０３と他の成
膜室との間にも大気流入防止手段を配設することが望ま
しい。

【０２６５】以上の一連の工程によって、本発明の装置
によって帯状基板上に連続的に半導体積層膜を形成する
ことができる。

【０２６６】

【実施例】以下、本発明を半導体積層膜の連続形成装置
を用いての具体的実施例を示すが、本発明はこれらの実
施例によって何ら限定されるものではない。

【０２６７】（実施例１）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、ｉ型半導体層が非晶
質Ｓｉからなる光起電力素子用のｎｉｐ構造のシリコン
系非単結晶半導体の積層膜を連続的に形成した。

【０２６８】まず、ＳＵＳ４３０ＢＡ製の帯状のステン
レス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍ
ｍ）の表面にスパッタリング法により５００ｎｍのＡｇ
層と約２μｍのＺｎＯ透明導電層とを積層した、微小な
凹凸表面を有する帯状基板をボビン１０９に巻き付けた
状態で帯状基板の巻き出し室１０１にセットし、該帯状
基板を各ガスゲート１０７と成膜室１０２〜１０５とを
貫通させ、帯状基板の巻き取り室１０６まで渡し、弛ま
ない程度に張力をかけた。

【０２６９】なお、帯状基板の巻き取り室１０６には十
分に乾燥したアラミド紙製の保護フィルム（デュポン製
ノーメックス（商品名）、幅１２ｃｍ×長さ２００ｍ×
厚さ０．０５ｍｍ）の巻き付けられたボビン１１２をセ
ットし、帯状基板とともに該保護フィルムが巻き込まれ
るようにした。

【０２７０】帯状基板をセットした後、各室１０１〜１
０６内を不図示のロータリーポンプとメカニカルブース
ターポンプを組み合わせたポンプで一度真空排気し、引
き続き排気しながらＨｅガスを導入して約２００Ｐａの
Ｈｅ雰囲気中で各成膜室内部を約３５０°に加熱ベーキ
ングした。

【０２７１】加熱ベーキングの後、各室１０１〜１０６
を一度真空排気し、引き続き成膜室１０１、１０２、１
０４、１０５、１０６をロータリーポンプとメカニカル
ブースターポンプを組み合わせたポンプで、成膜室１０
３を２台の油拡散ポンプ（バリアン社製ＨＳ−１６）で
排気しながら、各ガスゲート１０７にゲートガスとして
Ｈ₂ を各５００ｓｃｃｍ、各成膜室１０２〜１０５にそ
れぞれの原料ガスを所定流量導入した。そして、各室１
０１〜１０６の排気管に設けたスロットルバルブの開度
を調節することにより、帯状基板の巻き出し室１０１、
巻き取り室１０６の内圧を１２５Ｐａに、成膜室１０
２、１０３、１０４、１０５を内圧をそれぞれ１３０Ｐ
ａ、約１Ｐａ、１３５Ｐａ、１３０Ｐａに設定した。

【０２７２】各室の圧力が安定したところで、帯状基板
の巻き取り室１０６の巻き取りボビン１１０を回転さ
せ、帯状基板１０８を成膜室１０２から１０５に向かう
方向に１００ｃｍ／分の一定速度で連続的に移動させ
た。また、各成膜室１０２〜１０５内に設けた不図示の
温度制御装置により、移動する帯状基板が各成膜室の成
膜空間内で所定の温度になるように温度制御を行なっ
た。

【０２７３】帯状基板の温度が安定したところで、成膜
室１０２、１０４に平行平板電極から１３．５６ＭＨｚ
の高周波電力を、成膜室１０３内部に設けた３個の成膜
室にそれぞれの成膜室の片側の壁面に設けたマイクロ波
導入窓から２．４５ＧＨｚのマイクロ波電力を、成膜室
１０５に平行平板電極から７５ｋＨｚの低周波電力をそ
れぞれ不図示の電源からマッチング装置を介して投入し
た。

【０２７４】なお、成膜室１０３内部に設けた３個の成
膜室にはマイクロ波導入窓前方に帯状基板に平行に配設
した棒状電極から更に１３．５６ＭＨｚの高周波電力を
不図示の電源からマッチング装置を介して投入した。

【０２７５】放電電力の投入により各成膜室１０２〜１
０５内の原料ガスはプラズマ化し、各成膜室内で連続的
に搬送される帯状基板表面に半導体膜の形成が行なわ
れ、帯状基板表面に連続的にｎｉｐ構造の半導体積層膜
が形成された。

【０２７６】各成膜室での半導体層の成膜条件を表１に
示す。

【０２７７】帯状基板の搬送を開始してから連続して１
８０分間移動させ、その間に１７０分間連続して半導体
積層膜の形成を行なった。

【０２７８】約１７０ｍに亘って半導体積層膜を形成し
た後、放電電力の投入と、原料ガスの導入と、帯状基板
および成膜室の加熱とを停止し、成膜室内のパージを行
ない、帯状基板および装置内部を十分冷却してから装置
を開け、ボビン１１０に巻かれた帯状基板を帯状基板の
巻き取り室１０６から装置の外へ取り出した。

【０２７９】更に、取り出した帯状基板を連続モジュー
ル化装置によって連続的に加工し、本発明の装置で形成
した半導体積層膜の上に、透明電極として全面に７０ｎ
ｍのＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）薄膜を形成し、集
電電極として一定間隔に細線状のＡｌ電極を形成し、単
位セルの直列化等のモジュール化を行なうことにより、
３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作
製した。

【０２８０】作製した太陽電池の層構成の模式図を図９
に示す。

【０２８１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．１５と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例１の装置では±２％以内に減少した。

【０２８２】（比較例１−１）装置例１で示した本発明
の装置から高周波プラズマＣＶＤ法によるｉ型半導体層
の成膜室１０４を除き、ｐ型半導体層の成膜室を高周波
プラズマＣＶＤ法による成膜室に変えた構成の装置を用
いて、高周波プラズマＣＶＤ法によるｉ型半導体層の形
成をやめ、ｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成するようにした以外は実施例１と同様にして光
起電力素子用のｎｉｐ構造のシリコン系非単結晶半導体
の積層膜を連続的に形成し、太陽電池モジュールを作製
した。

【０２８３】各成膜室での半導体層の成膜条件を表２に
示す。

【０２８４】なお、ｐ型半導体層の成膜条件は、形成さ
れる半導体層をいわゆる微結晶状態にして導電率と短波
長光の透過率を向上させる目的で、ｎ型半導体層の成膜
室の成膜条件とは異らせた。

【０２８５】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、実施例１で作製した太陽電池モジュールの光電変
換効率の平均値を１．１５とした相対値で１．００と低
かった。また、モジュール間の光電変換効率のバラツキ
も±５％と大きかった。

【０２８６】（比較例１−２）装置例１で示した本発明
の装置のｐ型半導体層の成膜室を高周波プラズマＣＶＤ
法による成膜室に変えた装置を用いて、ｐ型半導体層を
高周波プラズマＣＶＤ法によって形成するようにした以
外は実施例１と同様にして光起電力素子用のｎｉｐ構造
のシリコン系非単結晶半導体の積層膜を連続的に形成
し、太陽電池モジュールを作製した。

【０２８７】各成膜室での半導体層の成膜条件を表３に
示す。

【０２８８】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、実施例１で作製した太陽電池モジュールの光電変
換効率の平均値を１．１５とした相対値で１．０３と低
かった。また、モジュール間の光電変換効率のバラツキ
も±５％と大きかった。

【０２８９】（実施例２）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、ｉ型半導体層を原料
ガス中のＧｅ含有ガスの濃度の異なる３室で形成するよ
うにして、連続的に形成されるｉ型半導体層のＧｅ含有
量が膜厚方向に多少多と変化するようにした以外は実施
例１と同様にして光起電力素子用のｎｉｐ構造のシリコ
ン系単結晶半導体の積層膜を連続的に形成し、太陽電池
モジュールを作製した。

【０２９０】なお、ｉ型半導体層を形成する３室の半導
体層形成領域の帯状基板移動方向に対する長さは、各室
内において帯状基板表面とプラズマとの間に一定の長さ
の遮蔽板（プラズマ漏れガード兼用）を設けることによ
って調節した。

【０２９１】各成膜室での半導体層の成膜条件を表４に
示し、作製した太陽電池の層構成の模式図を図９に示
す。

【０２９２】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｎＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２０と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例２の装置では±２％以内に減少した。

【０２９３】（比較例２−１）装置例１で示した本発明
の装置から、高周波プラズマＣＶＤ法によるｉ型半導体
層の成膜室１０４を除き、ｐ型半導体層の成膜室を高周
波プラズマＣＶＤ法による成膜室に変えた構成の装置を
用い、高周波プラズマＣＶＤ法によるｉ型半導体層の形
成をやめ、ｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成するようにした以外は実施例２と同様にして、
光起電力素子用のｎｉｐ構造のシリコン系非単結晶半導
体の積層膜を連続的に形成し、太陽電池モジュールを作
製した。

【０２９４】各成膜室での半導体層の成膜条件を表５に
示す。

【０２９５】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、実施例２で作製した太陽電池モジュールの光電変
換効率の平均値を１．２０とした相対値で１．００と低
かった。また、モジュール間の光電変換効率のバラツキ
も±５％と大きかった。

【０２９６】（比較例２−２）装置例１で示した本発明
の半導体積層膜の連続形成装置のｐ型半導体層の成膜室
を高周波プラズマＣＶＤ法による成膜室に変えた装置を
用い、ｐ型半導体層を高周波プラズマＣＶＤ法によって
形成するようにした以外は実施例２と同様にして光起電
力素子用のｎｉｐ構造のシリコン系非単結晶半導体の積
層膜を連続的に形成し、太陽電池モジュールを作製し
た。

【０２９７】各成膜室での半導体層の成膜条件を表６に
示す。

【０２９８】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、実施例２で作製した太陽電池モジュールの光電変
換効率の平均値を１．２０とした相対値で１．０５と低
かった。また、モジュール間の光電変換効率のバラツキ
も±５％と大きかった。

【０２９９】（実施例３）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、プラズマドーピング
によるｐ型半導体層の成膜室１０５の放電周波数を７５
ｋＨｚから４００ｋＨｚに変えた以外は実施例２と同様
にして、光起電力素子用のｎｉｐ構造のシリコン系非単
結晶半導体の積層膜を連続的に形成し、太陽電池モジュ
ールを作製した。

【０３００】作製した太陽電池の層構成の模式図を図９
に示す。

【０３０１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２０と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％であったモジュール間の光電変換効率のバラ
ツキは実施例３の装置では、±２％以内に減少した。

【０３０２】（実施例４）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、プラズマドーピング
によるｐ型半導体層の成膜室１０５に導入する原料ガス
中にＳｉＨ₄ ガスを約１０ｎｍの半導体層を堆積によっ
て形成するには十分に少ない量の３ｓｃｃｍだけ加えた
以外は実施例２と同様にして、光起電力素子用のｎｉｐ
構造のシリコン系非単結晶半導体の積層膜を連続的に形
成し、太陽電池モジュールを作製した。

【０３０３】作製した太陽電池の層構成の模式図を図９
に示す。

【０３０４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．１８と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例４の装置では、±２％以内に減少した。

【０３０５】（比較例４）装置例１で示した本発明の装
置のｐ型半導体層の成膜室に導入する原料ガス中に、Ｓ
ｉ原子を含有するＳｉＨ₄ ガスを、約１０ｎｍの半導体
層を堆積によって形成するのに十分な量の３０ｓｃｃｍ
だけ加えて、ｐ型半導体層を低周波プラズマＣＶＤ法に
よって形成するようにした以外は実施例４と同様にし
て、光起電力素子用のｎｉｐ構造のシリコン系非単結晶
半導体の積層膜を連続的に形成し、太陽電池モジュール
を作製した。

【０３０６】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対比較で、０．８
５と低かった。また、モジュール間の光電変換効率のバ
ラツキは±６％と大きかった。

【０３０７】（実施例５）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、成膜室１０２、１０
５で形成する半導体層の伝導型を逆に変えた以外は実施
例２と同様にして、光起電力素子用のｐｉｎ構造のシリ
コン系非単結晶半導体の積層膜を連続的に形成し、太陽
モジュールを作製した。

【０３０８】各成膜室での半導体層の成膜条件を表７に
示し、作製した太陽電池の層構成の模式図を図１０に示
す。

【０３０９】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｐ型半導体層およびｎ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２０と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例５の装置では±２％以内に減少した。

【０３１０】（実施例６）装置例１で示した本発明の半
導体積層膜の連続形成装置を用い、帯状基板としてＳＵ
Ｓ４３０ＢＡにＡｇ層とＺｎＯ層をスパッタリングした
ものから表面を十分に洗浄、脱脂したＳＵＳ４３０ＢＡ
に変えた以外は実施例２と同様にして、光起電力素子用
のｎｉｐ構造のシリコン系非単結晶半導体の積層膜を連
続的に形成し、太陽電池モジュールを作製した。

【０３１１】作製した太陽電池の層構成の模式図を図９
に示す。

【０３１２】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、帯状基板としてＳＵＳ４３０ＢＡを用い、ｉ型半
導体層をマイクロ波プラズマＣＶＤ法のみで形成し、ｎ
型半導体層およびｐ型半導体層を高周波プラズマＣＶＤ
法によって形成するロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．２０と良好な値を示
した。また、上記装置を用いて作製した場合に±５％あ
ったモジュール間の光電変換効率のバラツキは実施例６
の装置では、±２％以内に減少した。

【０３１３】（実施例７）装置例２で示した本発明の半
導体積層膜の連続形成装置を用い、帯状基板表面をグロ
ー放電洗浄され、マイクロ波プラズマＣＶＤ法によるｉ
型半導体層の形成前に高周波プラズマＣＶＤ法によるｉ
型半導体層が形成され、ｐ型半導体層形成前にｉ型半導
体層表面が水素プラズマ処理されるようにした以外は実
施例１とほぼ同様にして光起電力素子用のｎｉｐ構造の
シリコン系非単結晶半導体の積層膜を連続的に形成し、
太陽電池モジュールを作製した。

【０３１４】なお、グロー放電洗浄はＡｒの高周波プラ
ズマで行ない、水素プラズマ処理は高周波プラズマで行
なった。

【０３１５】各成膜室での半導体層の成膜条件および表
面処理条件を表８に示し、作製した太陽電池の層構成の
模式図を図１１に示す。

【０３１６】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．１７と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例７の装置では±１．５％以内に減少した。

【０３１７】（実施例８）装置例２で示した本発明の半
導体積層膜の連続形成装置を用い、帯状基板表面をグロ
ー放電洗浄され、マイクロ波プラズマＣＶＤ法によるｉ
型半導体層の形成前に高周波プラズマＣＶＤ法によるｉ
型半導体層が形成され、ｐ型半導体層形成前にｉ型半導
体層表面が水素プラズマ処理されるようにした以外は実
施例２とほぼ同様にしてｉ型半導体層が非晶質ＳｉＧｅ
からなる光起電力素子用のｎｉｐ構造のシリコン系非単
結晶半導体の積層膜を連続的に形成し、太陽電池モジュ
ールを作製した。

【０３１８】なお、グロー放電洗浄はＨｅの高周波プラ
ズマで行ない、水素プラズマ処理は低周波プラズマで行
なった。

【０３１９】各成膜室での半導体層の成膜条件および表
面処理条件を表９に示し、作製した太陽電池の層構成の
模式図を図１１に示す。

【０３２０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２２と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例８の装置では±１．５％以内に減少した。

【０３２１】（実施例９）装置例２で示した本発明の半
導体積層膜の連続形成装置を用い、帯状基板表面をグロ
ー放電洗浄され、マイクロ波プラズマＣＶＤ法によるｉ
型半導体層の形成前に高周波プラズマＣＶＤ法によるｉ
型半導体層が形成され、ｎ型半導体層形成前にｉ型半導
体表面が水素プラズマ処理されるようにした以外は実施
例５とほぼ同様にしてｉ型半導体層が非晶質ＳｉＧｅか
らなる光起電力素子用のｐｉｎ構造のシリコン系非単結
晶半導体の積層膜を連続的に形成し、太陽電池モジュー
ルを作製した。

【０３２２】なお、グロー放電洗浄はＨｅの高周波プラ
ズマで行ない、水素プラズマ処理は低周波プラズマで行
なった。

【０３２３】各成膜室での半導体層の成膜条件および表
面処理条件を表１０に示し、作製した太陽電池の層構成
の模式図を図１２に示す。

【０３２４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｐ型半導体層およびｎ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２２と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例９の装置では±１．５％以内に減少した。

【０３２５】（実施例１０）装置例２で示した本発明の
半導体積層膜の連続形成装置を用い、ｉ型半導体層に微
量のホウ素がドーピングされるようにした以外は実施例
８とほぼ同様にしてｉ型半導体層が非晶質ＳｉＧｅから
なる光起電力素子用のｎｉｐ構造のシリコン系非単結晶
半導体の積層膜を連続的に形成し、太陽電池モジュール
を作製した。各成膜室での半導体層の成膜条件および表
面処理条件を表１１に示し、作製した太陽電池の層構成
の模式図を図１１に示す。

【０３２６】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２３と
良好な値を示した。また、上記装置を用いて作製した場
合に±５％あったモジュール間の光電変換効率のバラツ
キは実施例１０の装置では±１．５％以内に減少した。

【０３２７】（実施例１１）装置例２で示した構成の本
発明の半導体積層膜の連続形成装置を用い、幅３６ｃｍ
の幅広の帯状基板を使用した以外は実施例８とほぼ同様
にして、ｉ型半導体層が非晶質ＳｉＧｅからなる光起電
力素子用のｎｉｐ構造のシリコン系非単結晶半導体の積
層膜を連続的に形成し、３５ｃｍ×３５ｃｍの太陽電池
モジュールを作製した。

【０３２８】本製造例で用いた装置は、帯状基板の幅方
向に対する寸法のみ実施例１〜１０で用いた装置の３倍
であった。マイクロ波プラズマＣＶＤ法による成膜室２
０３内の３個の成膜室には、それぞれ帯状基板の両側に
マイクロ波投入手段が対向して配設され、計６個のマイ
クロ波投入手段からマイクロ波電力を投入した。なお、
対向して配設されたマイクロ波投入手段の電界方向は互
いに垂直であった。各成膜室での半導体層の成膜条件お
よび表面条件を表１２に示し、作製した太陽電池の層構
成の模式図を図１１に示す。

【０３２９】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行なったところ、その光電変換効率の平均
値は、ｉ型半導体層をマイクロ波プラズマＣＶＤ法のみ
で形成し、ｎ型半導体層およびｐ型半導体層を高周波プ
ラズマＣＶＤ法によって形成するロール・ツー・ロール
方式の装置を用いて作製した太陽電池モジュールの光電
変換効率の平均値を１．００とした相対値で１．２３と
良好な値を示した。また、上記装置を用いて作製した場
合に±６％あったモジュール間の光電変換効率のバラツ
キは実施例１１の装置では±２．０％以内に減少してお
り、大面積にわたって高品質の光起電力素子用の半導体
積層膜が均一性良く形成されたことを確認した。

【０３３０】

【表１】

【０３３１】

【表２】

【０３３２】

【表３】

【０３３３】

【表４】

【０３３４】

【表５】

【０３３５】

【表６】

【０３３６】

【表７】

【０３３７】

【表８】

【０３３８】

【表９】

【０３３９】

【表１０】

【０３４０】

【表１１】

【０３４１】

【表１２】

【０３４２】

【発明の効果】本発明の装置によれば、ロール・ツー・
ロール方式で、マイクロ波プラズマＣＶＤ法によるｉ型
半導体層上に高周波プラズマＣＶＤ法によるｉ型半導体
層を積層した後に、プラズマドーピングを行なって不純
物ドープ層を形成することにより、高品質の光起電力素
子用の半導体積層膜を大面積に特性のバラツキやムラな
く、高速かつ連続的に形成することができる。

【図面の簡単な説明】

【図１】本発明の半導体積層膜の連続形成装置の一例を
示す模式的断面図である。

【図２】本発明の半導体積層膜の連続形成装置の他の一
例を示す模式的断面図である。

【図３】プラズマドーピングにおける放電周波数ｆと形
成された光起電力素子の開放電圧Ｖｏｃの関係を示す図
である。

【図４】本発明の装置におけるマイクロ波プラズマＣＶ
Ｄ法による成膜室の一例を示す模式的断面図である。

【図５】成膜室ユニットの一例を示す模式図である。

【図６】本発明の装置における高周波プラズマＣＶＤ法
による成膜室の一例を示す模式的断面図である。

【図７】図７Ａは本発明の装置における帯状基板の巻き
出し室の一例を示す模式的断面図であり、図７Ｂは帯状
基板の巻き取り室の一例を示す模式的断面図である。

【図８】ステアリング機構の一例を示す模式図である。

【図９】本発明の光起電力素子の一例を示す模式的断面
図である。

【図１０】本発明の別の光起電力素子の一例を示す模式
的断面図である。

【図１１】本発明のさらに別の光起電力素子の一例を示
す模式的断面図である。

【図１２】本発明の別の光起電力素子の一例を示す模式
的断面図である。

【符号の説明】

１０１、２０１、７０２Ａ 帯状基板の巻き出し室 １０２、２０２ 高周波プラズマＣＶＤ法によるｎ（ま
たはｐ）型半導体層の成膜室 １０３、２０３ マイクロ波プラズマＣＶＤ法によるｉ
型半導体層の成膜室 １０４、２０４ 高周波プラズマＣＶＤ法によるｉ型半
導体層の成膜室 １０５、２０５ プラズマドーピングによるｐ（または
ｎ）型半導体層の成膜室 １０６、２０６、７０２Ｂ 帯状基板の巻き取り室 １０７、２０７、４０３、４０４、６０３、６０４、７
０５Ａ、７０５Ｂ ガスゲート １０８、２０８、４０１、５０１、６０１、７０１Ａ、
７０１Ｂ、８０１ 帯状基板 １０９、２０９、７０３Ａ 帯状基板の巻き出しボビン １１０、２１０、７０３Ｂ 帯状基板の巻き取りボビン １１１、７０６Ａ 保護フィルムの巻き取りボビン １１２、７０６Ｂ 保護フィルムの巻き出しボビン ２１１ グロー放電洗浄室 ２１２ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室 ２１３ 水素プラズマ処理室 ４０２、６０２ 真空容器 ４０５、５０５ 放電室ユニット ４０６、４０７、４０８、５０６、５０７、５０８ 成
膜室 ４０９、４１０、４１１、５１１、６０７ 原料ガス導
入管 ４１２、４１３、４１４、５１４ 圧力測定管 ４１５、４１６、４１７、５１５、５１６、５１７ バ
イアス電極 ４１８、４１９、４２０、５１８、５１９、５２０ マ
イクロ波導入窓 ４２１、４２２、４２３、４２４、５２１、５２２、５
２３、５２４ 穴開き仕切板 ４２５、４２６、６０８、７０８Ａ、７０８Ｂ 排気管 ４２７ 荒引き用排気管 ４２８、５２８ 粉受け板 ４２９、５２９、６１１ プラズマ漏れガード ４３０ 成膜室温度制御装置 ４３１、６１２ 蓋 ４３２、６１３、６１４ ランプヒーター ４３３、４３４、４３５ 基板温度制御装置 ４３６、４３７、４３８、４３９、６１５、６１６ 熱
電対 ４４０、６１７ リフレクター ４４１、４４５、６１８ 支持ローラー ４４２ 分離通路 ４４３、４４４ ゲートガス導入管 ５５０ 矩形導波管 ５５１ モード変換器 ５５２、５５３ アルミナセラミックス製円板 ６０５ 放電室 ６０６ 放電電極 ６０９ ブロックヒーター ６１０ 放電室外部排気口 ７０４Ａ、７０４Ｂ、８０４ ローラー ７０７Ａ、７０７Ｂ 保護フィルム ８０２ 横ズレ検知機構 ８０３ 回転機構 ８０５ 帯状基板の移動方向 ８０６ 軸受 ９０１、１００１、１１０１、１２０１ 基板 ９０２、１１０２ 高周波プラズマＣＶＤ法によるｎ型
半導体層 ９０３、１００３、１１０３、１２０３ マイクロ波プ
ラズマＣＶＤ法によるｉ型半導体層 ９０４、１００４、１１０４、１１０８、１２０４、１
２０８ 高周波プラズマＣＶＤ法によるｉ型半導体層 ９０５、１１０５ プラズマドーピングによるｐ型半導
体層 ９０６、１００６、１１０６、１２０６ 透明導電膜 ９０７、１００７、１１０７、１２０７ 集電電極 １００９、１２０９ 高周波プラズマＣＶＤ法によるｐ
型半導体層 １０１０、１２１０ プラズマドーピングによるｎ型半
導体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 保野 篤司 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 田村 秀男 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１導電型を有する第１半導体と、マイ
   クロ波プラズマにより形成された第１ｉ型半導体と、高
   周波プラズマにより形成された第２ｉ型半導体と、第１
   導電型とは反対導電型を有する第２半導体と、を有し、 前記第２半導体がプラズマドーピングによって形成され
   ていることを特徴とする光起電力素子。
2. 【請求項２】 基板上にシリコン系非単結晶半導体の積
   層膜を形成する光起電力素子形成方法において、 高周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体
   層を形成する工程と、 マイクロ波プラズマＣＶＤ法によりｉ型半導体層を形成
   する工程と、 高周波プラズマＣＶＤ法によりｉ型半導体層を形成する
   工程と、 プラズマドーピングによりｐ（またはｎ）型半導体層を
   形成する工程と、を有するシリコン系非単結晶半導体の
   積層膜を形成する光起電力素子形成方法。
3. 【請求項３】 帯状基板上にシリコン系非単結晶半導体
   の積層膜を連続的に形成する光起電力素子形成装置にお
   いて、 少なくとも、 前記帯状基板の巻き出し室と、 高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体
   層成膜室と、 マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室
   と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｐ（またはｎ）型半導体層成
   膜室と、 前記帯状基板の巻き取り室とを、 前記帯状基板を移動させる方向に沿ってこの順に配置
   し、かつ各々をガスゲートを介して接続して、前記各成
   膜室を貫通し連続して移動する前記帯状基板上に、シリ
   コン系非単結晶半導体の積層膜を連続的に形成すること
   を特徴とする光起電力素子形成装置。
4. 【請求項４】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層
   成膜室と、前記マイクロ波ＣＶＤ法によるｉ型半導体層
   成膜室との間に、さらに高周波プラズマＣＶＤ法による
   ｉ型半導体層成膜室をガスゲートを介して配置した請求
   項３に記載の光起電力素子用半導体積層膜の連続形成装
   置。
5. 【請求項５】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、前
   記プラズマドーピングによるｐ（またはｎ）型半導体層
   成膜室との間に、さらに水素プラズマ処理室をガスゲー
   トを介して配置した請求項３及び４に記載の光起電力素
   子用半導体積層膜の連続形成装置。
6. 【請求項６】 前記ガスゲートを介して配置した前記帯
   状部材の巻き出し室と、前記高周波プラズマＣＶＤ法に
   よるｎ（またはｐ）型半導体層成膜室との間に、さらに
   グロー放電洗浄室をガスゲートを介して配置した請求項
   ３乃至５に記載の光起電力素子用半導体積層膜の連続形
   成装置。
7. 【請求項７】 前記プラズマドーピングによるｐ（また
   はｎ）型半導体層成膜室における放電周波数が５ｋＨｚ
   乃至５００ｋＨｚである請求項３乃至６に記載の光起電
   力素子用半導体積層膜の連続形成装置。