JP3222245B2 - 光起電力素子用半導体積層膜の連続形成装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体積層膜の連続形
成装置及び方法に関し、特に、プラズマＣＶＤ法により
帯状基板上に態様電池等の光起電力素子に用いるシリコ
ン系非単結晶半導体の積層膜を連続的に形成する装置及
び方法に関する。

【０００２】

【従来の技術】近年、環境汚染の問題が深刻化してきて
いるが、太陽光を利用する太陽電池による発電方式は、
原子力発電に伴う放射能汚染や火力発電に伴う地球温暖
化等の問題をおこすことがなく。また、太陽光は地球上
いたるところに降り注いでいるためエネルギー源の偏在
が少なく、さらには、複雑な大型の設備を必要とせず比
較的高い発電効率が得られる等、今後の電力需要の増大
に対しても、地球破壊を引き起こすことなく対応できる
クリーンな発電方式として注目を集め、実用化に向けて
様々な研究開発がなされている。

【０００３】ところで、太陽電池を用いる発電方式につ
いては、それを電力需要を賄うものとして確立させるた
めには、使用する太陽電池が、光電変換効率が充分に高
く、特性安定性が優れたものであり、且つ大量生産しう
るものであることが基本的に要求される。

【０００４】因に、一般的な家庭において必要な電力を
全て賄うには、１世帯あたり３ｋＷ程度の出力の太陽電
池が必要とされるが、その太陽電池の光電変換効率が例
えば１０％程度であるとすると、必要な出力を得るため
の前記太陽電池の面積は３０ｍ² 程度となる。そして、
例えば１０万世帯の家庭において必要な電力を供給する
には３，０００，０００ｍ² といった大面積の太陽電池
が必要になる。

【０００５】こうしたことから、容易に入手できるシラ
ン等の気体状の原料ガスを使用し、これをグロー放電分
解して、ガラスや金属シート等の比較的安価な基板上に
アモルファスシリコン等の半導体薄膜を堆積させること
により作製できる太陽電池が、量産性に富み、単結晶シ
リコン等を用いて作製される太陽電池に比較して低コス
トで生産できる可能性があるとして注目され、その生産
方法、生産装置について各種の提案がなされている。

【０００６】因に米国特許４，４００，４０９号明細書
には、ロール・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒ０ｌ
ｌ）方式を採用した連続プラズマＣＶＤ装置が開示され
ている。この装置によれば、複数のグロー放電領域を設
け、所望の幅の十分に長い可撓性の帯状基板を、該基板
が前記各グロー放電領域を順次貫通する経路に沿って配
置し、前記各グロー放電領域において必要とされる導電
型の半導体層を堆積形成しつつ、前記基板をその長手方
向に連続的に搬送せしめることによって、半導体接合を
有する大面積の素子を連続的に形成することができると
されている。こうしたことからこのロール・ツー・ロー
ル方式は大面積の半導体素子の量産に適する方法といえ
よう。

【０００７】一方、マイクロ波を用いたプラズマプロセ
スが最近注目されている。

【０００８】マイクロ波は周波数が高いため従来のラジ
オ周波数の高周波を用いた場合よりもエネルギー密度を
高めることが可能であり、プラズマを効率よく発生さ
せ、維持させることに適している。

【０００９】例えば、特開平３−３０４１９号公報に
は、マイクロ波プラズマＣＶＤ法を用いたロール・ツー
・ロール方式の堆積膜形成方法および装置が開示されて
いるが、マイクロ波によってプラズマを生起させること
により低圧下でも堆積膜の形成が可能になり、原料ガス
を大量に供給しながら高い放電電力を供給して成膜速度
を高めた場合にも、堆積膜の膜特性低下の原因となる活
性種のポリマライゼーションを防ぎ高品質の堆積膜が得
られるばかりでなく、プラズマ中でのポリシラン等の粉
末の発生を抑え、成膜速度の飛躍的向上と原料ガスの利
用効率の向上が図れるとされている。

【００１０】尚、該公報にはｐｉｎ構造の光起電力素子
をロール・ツー・ロール方式で連続形成するために、ｉ
型半導体層をマイクロ波プラズマＣＶＤ法で、ｎ，ｐ型
半導体層を高周波プラズマＣＶＤ法で形成する構成の装
置が開示されている。

【００１１】非単結晶半導体からなる光起電力素子にお
いてはｐｉｎまたはｎｉｐの層構成が一般的に採用され
ているが、このような層構成においてｉ型半導体層は入
射光を吸収するために一定の膜厚を必要とするが、ｎ，
ｐ型半導体層はｉ型半導体層の約１／１０程度のごく薄
い膜厚しか必要としない。そのためロール・ツー・ロー
ル方式において、膜厚の必要なｉ型半導体層を成膜速度
の速いマイクロ波プラズマＣＶＤ法で形成するようにし
た場合にも、ｎ，ｐ型半導体層は成膜速度の比較的遅い
高周波プラズマＣＶＤ法で形成することが可能である。

【００１２】また、成膜速度の極めて速いマイクロ波プ
ラズマＣＶＤ法によって、ごく薄い半導体層を再現性良
く形成するにはかなりの習熟を要し、成膜速度の比較的
遅い高周波プラズマＣＶＤ法による方が、ごく薄い半導
体層をより容易に再現性良く形成することができる。

【００１３】ところで、ロール・ツー・ロール方式にお
いてｉ型半導体層の形成に成膜速度の速いマイクロ波プ
ラズマＣＶＤ法を採用した場合、高周波プラズマＣＶＤ
法を採用した場合と比較して、帯状基板の搬送速度をか
なり高速化することが可能である。そして、帯状基板の
搬送速度を高めた場合には、ｎ，ｐ型半導体層の形成に
あたっては、成膜に必要な時間は一定であるため、成膜
室を帯状基板の搬送方向に搬送速度に比例して長くする
必要がある。しかしながら、高周波プラズマＣＶＤ法に
よっても、薄く均質な非単結晶半導体層を長い成膜室で
大面積に再現性良く形成するには限界があり、どうして
も所定の膜厚より薄すぎたり厚すぎたりする膜厚のバラ
ツキや、導電率等の特性のムラを生じやすい。

【００１４】特に、ｉ型半導体層の光入射側に配置され
るｐ型またはｎ型の不純物ドープ層は、該不純物ドープ
層での光の吸収によるｉ型半導体層への入射光量の減少
を防ぐため、その膜厚を必要最小限に薄くする必要があ
るが、従来の高周波プラズマＣＶＤ法で長い成膜室で大
面積に薄く均質な不純物ドープ層を形成することは難し
く、形成した光起電力素子の特性にバラツキやムラを生
じる原因になっていた。

【００１５】太陽電池等の光起電力素子では、光起電力
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波ＣＶＤ法で、ｎ，ｐ型半導体層を高
周波プラズマＣＶＤ法で形成する半導体積層膜の連続形
成装置では、形成される光起電力素子用の半導体積層膜
の特性にバラツキやムラを生じ易く、問題があった。

【００１６】ｎ，ｐ型の非結晶半導体層を形成する方法
としては他に、イオン注入法が従来から知られている。
イオン注入法によれば不純物イオンを打ち込む強さを加
速電圧によって制御することで、ｎ，ｐ型非単結晶半導
体層の層厚を制御することができるが、不純物イオンを
打ち込むためのイオン注入装置は、一般的に、イオンを
発生させる装置系、イオンをビーム状にして引き出す装
置系、ビームを走査する装置系などからなり構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。

【００１７】一方、超ＬＳＩ等で要求されるきわめて浅
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム、
１９９０年発行）等に報告されている。

【００１８】また、１９８８年第３５回応用物理学関係
連合講演会講演予稿集３０ｐ−Ｍ−６には、ｉ型のアモ
ルファスシリコン膜を不純物ガスの高周波プラズマにさ
らすプラズマドーピングによって、アモルファスシリコ
ン膜に不純物のドーピングが可能であることが開示され
ている。

【００１９】ところが、このようなプラズマドーピング
を太陽電池等の光起電力素子の不純物ドープ層の形成に
適用することについては従来開示されておらず、ｉ型半
導体層をマイクロ波プラズマＣＶＤ法で形成する光起電
力素子の形成において、いかにしてプラズマドーピング
を行えば良好な光起電力素子が形成できるかについて
は、全く未知の状態であった。

【００２０】ところで、アモルファスシリコン太陽電池
には結晶系太陽電池にはない光照射に伴う特性劣化現象
（Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）があり、高
効率化技術や大面積生産技術を基にした低コスト化の達
成とともに、電力用途として実用化するための重要な課
題となっている。

【００２１】この光劣化を機構解明とそれに対する抑制
策に関しては、不純物の低減等の半導体材料の面から、
タンデム型の素子構造の採用等のデバイスの面から、加
熱アニール処理等の特性回復処理の面から数多くの研究
が行われており、なかでもタンデム型の素子構造の採用
は、ｉ型半導体層の膜厚を薄くでき光劣化を抑制するこ
とができるとともに、バンドギャップの異なる太陽電池
セルを積層することにより高効率化も図れるため近年注
目されている。

【００２２】タンデム型の素子構造の中でも３層タンデ
ム型は、２層タンデム型と比較して、入射光スペクトル
のより広い波長範囲を活用可能で高い光電変換効率が得
られるとともに、より高い出力電圧を得られる点で優れ
ている。しかし、ｎｉｐまたはｐｉｎ構造の素子を積層
した３層タンデム型の素子は９層以上の多数の層からな
り、この多層構造からなる半導体積層膜をいかにして再
現性良く、高速かつ連続的に形成できるかが課題となっ
ていた。

【００２３】

【発明が解決しようとする課題】以上のように上述した
従来のロール・ツー・ロール方式による半導体積層膜の
連続形成装置では、膜厚の厚いｉ型半導体層を高速成膜
が可能なマイクロ波プラズマＣＶＤ法によって形成する
ようにしたときに、形成される光起電力素子の特性にバ
ラツキやムラを生じ易いという問題点がある。本発明の
目的は、上述の問題点を解決し、特性の優れた光起電力
素子用の半導体積層膜を大面積に特性のバラツキやムラ
なく、高速かつ連続的に形成しうる装置及び方法を提供
することにある。

【００２４】本発明の他の目的は、光劣化が抑制され、
高い光電変換効率と高い出力電圧が得られる３層タンデ
ム型の光起電力素子用の半導体積層膜を再現性良く、高
速かつ連続的に形成しうる装置及び方法を提供すること
にある。

【００２５】

【課題を解決するための手段】本発明の半導体積層膜の
連続形成装置は、連続して移動する帯状基板上に光起電
力素子用のシリコン系非単結晶半導体の積層膜を連続的
に形成する装置において、少なくとも帯状基板の巻き出
し室と、高周波プラズマＣＶＤ法によるｎ（またはｐ）
型半導体層成膜室と、マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層成膜室と、高周波プラズマＣＶＤ法によ
るｉ型半導体層成膜室と、プラズマドーピングによるｐ
（またはｎ）型半導体層成膜室と、高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型半導体層成膜室と、高周波
プラズマＣＶＤ法によるｉ型半導体層成膜室と、プラズ
マドーピングによるｐ（またはｎ）型半導体層成膜室
と、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室と、高周波プラズマＣＶＤ法によるｉ型半
導体層成膜室と、プラズマドーピングによるｐ（または
ｎ）型半導体層成膜室と、帯状基板の巻き取り室とを、
前記帯状基板を移動させる方向に沿ってこの順に配置
し、かつ各々をガスゲートを介して接続して、前記各成
膜室を貫通し連続して移動する前記帯状基板上に、ｎｉ
ｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の光起電
力素子用のシリコン系非単結晶半導体の積層膜を連続的
に形成するようにする。

【００２６】また本発明の半導体積層膜の連続形成装置
において、望ましくはガスゲートを介して配置する前記
高周波プラズマＣＶＤ法によるｎ（またはｐ）型層成膜
室と、前記マイクロ波ＣＶＤ法によるｉ型層成膜室との
間に、さらに高周波プラズマＣＶＤ法によるｉ型層成膜
室をガスゲートを介して配置する。

【００２７】更に本発明の半導体積層膜の連続形成装置
において、望ましくはガスゲートを介して配置する前記
高周波プラズマＣＶＤ法によるｉ型層成膜室と、前記プ
ラズマドーピングによるｐ（またはｎ）層成膜室との間
の少なくとも一箇所に、さらに水素プラズマ処理室をガ
スゲートを介して配置する。

【００２８】また更に本発明の半導体積層膜の連続形成
装置において、望ましくはガスゲートを介して配置する
前記帯状部材の巻き出し室と、前記高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型層成膜室との間に、さらに
グロー放電洗浄室をガスゲートを介して配置する。

【００２９】加えて本発明の半導体積層膜野連続形成装
置において、望ましくは前記プラズマドーピングによる
ｐ（またはｎ）型層成膜室での放電周波数を５ｋＨｚ乃
至５００ｋＨｚとする。また、本発明の光起電力素子用
半導体積層膜の連続形成方法は、帯状基板上に、高周波
プラズマＣＶＤ法によるｎ型半導体層を形成すること、
マイクロ波プラズマＣＶＤ法によるｉ型半導体層を形成
すること、高周波プラズマＣＶＤ法によるｉ型半導体層
を形成すること、該ｉ型半導体層にプラズマドーピング
を行なってｐ型半導体層を形成すること、高周波プラズ
マＣＶＤ法によるｎ型半導体層を形成すること、高周波
プラズマＣＶＤ法によるｉ型半導体層を形成すること、
該ｉ型半導体層にプラズマドーピングを行なってｐ型半
導体層を形成すること、高周波プラズマＣＶＤ法による
ｎ型半導体層を形成すること、マイクロ波プラズマＣＶ
Ｄ法によるｉ型半導体層を形成すること、高周波プラズ
マＣＶＤ法によるｉ型半導体層を形成すること、該ｉ型
半導体層にプラズマドーピングを行なってｐ型半導体層
を形成すること、を有するとともに、該プラズマドーピ
ングはプラズマ形成空間の体積に対して０.００１〜１
Ｗ／ｃｍ ³ の範囲の投入電力とし、これによって該帯状
基板上にｎｉｐｎｉｐｎｉｐ構造を有するシリコン系非
単結晶半導体の積層膜を連続的に形成するようにする。
また、本発明の光起電力素子用半導体積層膜の連続形成
方法は、帯状基板上に、高周波プラズマＣＶＤ法による
ｐ型半導体層を形成すること、マイクロ波プラズマＣＶ
Ｄ法によるｉ型半導体層を形成すること、高周波プラズ
マＣＶＤ法によるｉ型半導体層を形成すること、該ｉ型
半導体層にプラズマドーピングを行なってｎ型半導体層
を形成すること、高周波プラズマＣＶＤ法によるｐ型半
導体層を形成すること、高周波プラズマＣＶＤ法による
ｉ型半導体層を形成すること、該ｉ型半導体層にプラズ
マドーピングを行なってｎ型半導体層を形成すること、
高周波プラズマＣＶＤ法によるｐ型半導体層を形成する
こと、マイクロ波プラズマＣＶＤ法によるｉ型半導体層
を形成すること、高周波プラズマＣＶＤ法によるｉ型半
導体層を形成すること、該ｉ型半導体層にプラズマドー
ピングを行なってｎ型半導体層を形成すること、を有す
るとともに、該プラズマドーピングはプラズ マ形成空間
の体積に対して０.００１〜１Ｗ／ｃｍ ³ の範囲の投入電
力とし、これによって該帯状基板上にｐｉｎｐｉｎｐｉ
ｎ構造を有するシリコン系非単結晶半導体の積層膜を連
続的に形成するようにする。

【００３０】

【作用】以下、図面を参照しながら本発明を詳細に説明
する。

【００３１】図１は本発明の半導体積層膜の連続形成装
置の基本的な一例を示す模式的説明図である。図１にお
いて、本発明の半導体積層膜の連続形成装置は、基本的
には帯状基板の巻き出し室１０１、高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型半導体層成膜室１０２Ａ、
内部に３個の成膜室を有するマイクロ波プラズマＣＶＤ
法によるｉ型半導体層成膜室１０３、高周波プラズマＣ
ＶＤ法によるｉ型半導体層成膜室１０４Ａ、プラズマド
ーピングによるｐ（またはｎ）型半導体層成膜室１０５
Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室１０２Ｂ、高周波プラズマＣＶＤ法による
ｉ型半導体層成膜室１０４Ｂ、プラズマドーピングによ
るｐ（またはｎ）型半導体層成膜室１０５Ｂ、高周波プ
ラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室
１０２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層
成膜室１０４Ｃ、プラズマドーピングによるｐ（または
ｎ）型半導体層成膜室１０５Ｃ、帯状基板の巻き取り室
１０６から構成されており、各室間はそれぞれガスゲー
ト１０７によって接続されている。

【００３２】本発明の装置において帯状基板１０８は帯
状基板の巻き出し室１０１内のボビン１０９から巻き出
され、帯状基板の巻き取り室１０６内のボビン１１０に
巻き取られるまでにガスゲートで接続された１０個の成
膜室を通過しながら移動させられ、その間に表面にｎｉ
ｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結
晶半導体の積層膜を形成される。

【００３３】本発明は、発明者らの鋭意研究の結果得ら
れた以下の知見に基づき更に検討を重ね完成に至ったも
のである。

【００３４】発明者らは従来、図１に示すロール・ツー
・ロール方式の装置において成膜室１０４Ａを使用せ
ず、従来から公知の構成の装置として使用して、非晶質
シリコン系半導体からなるｎｉｐｎｉｐｎｉｐまたはｐ
ｉｎｐｉｎｐｉｎ構造の３層タンデム型の光起電力素子
を形成していた。

【００３５】尚、光入射面からみて上側の２個の光起電
力素子のｉ型半導体層は高周波プラズマＣＶＤ法で、光
入射面からみて最も下側の光起電力素子のｉ型半導体層
はマイクロ波プラズマＣＶＤ法で、ｎ，ｐ型半導体層は
高周波プラズマＣＶＤ法で形成していた。

【００３６】この従来の装置において、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３での成膜
速度は約８ｎｍ／秒以上で極めて速かった。従って３層
タンデム型光起電力素子の３個のｉ型半導体層のうちで
入射光が最も弱く、上側の素子と同等の出力電流を得る
ために厚い膜厚を必要とする最も下側の光起電力素子の
ｉ型半導体層を高速で形成することができ、半導体積層
膜の高速成膜が可能であった。

【００３７】上側の２個の光起電力素子のｉ型半導体層
は、成膜速度の比較的遅い高周波プラズマＣＶＤ法によ
って形成したが、該ｉ型半導体層の成膜室１０４Ｂ，１
０４Ｃは帯状基板の移動方向に対して十分な長さがあ
り、該ｉ型半導体層の成膜速度が遅いことが半導体積層
膜全体の高速形成を妨げることはなかった。

【００３８】そして、高速成膜が可能になったことによ
り、帯状基板の搬送速度を高速化することができ、帯状
基板の搬送速度を約１００ｃｍ／分まで高速化しても３
層タンデム型光起電力素子用の半導体積層膜を連続的に
形成することができた。

【００３９】また、光起電力素子のｉ型半導体層の光入
射側の不純物ドープ層には、該層での光の吸収を防ぐた
め、アモルファス炭化シリコン等のバンドギャップの広
いシリコン系材料や、短波光の吸収率が低い微結晶シリ
コンが一般に用いられるが、本発明者らはアモルファス
系シリコンよりも約３桁も高い導電率が得られる微結晶
シリコンを光入射側の不純物ドープ層に用いていた。

【００４０】なお、高周波プラズマＣＶＤ法によって不
純物をドープした高導電率の微結晶シリコン層を高速形
成しようとした場合には、以下のような問題があった。

【００４１】すなわち、シリコン原子を含有する原料ガ
スの流量を増して成膜速度を上げようとすると、原料ガ
ス流量に対する高周波電力供給量の比率が低下し、微結
晶膜を形成することができなくなり、形成される膜がア
モルファス化し、導電率が急激に低下して素子特性が低
下するという問題がある。

【００４２】一方、高周波電力を増して成膜速度を上げ
ると、成膜速度や導電率の成膜領域内での分布が大きく
なり、ごく薄い層を成膜領域全体に均一に形成すること
ができなくなり、また微結晶化させるために膨大な高周
波電力が必要となり、きわめて大きな電源が必要になる
とともに均一に電力を投入することが困難になる、さら
に異常放電も起こり易くなるという問題がある。

【００４３】以上のような理由で、高周波プラズマＣＶ
Ｄ法によって高導電率の微結晶シリコンのごく薄い層を
高速で形成するには限界があり、１０ｎｍ程度のごく薄
い層を均一に形成するには、該層を約１０ｎｍ／分以下
の成膜速度で形成する必要があった。

【００４４】したがって、従来のロール・ツー・ロール
方式の装置において、ｉ型半導体層をマイクロ波プラズ
マＣＶＤ法によって形成した場合、ｉ型半導体層の光入
射側の不純物ドープ層を高周波プラズマＣＶＤ法によっ
て形成するには、帯状基板の移動方向にかなり長い成膜
室が必要であった。

【００４５】このような長い成膜室１０５Ａ，１０５
Ｂ，１０５Ｃにおいて、１０ｎｍ程度の極めて薄い不純
物ドープ層を品質かつ均一に形成することは極めて困難
であったが、本発明者らはより良い成膜条件を見い出す
べく、導入するシリコン原料ガスの流量を変化させて、
形成される光起電力素子の特性との対応を調べていた。

【００４６】この時、本発明者らは成膜室１０５Ａ，１
０５Ｂ，１０５Ｃに流すシリコン原料ガスのＳｉＨ₄ の
流量を減少させて、ついには０にまでしたが、それでも
光起電力素子が形成される事を見いだした。すなわち、
シリコン原子の原料ガスを含まないガスのプラズマによ
ってもｉ型半導体層上に不純物ドープ層が形成され、ｎ
ｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の３層
タンデム型光起電力素子が形成されることを見いだした
のである。

【００４７】これは従来の不純物をドープしたシリコン
膜を堆積することによって不純物ドープ層を形成すると
いう考えからは到底思いつかない現象であった。

【００４８】二次イオン質量分析法（ＳＩＭＳ）によっ
て、形成した光起電力素子のシリコン元素および不純物
元素の膜厚方向の分布を分析したが、ＳｉＨ₄ を流さず
にｉ型半導体層表面をプラズマにさらした場合にも、ｉ
型半導体層上に高濃度の不純物ドープ層が約１０ｎｍの
ごく薄い膜厚で形成されていることが確認された。

【００４９】また、同様に二次イオン質量分析法（ＳＩ
ＭＳ）によって、形成された光起電力素子のｉ型半導体
層上の不純物ドープ層の膜厚の場所によるバラツキ、ム
ラ等を分析したが、ＳｉＨ₄ を流さない場合の方が、所
定膜厚の膜の堆積が行われるだけの量のＳｉＨ₄ を流し
た場合よりも不純物ドープ層の膜厚の均一性が高いこと
が確認された。

【００５０】このようにシリコンの原料ガスであるＳｉ
Ｈ₄ を流さずに不純物ドープ層が形成されたのは、不純
物を含んだシリコン非単結晶半導体が堆積されたのでは
なく、Ｂ₂ Ｈ₆ やＰＨ₃ 等の不純物ドーピングガスがプ
ラズマにより電離されて不純物イオンとなり、プラズマ
のエネルギーによってｉ型半導体層の表面近傍のごく薄
い領域に打ち込まれていわゆるプラズマドーピングが行
われたためと考えられる。

【００５１】次に、発明者らはこのような光起電力素子
のｉ型半導体層上にプラズマドーピングを行う時に、放
電電力を一定に保ちつつ放電周波数を１ｋＨｚから１
３．５６ＭＨｚまで変化させ、プラズマドーピング時の
放電周波数と形成される光起電力素子の特性との関係に
ついて調べた。

【００５２】その結果、プラズマドーピングの放電周波
数ｆと形成された光起電力素子の開放電圧Ｖｏｃとの間
には図３に示す関係があり、放電周波数が約５ｋＨｚ以
下および約５００ｋＨｚ以上の場合には形成される光起
電力素子の開放電圧の低下がみられ、約５ｋＨｚから約
５００ｋＨｚの低周波の範囲において開放電圧の高い高
品質の光起電力素子を大面積にバラツキやムラなく形成
できることを見いだした。

【００５３】さらに、発明者らが図１に示す装置におい
て、成膜室１０４Ａを使用してマイクロ波プラズマＣＶ
Ｄ方によるｉ型半導体層上に高周波プラズマＣＶＤ法に
よるｉ型半導体層をごく薄く約３０ｎｍ以下の膜厚だけ
積層し、その上にプラズマドーピングを行ったところ、
マイクロ波プラズマＣＶＤ法によるｉ型半導体層の上に
直接にプラズマドーピングを行った場合よりも光起電力
素子の開放電圧、曲線因子等の特性が向上することを見
いだした。尚、一般に非晶質シリコンからなる光起電力
素子のｉ型半導体層の膜厚を実用範囲内で僅かに厚くし
た場合、短絡電流は微かに増えるものの開放電圧、曲線
因子は向上しないため、本発明者らが見いだしたこの変
化はｉ型半導体層の膜厚の変化によるものではないと考
えられる。

【００５４】本発明は以上の知見に基づき、高品質の光
起電力素子を大面積にバラツキやムラなく高速に形成し
うる装置を実現したものである。

【００５５】すなわち、従来のｉ型半導体層をマイクロ
波プラズマＣＶＤ法で、ｎ，ｐ型半導体層を高周波プラ
ズマＣＶＤ法で形成するロール・ツー・ロール方式の半
導体積層膜の連続形成装置における、ｉ型半導体層上の
不純物ドープ層を大面積に薄く均質に形成することが困
難で、形成される光起電力素子に特性のバラツキやムラ
を生じ易いという問題点を、マイクロ波プラズマＣＶＤ
法によるｉ型半導体層上に高周波プラズマＣＶＤ法によ
るｉ型半導体層をさらに積層した後に、プラズマドーピ
ングによって不純物ドープ層を形成するようにしたこと
により解決し、高品質の３層タンデム型の光起電力素子
を大面積にバラツキやムラなく、高速かつ連続的に形成
しうるようにしたものである。

【００５６】以下、本発明の装置を構成する各成膜室お
よび使用される帯状基板について説明を加える。

【００５７】マイクロ波プラズマＣＶＤ法によるｉ型半
導体層成膜室 本発明の装置においてマイクロ波プラズマＣＶＤ法によ
るｉ型半導体層成膜室とは、連続的に移動する帯状基板
上にマイクロ波プラズマＣＶＤ法により実質的に真性な
シリコン系非単結晶半導体層を連続的に形成するための
成膜室をいう。

【００５８】本発明の装置においてマイクロ波プラズマ
ＣＶＤ法によるｉ型半導体層成膜室は、一つの成膜室の
大きさを一定以上に大きくしないで帯状基板のより速い
移動速度に対応するため、あるいは一つの層を複数の成
膜条件で形成するために、複数個連結して設けても良
い。

【００５９】なお、本発明の装置において、マイクロ波
プラズマＣＶＤ法による成膜室にはプラズマを形成する
ためのマイクロ波電力を投入する必要があるが、マイク
ロ波電力を投入する手段としては、特開平３−３０４１
９号公報に開示されたようなマイクロ波透過性部材から
なるマイクロ波導入窓、特開平３−３０４２０号公報に
開示されたようなマイクロ波漏洩導波管、特開平３−３
０４２１号公報に開示されたようなマイクロ波放射アン
テナ等の手段およびこれらに磁場形成装置を組み合わせ
てＥＣＲ条件にした手段を挙げることができる。

【００６０】以下、マイクロ波透過性部材からなるマイ
クロ波導入窓をマイクロ波電力投入手段として用いる場
合について詳しく説明する。

【００６１】マイクロ波透過性部材はマイクロ波導入窓
の先端部分に設けられ、前記成膜室内の真空雰囲気と前
記マイクロ波導入窓の設置されている外気とを分離し、
その内外間に存在している圧力差に耐え得るような構造
に設計される。具体的には、そのマイクロ波の進行方向
に対する断面形状が好ましくは円形、方形、楕円形の平
板、ベルジャー状、ダブレット状、円錐状とされるのが
望ましい。

【００６２】また、マイクロ波透過性部材のマイクロ波
の進行方向に対する厚さは、ここでのマイクロ波の反射
が最少に抑えられるように、用いる材質の誘電率を考慮
して、設計されるのが望ましく、例えば平板状であるな
らばマイクロ波の波長の１／２波長にほぼ等しくされる
のが好ましい。更に、その材質としては、マイクロ波導
入窓から放射されるマイクロ波エネルギーを最小の損失
で前記成膜室内へ透過させることができ、また、前記成
膜室内への大気の流入が生じない気密性の優れたものが
好ましく、具体的には石英、アルミナ、窒化ケイ素、ベ
リリア、マグネシア、ジルコニア、窒化ホウ素、炭化ケ
イ素等のガラス又はファインセラミックス等が挙げられ
る。

【００６３】また、マイクロ波透過性部材はマイクロ波
エネルギー及び／又はプラズマエネルギーによる加熱に
よって熱劣化（ヒビ割れ、破壊）等を起こすことを防止
するため均一に冷却されることが好ましい。

【００６４】具体的な冷却手段としては、前記マイクロ
波透過性部材の大気側の面に向けて吹きつけられる冷却
空気流であってもよいし、マイクロ波導入窓そのものを
冷却空気、水、オイル、フレオン等の冷却媒体にて冷却
し、マイクロ波導入窓に接する部分を介してマイクロ波
透過性部材を冷却しても良い。マイクロ波透過性部材を
十分に低い温度まで冷却することで、比較的高いパワー
のマイクロ波電力を成膜室内へ導入しても、発生する熱
によってマイクロ波透過性部材にひび割れ等の破壊を生
じさせることなく、高電子密度のプラズマを生起するこ
とができる。

【００６５】また、マイクロ波透過性部材がマイクロ波
プラズマに接している部分には、帯状基板上と同様膜堆
積が起こる。従って、堆積する膜の種類、特性にもよる
が、該堆積膜によってマイクロ波導入窓から放射される
べきマイクロ波電力が吸収又は反射され、前記帯状部材
によって形成される成膜室内へのマイクロ波エネルギー
の投入量が減少し、放電開始直後に比較して著しくその
変化量が増大した場合には、マイクロ波プラズマの維持
そのものが困難になるばかりでなく、形成される堆積膜
の成膜速度の減少や特性等の変化を生じることがある。
このような場合には、マイクロ波透過性部材に堆積され
る膜をドライエッチング、ウェットエッチング、又はブ
ラスト等の機械的方法等により除去すれば初期状態を復
元できる。特に、前記真空状態を維持したまま堆積膜の
除去を行う方法としてはドライエッチングが好適に用い
られる。

【００６６】また、マイクロ波アプリケーター手段ごと
成膜室内の真空状態は保持したまま、いわゆるロードロ
ック方式で成膜室内へ取り出し、マイクロ波透過性部材
上に堆積した膜をウェットエッチング又は機械的除去等
によって剥離して再利用するか、又は、新品と交換して
も良い。

【００６７】更には、マイクロ波透過性部材の成膜室側
の表面に沿って、該マイクロ波透過性部材とほぼ同等の
マイクロ波透過性を有する材質からなるシートを連続的
に送ることによって、該シートの表面上に堆積膜を付
着、形成させ、マイクロ波プラズマ領域外へ排出すると
いった手法を採用することもできる。

【００６８】更にまた、特開平３−１１０７９８号公報
に開示されたように、マイクロ波透過部材の成膜室側
に、マイクロ波電界を垂直に細かく分割する金属或いは
マイクロ波反射部材を配置し、マイクロ波電力は成膜室
内に投入しながらも、その分割部におけるプラズマの発
生を困難なものとし、その結果成膜室内のプラズマとマ
イクロ波導入窓との距離を拡大させてマイクロ波導入窓
上に膜が付着する事を防止するようにしてもよい。

【００６９】マイクロ波導入窓は、マイクロ波電源より
供給されるマイクロ波電力を成膜室内に投入して、成膜
室内に導入される堆積膜形成用原料ガスをプラズマ化し
維持させることができる構造を有するものである。

【００７０】具体的には、マイクロ波伝送用導波管の先
端部分にマイクロ波透過性部材を、気密保持が可能な状
態に取り付けたものが好ましく用いられる。そしてマイ
クロ波導入窓はマイクロ波伝送用導波管と同一規格のも
のであっても良いし、他の規格のものであっても良い。
また、マイクロ波導入窓の中でのマイクロ波の伝送モー
ドは、成膜室内でのマイクロ波電力の伝送を効率良く行
わせしめ、且つマイクロ波プラズマを安定して生起・維
持・制御せしめる上で、単一モードとなるようにマイク
ロ波導入窓の寸法・形状等が設計されるのが望ましい。
但し、複数モードが伝送されるようなものであっても、
使用する原料ガス、圧力、マイクロ波電力等のマイクロ
波プラズマ生起条件を適宜選択することによって使用す
ることもできる。単一モードとなるように設計される場
合の伝送モードとしては、例えばＴＥ₁₀モード、ＴＥ₁₁
モード、ｅＨ₁ モード、ＴＭ₁₁モード、ＴＭ₀₁モード等
を挙げることができるが、好ましくはＴＥ₁₀モード、Ｔ
Ｅ₁₁モード、ｅＨ₁ モードが選択される。そして、マイ
クロ波導入窓には、上述の伝送モ−ドが伝送可能な導波
管が接続され、好ましくは該導波管中の伝送モ−ドと前
記マイクロ波アプリケ−タ−手段中の伝送モ−ドとは一
致させるのが望ましい。導波管の種類としては、使用さ
れるマイクロ波の周波数帯（バンド）及びモードによっ
て適宜選択され、少なくともそのカットオフ周波数は使
用される周波数よりも小さいものであることが好まし
く、具体的にはＪＩＳ、ＥＩＡＪ、ＩＥＣ、ＪＡＮ等の
規格の方形導波管、円形導波管、又は楕円導波管等の
他、２．４５ＧＨｚのマイクロ波用の自社規格として、
方形の断面の内径で幅９６ｍｍ×高さ２７ｍｍのもの等
を挙げることができる。

【００７１】マイクロ波電源より供給されるマイクロ波
電力は、マイクロ波導入窓を介して効率良く成膜室内へ
投入されるため、いわゆるマイクロ波導入窓に起因する
反射波に関する問題は回避しやすく、マイクロ波回路に
おいてはスリースターブチューナー又はＥ−Ｈチューナ
ー等のマイクロ波整合回路を用いなくとも比較的安定し
た放電を維持することが可能であるが、放電開始前や放
電開始後でも異常放電等により強い反射波を生ずるよう
な場合にはマイクロ波電源の保護のために前記マイクロ
波整合回路を設けることが望ましい。

【００７２】本発明の装置において、上述したマイクロ
波をプラズマＣＶＤ方による成膜室にマイクロ波電力を
投入する手段の、マイクロ波の投入方向としては、成膜
室内にプラズマが形成されれば、帯状基板の半導体層形
成面に対して垂直な方向、帯状基板の半導体層形成面に
対して平行で、移動方向に対して垂直な方向、帯状基板
の半導体層形成面に対して平行で、移動方向に対して平
行な方向、等、いかなる方向でもよく、同時に数方向に
投入してもよいが、好ましくは帯状基板の半導体層形成
面に対して平行で、移動方向に対して垂直な方向に投入
する。

【００７３】また、上述したマイクロ波をプラズマＣＶ
Ｄ法による成膜室にマイクロ波電力を投入する手段の配
設数は、成膜室内にプラズマが形成されればいくつでも
よいが、プラズマ形成空間が広い場合には複数個を配設
することが好ましい。なお、マイクロ波電力を帯状基板
の半導体層形成面に対して平行で、移動方向に対して垂
直な方向に投入する場合、帯状基板の幅が比較的狭い場
合には帯状基板の片側からマイクロ波を導入するだけで
ほぼ均一なプラズマが帯状基板上に形成できるが、帯状
基板の幅が広い場合には帯状基板の両側からマイクロ波
を導入するようにすることが好ましい。

【００７４】なお、マイクロ波投入手段が複数個配設さ
れた場合、それらのマイクロ波投入手段にマイクロ波電
力を供給するには、それぞれに電源を設けて供給するよ
うにしても、少数の電源からのマイクロ波電力をパワー
デバイダーによって分割してそれぞれに供給するように
してもよい。

【００７５】本発明の装置のマイクロ波プラズマＣＶＤ
法による成膜室において、複数個のマイクロ波投入手段
を互いに対向させて配設させる場合には、一方のマイク
ロ波投入手段より放射されたマイクロ波電力を、他方の
マイクロ波投入手段が受信し、受信されたマイクロ波電
力が前記他方のマイクロ波投入手段に接続されているマ
イクロ波電源にまで達して、該マイクロ波電源に損傷を
与えたり、マイクロ波の発振に異常を生ぜしめる等の悪
影響を及ぼすことのないように配置する必要がある。

【００７６】具体的には、マイクロ波投入手段の中を進
行するマイクロ波の電界方向同志が互いに平行とならな
いようにマイクロ波投入手段を配設する。すなわち、マ
イクロ波投入手段に接続される導波管の長辺又は長軸を
含む面とが互いに平行とならないように導波管を配設す
る。

【００７７】また、本発明の装置において、マイクロ波
プラズマＣＶＤ法を行う成膜室には連続的に半導体層を
形成するために帯状基板を通過、貫通させる必要がある
が、成膜室内における帯状基板の形状としては、米国特
許４５６６４０３号明細書に開示されたような平面形
状、特開平３−３０４１９号公報に開示されたようなΩ
型形状等を挙げることができる。

【００７８】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内で、堆積膜形成用の原料ガス
は、帯状基板が通過する成膜室内に配設されたその先端
部に単一又は複数のガス放出孔を有するガス導入管よ
り、成膜室内に放出され、投入されるマイクロ波電力に
よりプラズマ化され、マイクロ波プラズマ領域を形成す
る。ガス導入管を構成する材質としてはマイクロ波プラ
ズマ中で損傷を受けることのないものが好適に用いられ
る。具体的にステンレススチール、Ｎｉ、Ｔｉ、Ｗ等耐
熱性金属及びこれらの金属上にアルミナ、窒化ケイ素等
のセラミックスを溶射処理等したものが挙げられる。

【００７９】また、原料ガスの導入は成膜室のいかなる
位置から行ってもよいが、帯状基板上に形成されるプラ
ズマが少なくとも帯状基板の幅方向に均一になるよう
に、帯状基板の幅方向に複数の位置から導入するように
することが望ましい。

【００８０】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室を半導体層の形成に適した圧力
に排気する手段としては真空ポンプが用いられる。マイ
クロ波プラズマＣＶＤ法では高周波プラズマＣＶＤ法よ
りも低い圧力でプラズマの維持が可能で、堆積膜形成時
の圧力を低圧化することにより高品質の堆積膜を高速に
形成することが可能になるため、高周波プラズマＣＶＤ
法による成膜室よりも高真空を得ることができる真空ポ
ンプによって排気することが望ましい。具体的にこの様
な高真空を得るに適した真空ポンプとしては、ターボ分
子ポンプ、油拡散ポンプ、クライオポンプおよびこれら
のポンプにロータリーポンプ、メカニカルブースターポ
ンプ等を組み合わせたポンプ等が挙げられ、好適には、
ターボ分子ポンプまたは油拡散ポンプにロータリーポン
プとメカニカルブースターポンプを組み合わせたポンプ
が用いられる。

【００８１】なお、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）は、大量の原料ガス
および原料ガスの分解ガスを排気するため、成膜室内を
区切って複数のプラズマ空間を形成した時に各プラズマ
空間のガスを相互拡散させずに排気するため、成膜室内
に複数方向の原料ガスの流れを形成するため、あるいは
低真空時の荒引き用の手段と高真空時の排気用の手段を
分けるため、等の目的のために複数設けてもよい。

【００８２】また、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）には、成膜室内に投
入されるマイクロ波電力が成膜室のプラズマ形成空間か
ら外部に漏洩して、プラズマが不安定になったり、外部
の電子機器にノイズをいれたりすることのないように、
マイクロ波の漏洩を防ぎながらガスを通過させる、金属
性のメッシュあるいは金属性の板にマイクロ波が透過し
ない程度に小さな穴を高い開口率で開けたもの等を配設
することが望ましい。

【００８３】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内には、該成膜室内を移動しつ
つその表面に半導体層を形成される帯状基板を、半導体
膜の形成に適した温度に制御するための温度制御手段を
設けることが望ましい。

【００８４】マイクロ波プラズマＣＶＤ法に適した低圧
下ではガスの対流等による基板の冷却効果が少ないた
め、帯状基板は半導体層が形成される過程においてマイ
クロ波による高密度プラズマにさらされることによって
加熱され、所望の温度以上に加熱されてしまうことがあ
る。したがって、帯状基板がプラズマ形成空間に入る前
に半導体層の形成に適した温度にまで加熱し、プラズマ
形成空間においては一定温度が保たれるように、温度制
御手段を配設することが好ましい。例えば、投入される
マイクロ波電力が大きな場合には、プラズマ形成空間の
前にガスゲートを通過して温度の低下した帯状基板を加
熱するためのヒーターを、プラズマ形成空間にプラズマ
によってさらに加熱される帯状基板を一定温度に保つた
めの冷却手段を配設する。

【００８５】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側から
行うことが好ましい。

【００８６】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度制御のための温度測定
手段としては、移動表面の温度測定が可能で熱容量が小
さく応答速度が速い熱電対を用いた移動表面温度計ある
いは非接触で測定が可能な放射温度計等を用いることが
好ましい。

【００８７】図４は本発明の装置におけるマイクロ波プ
ラズマＣＶＤ法による成膜室の好適な一例を示す模式的
断面図である。

【００８８】（放電室ユニット）図４において帯状基板
４０１は、真空容器４０２にガスゲート４０３から入
り、図中左方から右方へ移動して、ガスゲート４０４へ
出る。

【００８９】真空容器４０２の内部には箱状の成膜室ユ
ニット４０５が取り外し可能に設置され、成膜室ユニッ
ト４０５内部を穴開き仕切板４２１，４２２，４２３，
４２４で仕切った成膜室４０６，４０７，４０８の内部
にプラズマを形成することにより、成膜室の上部を移動
する帯状基板４０１の表面（下面）にシリコン系非単結
晶半導体を形成する。

【００９０】ｉ型半導体層を形成するための成膜室が複
数設けられているのは、各成膜室で成膜条件を変えるこ
とにより、膜厚方向にバンドギャップ等の膜の特性が変
化したｉ型半導体層を形成するためであり、たとえば４
０６，４０７，４０８の３つの成膜室で１．７ｅＶ、
１．６ｅＶ、１．５ｅＶのバンドギャップの堆積膜をそ
れぞれ形成すれば、連続的に移動する帯状基板には膜厚
方向に１．７ｅＶ、１．６ｅＶ、１．５ｅＶと変化した
ｉ型半導体層を形成することができる。また、各成膜室
での成膜速度を変える、あるいは移動可能に設けられた
各成膜室間を仕切る穴開き仕切板４２２，４２３の位置
を帯状基板の移動方向に移動させることによって、各成
膜室で形成される堆積膜の膜厚を変え、膜厚方向の特性
のプロファイルを変えることができる。

【００９１】さらに、穴開き仕切板４２２，４２３の開
口率を変えることによっても膜厚方向の特性のプロファ
イルを変えることも可能である。仕切板の開口率を低く
することにより、各成膜室の原料ガスの相互混入を抑制
し、成膜室によって原料ガスの組成が非連続的に変化す
るようにして、形成される膜の特性を膜厚方向に非連続
的に変化させることができる。また、仕切板の開口率を
高くすることにより、各成膜室の原料ガスを仕切板近傍
で相互に混入させ、成膜室の原料ガスの組成が連続的に
変化するようにして、形成される膜の特性を膜厚方向に
連続的に変化させることができる。

【００９２】各成膜室４０６，４０７，４０８の底壁面
には数カ所に穴が開けられ、不図示の原料ガス供給系に
接続された原料ガス導入管４０９，４１０，４１１と、
圧力計に接続された圧力測定管４１２，４１３，４１４
と、同軸構造により不図示のバイアス電源に接続された
バイアス電極４１５，４１６，４１７とが導入され、各
成膜室への原料ガスの導入と圧力の測定と直流または高
周波のバイアス電力の投入が行なわれる。

【００９３】また、各成膜室の側壁面には、成膜室ユニ
ットの側壁に接して配置され、不図示のマイクロ波電源
に接続されたマイクロ波導入窓４１８，４１９，４２０
に対応した開口部が設けられ、各成膜室へのマイクロ波
電力の投入が行われる。

【００９４】なお、原料ガス導入管４０９，４１０，４
１１は帯状基板の幅方向に複数のノズルを備えており、
帯状基板の幅方向にほぼ均等に原料ガスを導入できるよ
うになっており、バイアス電極４１５，４１６，４１７
は真空容器内の同軸構造部分に接続部を備え、成膜室内
部でマイクロ波導入窓の中央前方で帯状基板の幅方向に
長くなっており、ＳＵＳ、Ｎｉ等の金属からなるＴ字型
の電極部と、真空容器の壁面の電流導入端子に接続され
た導線部とに分離可能になっている。

【００９５】また、各成膜室は金属製の穴開き仕切板４
２１，４２２，４２３，４２４によって仕切られてお
り、各成膜室内のガスは各穴開き仕切板のほぼ全面に開
けられた小穴を通って成膜室ユニッット４０５外へ排気
され、ガスゲート４０３，４０４から流入するゲートガ
スとともに、ゲートバルブを介して不図示の高真空ポン
プに接続された排気管４２５，４２６からそれぞれ真空
容器４０２外へ排気される。

【００９６】なお、真空容器４０２には排気管４２５，
４２６の他に低真空ポンプに接続された荒引き用の排気
管４２７が設けられている。

【００９７】金属製の穴開き仕切板４２１，４２２，４
２３，４２４の穴は各成膜室に導入されるマイクロ波が
透過しない程度に小さく、かつガスが充分に通過可能な
程度に大きくほぼ全面に開けられており、穴開き仕切板
４２１，４２４の外側には粉受け板４２８が設けられ、
万一、成膜室内で発生したシリコンの粉や膜が穴開き仕
切板の穴から成膜室外に出てもここで捕捉され、排気管
４２５，４２６へ落下しないようになっている。

【００９８】さらに、成膜室ユニット４０５の帯状基板
４０１の入口、出口および幅方向両端部にはプラズマ漏
れガード４２９が配設され、成膜室内のプラズマの外部
への漏洩を防止している。なお、帯状基板４０１の入口
と出口に設けたプラズマ漏れガード４２９の成膜室４０
６，４０８の上部に設けられた部分の長さを帯状基板の
移動方向に調節することにより、各成膜室４０６，４０
８で形成される半導体膜の膜厚を調整することができ
る。

【００９９】また、成膜室ユニット４０５は成膜室温度
制御装置４３０の上に乗る形に設置され、加熱、冷却に
よる温度制御がなされるようになっている。成膜室温度
制御装置４３０によって、成膜室ユニット４０５を成膜
前には加熱してベーキングを行うことが、成膜中には冷
却または加熱してプラズマによる成膜室の壁面温度を変
化を抑制、制御することができる。

【０１００】図５は図４の成膜室ユニットを斜め上方か
ら見た模式図を示している。

【０１０１】図５において、内部構造を見やすくするた
めに帯状基板および成膜室ユニットの壁の一部を切り取
り、マイクロ波導入窓は本来の位置から少しずらして示
してあり、図中の５０１〜５２９は図４の４０１〜４２
９に対応しており、同一のものを示している。

【０１０２】図４，５から分かる通り、成膜室ユニット
は帯状基板を通さない時には、真空容器の上蓋４３１を
開き、バイアス電極の成膜室内の電極部を外せば真空容
器から上方に取り外し可能で、内壁にシリコン膜が大量
に付着した時には、真空容器から取り外してエッチング
処理、ブラスト処理等の化学的、物理的手段によって容
易に清掃することができるようになっている。

【０１０３】（マイクロ波導入窓）図４，５に示したマ
イクロ波プラズマＣＶＤ法による成膜室において、成膜
室にマイクロ波を投入するマイクロ波導入窓は、図５に
示すように不図示のマイクロ波電源から、アイソレータ
ー、パワーモニター、整合器等を経て導波管により供給
されたマイクロ波電力を各成膜室内に効率的に導入する
手段である。

【０１０４】矩形導波管５５０により供給された２．４
５ＧＨｚの連続したマイクロ波電力は、空洞共振構造の
モード変換器５５１により矩形ＴＥ₁₀モードから円形Ｔ
Ｅ₁₁モードへ変換され、マイクロ波波長の１／２と１／
４の厚さのアルミナセラミックスの円板５５２，５５３
を重ねたマイクロ波導入窓５１８，５１９，５２０を通
して減圧された成膜室内へ投入される。

【０１０５】２枚重ねられたアルミナセラミックス製の
円板のうち、モード変換器側の厚さ１／２波長の円板５
５２で成膜室の気密を保持しており、その周囲は水冷さ
れ、大気側からボルテックスクーラー（登録商標）によ
り強制空冷されている。また厚さ１／２波長の円板５５
２の大気側表面には、不図示のアルミナセラミックス製
の硬貨状の小円板が２箇所に張り付けられ、成膜室への
マイクロ波電力の投入効率を高める整合を行っている。
厚さ１／４波長の円板５５３の成膜室側表面にはシリコ
ン膜が堆積されるが、大量の膜が付着したときには、こ
の厚さ１／４波長の円板だけを取り外し、エッチング処
理、ブラスト処理等によって容易に清掃することできる
ようになっている。

【０１０６】（帯状基板の温度制御機構）図４に示した
マイクロ波プラズマＣＶＤ法による成膜室において、真
空容器４０２内の帯状基板４０１の上面（裏面）側に
は、真空容器４０２の開閉可能な蓋４３１に固定されて
ランプヒーター４３２及び基板温度制御装置４３３，４
３４，４３５が配設され、帯状基板の裏面に面接触し
た、熱容量が小さく接触面積が広い薄板形状の表面温度
測定用の熱電対４３６，４３７，４３８，４３９により
温度を測定しながら帯状基板４０１を裏面から所定の温
度に温度制御する。

【０１０７】帯状基板４０１の温度はガスゲート４０３
を通過する際に低下しているが、放電室４０６の前に配
設されたランプヒーター４３２により放電室４０６に帯
状基板が達するまでに成膜に適した所定の温度にまで加
熱され、放電室４０６，４０７，４０８の上に配設され
た基板温度制御装置４３３，４３４，４３５により堆積
膜形成中に一定温度になるように温度調節がなされる。

【０１０８】ランプヒーター４３２は帯状基板の幅を均
一に加熱できるだけの長さを有する棒状の赤外線ランプ
を帯状基板の移動方向に対して垂直方向に複数配設した
構造であり、２重構造のリフレクター４４０を備え、ラ
ンプからの放射光を帯状基板側に集めて加熱効率を高め
るとともに、真空容器の蓋４３１が加熱されることを防
止している。さらに、ランプヒーター４３２に電力を供
給する電気配線には、不図示の配線カバーが配設され、
万一、放電室ユニット４０５からプラズマが漏洩して電
気配線に当ってもスパーク、漏電等が発生しないように
している。

【０１０９】放電室上の温度制御装置４３３，４３４，
４３５は成膜中の帯状基板の温度を制御するものであ
り、ランプヒーター４３２によって所定の温度に加熱さ
れた帯状基板４０１が、成膜室に導入される原料ガスに
よる冷却や高エネルギープラズマによる加熱によって温
度変化することを抑制し、成膜中の帯状基板の温度を所
定の温度に維持制御している。

【０１１０】（帯状基板の支持機構）図４に示したマイ
クロ波プラズマＣＶＤ法による成膜室で、真空容器４０
２内の帯状基板４０１の上面（裏面）側には数カ所に帯
状基板の裏面を回転支持する支持ローラー４４１が設け
られ、真空容器４０２内で帯状基板４０１が直線的に張
られるように裏面から支持している。

【０１１１】なお、支持ローラー４４１の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー４４１と帯状基板を密着させるように
している。

【０１１２】また、支持ローラー４４１の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板４０１を電気的に接地している。

【０１１３】高周波プラズマＣＶＤ法による成膜室 本発明において高周波プラズマＣＶＤ法による成膜室と
は、連続的に移動する帯状基板上に高周波プラズマＣＶ
Ｄ法によりシリコン系非単結晶半導体を連続的に形成す
るための成膜室をいう。

【０１１４】本発明において高周波プラズマＣＶＤ法に
よる成膜室は、基本的には帯状基板上の不純物ドープ層
と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層上
に積層するｉ型半導体層を形成用するために配置される
が、望ましくは帯状基板上の不純物ドープ層の成膜室と
マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜
室の間に、さらに高周波プラズマＣＶＤ法によるｉ型半
導体層を形成する成膜室として配置される。

【０１１５】光起電力素子の形成において、ｉ型半導体
層をマイクロ波プラズマＣＶＤ法によって形成する場
合、マイクロ波プラズマＣＶＤ法によって形成されるプ
ラズマは高エネルギーであるため、放電条件によっては
ｉ型半導体層の形成開始時にｉ型半導体層の下の不純物
ドープ層が僅かにスパッタエッチングされる可能性があ
る。

【０１１６】ｉ型半導体層形成時に不純物ドープ層がス
パッタエッチングされると、ｉ型半導体層中に不純物が
ドープされ、ｉ型半導体層の特性が変化して形成される
光起電力素子の特性にバラツキを生じる。このようなマ
イクロ波プラズマによる不純物ドープ層のスパッタエッ
チングを防ぐために、帯状基板上の不純物ドープ層とマ
イクロ波プラズマＣＶＤ法によるｉ型半導体層との間
に、高周波プラズマＣＶＤ法による低エネルギーのプラ
ズマでｉ型半導体層を形成する成膜室をさらに配置し、
不純物ドープ層の上に高周波プラズマＣＶＤ法によるｉ
型半導体層を薄く形成し、不純物ドープ層がマイクロ波
プラズマに直接さらされないようにすることが望まし
い。

【０１１７】また、本発明の装置において高周波プラズ
マＣＶＤ法による成膜室は、一つの成膜室の大きさを一
定以上に大きくしないで帯状基板のより速い移動速度に
対応するため、あるいは一つの層を複数の成膜条件で形
成するために、複数個連結して設けても良い。

【０１１８】本発明の装置において高周波プラズマＣＶ
Ｄ法による成膜室に高周波電力を投入する方式として
は、放電電極を用いた容量結合方式、高周波コイルを用
いた誘導結合方式等が挙げられるが、好適には帯状基板
を一方の電極とした平行平板電極を用いた容量結合方式
が用いられる。

【０１１９】本発明の装置において、高周波プラズマＣ
ＶＤ法による成膜室内には、該成膜室内を移動しつつそ
の表面に半導体層を形成される帯状基板を、半導体膜の
形成に適した温度に制御するための温度制御手段を設け
ることが望ましい。

【０１２０】なお、半導体膜成膜時に帯状基板の温度を
一定に保つためには、帯状基板がプラズマ形成空間に入
る前に半導体層の形成に適した温度にまで加熱し、プラ
ズマ形成空間においてはその温度が維持されるように温
度制御手段を配設することが好ましい。

【０１２１】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側から
行うことが好ましい。

【０１２２】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度測定には、移動表面の
温度測定が可能で熱容量が小さく応答速度が速い熱電対
を用いた移動表面温度計あるいは非接触で測定が可能な
放射温度計等の温度測定手段を用いることが好ましい。

【０１２３】図６は本発明における高周波プラズマＣＶ
Ｄ法による成膜室の好適な一例を示す模式的断面図であ
る。

【０１２４】（放電室）図６において帯状基板６０１
は、真空容器６０２にガスゲート６０３から入り、図中
左方から右方へ移動して、ガスゲート６０４へ出る。

【０１２５】真空容器６０２の内部には放電室６０５が
設けられ、電気的に接地された帯状基板６０１と放電電
極６０６との間に不図示の高周波電源から高周波電力を
投入することにより、放電室６０５内にプラズマを形成
し、帯状基板の下面（表面）にシリコン系非単結晶半導
体を形成する。放電室６０５には不図示の原料ガス供給
系に接続された原料ガス導入管６０７および不図示の排
気装置に接続された排気管６０８が設けられ、帯状基板
の移動方向と平行なガスの流れを形成する。

【０１２６】原料ガスの流入経路にはブロックヒーター
６０９が設けられ、プラズマ分解前の原料ガスの予熱と
放電室６０５の加熱を行い、吹き出し部付近での原料ガ
スの分解促進と放電室６０５の内壁へのポリシラン粉の
付着量の低減を図る。排気ガスの排出経路には放電室外
部排気口６１０が設けられ、放電室６０５の外部のガス
（ガスゲートから流入したゲートガス、真空容器６０２
内壁からの放出ガス等）が放電室６０５を通ることなく
排気管６０８へ排出されるようにし、堆積膜への不純物
の混入を防止している。

【０１２７】また、放電室６０５の上部の、帯状基板６
０１の入口、出口および幅方向両端部にはプラズマ漏れ
ガード６１１が配設され、放電室６０５内部のプラズマ
の外部への漏洩を阻止している。

【０１２８】（帯状基板の温度制御機構）図６に示した
高周波プラズマＣＶＤ法による成膜室において、真空容
器６０２内の帯状基板６０１の上面（裏面）側には、真
空容器６０２の開閉可能な蓋６１２に固定されてランプ
ヒーター６１３，６１４が配設され、帯状基板の裏面に
面接触した熱電対６１５，６１６により温度をモニター
しながら帯状基板６０１を裏面から所定の温度に加熱す
る。帯状基板６０１の温度はガスゲート６０３を通過す
る際に低下しているが、放電室６０５の前に設けたラン
プヒーター６１３により放電室６０５に帯状基板が達す
るまでに成膜に適した所定の温度にまで加熱され、放電
室６０５の上に設けたランプヒーター６１４により堆積
膜形成中に一定温度になるように温度維持がなされる。

【０１２９】ランプヒーター６１３，６１４は帯状基板
の幅を均一に加熱できるだけの長さを有する棒状の赤外
線ランプを帯状基板の移動方向に対して垂直方向に複数
配設した構造で、放電室６０５の前では密に、放電室６
０５の後ろに行くほど粗になるように間隔を調整してあ
る。また、ランプヒーター６１３，６１４には２重構造
のリフレクター６１７が配設され、ランプからの放射光
を帯状基板に集めて加熱効率を高めるとともに真空容器
の蓋６１２が加熱されることを防止している。さらに、
ランプヒーター６１３，６１４に電力を供給する電気配
線には不図示の配線カバーが配設され、万一、放電室６
０５からプラズマが漏洩しても電気配線からスパーク、
漏電が発生しないようにしている。

【０１３０】（帯状基板の支持機構）図６に示した高周
波プラズマＣＶＤ法による成膜室において、真空容器６
０２内の真空容器６０５の入口と出口近傍には帯状基板
の裏面を回転支持する支持ローラー６１８が設けられ、
真空容器６０２内で帯状基板６０１が直線的に張られ、
放電電極６０６との距離が一定に保たれるよう裏面から
支持している。

【０１３１】なお、支持ローラー６１８の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー６１８と帯状基板６０１を密着させる
ようにしている。

【０１３２】また、支持ローラー６１８の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板６０１を電気的に接地している。

【０１３３】プラズマドーピングによる成膜室 本発明の装置においてプラズマドーピングによる成膜室
とは、連続的に移動する帯状基板上のｉ型半導体層表面
を不純物元素を含有したガスのグロー放電プラズマにさ
らし、プラズマドーピングにより不純物ドーピング層を
連続的に形成するための成膜室（放電処理室）をいう。

【０１３４】なお、本発明においてプラズマドーピング
時の不純物元素を含有したガスには、Ｂ₂ Ｈ₆ 、ＢＦ
₃ 、ＰＨ₃ 等の不純物元素を含有するガスの他に水素や
Ｈｅ等の希釈ガスの他、放電を安定させるために、Ｓｉ
Ｈ₄ 、Ｓｉ₂ Ｈ₆ 、ＳｉＦ₄ 等のＳｉ原子を含有するガ
スを、所望の膜厚の半導体層を堆積によって形成するに
は十分少ない量だけ含んでいてもよい。

【０１３５】本発明のプラズマドーピングは５ｋＨｚ乃
至５００ｋＨｚの周波数で行うことが望ましく、プラズ
マドーピングによる成膜室の構造は、図６に一例を示し
た高周波プラズマＣＶＤ法による成膜室とほぼ同様でよ
いが、放電電極に接続する電源を５ｋＨｚ乃至５００ｋ
Ｈｚの低周波電源とすることが望ましい。

【０１３６】また、本発明において該成膜室は、一つの
成膜室の大きさを一定以上に大きくしないで帯状基板の
より速い移動速度に対応するため、あるいは一つの層を
複数の成膜条件で形成するために、複数個設けても良
い。

【０１３７】本発明の装置において、プラズマドーピン
グによる成膜室内には、該成膜室内を移動しつつその表
面に半導体層を形成される帯状基板を、半導体層の形成
に適した温度に制御するまたは成膜室内を加熱ベーキン
グするための温度制御手段を設けることが望ましい。

【０１３８】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側から
行うことが好ましい。

【０１３９】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板を加熱する場合には非接触で加
熱が可能なランプヒーター等の放射によるヒーター手段
を用いることが好ましく、帯状基板の温度測定には、移
動表面の温度測定が可能で熱容量が小さく応答速度が速
い熱電対を用いた移動表面温度計あるいは非接触で測定
が可能な放射温度計等の温度測定手段を用いることが好
ましい。

【０１４０】グロー放電洗浄室 本発明においてグロー放電洗浄室とは、連続的に移動す
る帯状基板上をＡｒ，Ｈｅ等の不活性ガスあるいは水素
ガスのグロー放電プラズマにさらし、帯状基板上に付着
した吸着ガスや水分等を連続的に除去する放電室をい
う。

【０１４１】真空容器内壁や基板表面の吸着ガス等の付
着物を不活性ガスや水素ガスのプラズマによって取り除
くことは、放電洗浄として一般に知られており、真空技
術ハンドブック（金持徹編 日刊工業新聞社１９９０年
発行）等に説明されている。ロール・ツー・ロール方式
において、長尺の帯状基板は一般的に巻きだし室にコイ
ル状に巻かれて収納されており、半導体膜の成膜室に連
続的に供給される。

【０１４２】ロール・ツー・ロール方式によるｐｉｎｐ
ｉｎｐｉｎまたはｎｉｐｎｉｐｎｉｐ構造の光起電力素
子の形成おいて、巻き出された帯状基板は最初に不純物
ドープ層の成膜室に供給され、その表面をプラズマにさ
らされる。

【０１４３】また、帯状基板はコイル状に巻かれて真空
容器に投入されているため、真空に排気しても表面に付
着した吸着ガスや水分は容易には除去されず、巻き出さ
れた直後の帯状基板の表面には、真空容器への投入前に
付着した吸着ガスや水分等が残留している可能性があ
る。

【０１４４】したがって最初の不純物ドープ層成膜時に
は、プラズマによって帯状基板表面に残留した吸着ガス
や水分が放出され、形成される半導体膜中に膜の特性を
低下させる不純物として混入する可能性がある。

【０１４５】本発明のグロー放電洗浄室は、ロール・ツ
ー・ロール方式の半導体積層膜形成装置において、巻き
出された直後の帯状基板が最初の成膜室に供給される前
に、ロール・ツー・ロール方式で連続的に放電洗浄され
るようにしたもので、半導体膜中への不純物の混入を防
ぎ、不純物の混入の少ない高品質の半導体膜が形成しう
るようにしたものである。

【０１４６】本発明において該洗浄室は、一つの洗浄室
の大きさを一定以上に大きくしないで帯状基板のより速
い移動速度に対応するため、あるいは複数の洗浄条件で
洗浄するために、複数個連結して設けても良い。

【０１４７】なお、その構造は図６に一例を示した高周
波プラズマＣＶＤ法による成膜室、あるいは図４に一例
を示したマイクロ波プラズマＣＶＤ法による成膜室と同
様でよいが、構造がより簡単である点において、図６に
一例を示した高周波プラズマＣＶＤ法による成膜室と同
様にすることが望ましい。

【０１４８】水素プラズマ処理室 本発明において水素プラズマ処理室とは、連続的に移動
する帯状基板上のｉ型半導体層表面を水素ガスのグロー
放電プラズマにさらし、半導体表面に連続的に水素プラ
ズマ処理を行なう放電室をいう。

【０１４９】アモルファスシリコン膜は、成膜後に水素
プラズマ処理を行うことによって高品質化することが知
られており、１９９１年応用物理学会学術講演会講演予
稿集１０ｐ−ＲＦ−５ならびに１０ｐ−ＲＦ−１２、１
９９２年応用物理学関係連合講演会講演予稿集２８ｐ−
ＺＶ−９等に開示されている。

【０１５０】本発明者らが、光起電力素子の形成時に、
ｉ型半導体形成後、不純物ドープ層の形成前にｉ型半導
体層表面にこの水素プラズマ処理を行ったところ、作成
される光起電力素子の開放電圧が水素プラズマ処理を行
わない場合と比較して向上することが確認され、ｉ型半
導体層形成後、不純物ドープ層形成前に水素プラズマ処
理を行うことが、高品質の光起電力素子の形成に効果的
であることが確認された。

【０１５１】本発明の水素プラズマ処理室は、この水素
プラズマ処理をロール・ツー・ロール方式で連続的に行
うことができるようにしたものである。

【０１５２】なお、本発明において該処理室は、一つの
処理室の大きさを一定以上に大きくしないで帯状基板の
より速い移動速度に対応するため、あるいは複数の処理
条件で処理するために、複数個連結して設けても良い。

【０１５３】また、その構造は図６に一例を示した高周
波プラズマＣＶＤ法による成膜室、あるいは図４に一例
を示したマイクロ波プラズマＣＶＤ法による成膜室と同
様でよいが、構造がより簡単である点において、図６に
一例を示した高周波プラズマＣＶＤ法による成膜室と同
様にすることが望ましい。

【０１５４】帯状基板の巻き出し室 本発明において帯状基板の巻き出し室とは、成膜前の帯
状基板を収納し、帯状基板を成膜室へ連続的に送り出す
ための真空容器をいう。

【０１５５】図７（Ａ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。

【０１５６】図７（Ａ）において帯状基板７０１Ａは真
空容器７０２Ａ内のボビン７０３Ａにコイル状に巻かれ
て収納されており、帯状基板の巻き取り室の巻き取り機
構に引かれてボビン７０３Ａから巻き出され、ローラー
７０４Ａにより成膜面（表面）を下にした平面状にさ
れ、ガスゲート７０５Ａで接続された不図示の成膜室へ
と移動、供給される。ボビン７０３Ａには帯状基板７０
１Ａに一定の張力をかける不図示の張力調節機構が接続
され、帯状基板７０１Ａに張力を与えて弛みの発生を防
止している。また、フィルム巻き取りボビン７０６Ａは
不図示の巻き取り機構に接続され、帯状基板の表面と裏
面とが擦れ合って傷付くことを防止するために帯状基板
とともに巻き込まれ、ポリエチレン、ポリエチレンテレ
フタレート、ポリイミド、ポリアミド等の樹脂性シー
ト、不織布、紙あるいはこれらいＡｌ等の金属を薄く蒸
着したもの等からなる、薄く柔らかい保護フィルム７０
７Ａを帯状基板の巻き出しにあわせて巻き取る。さら
に、ローラー７０４Ａには不図示のステアリング機構が
設けられ、真空容器７０２Ａの外部からローラー７０４
Ａの回転軸の方向を僅かに変えて帯状基板の進行方向を
僅かに変化させ、ボビン７０３Ａに巻かれた帯状基板の
幅方向の位置がたとえ不揃いであっても、ガスゲート７
０５Ａに帯状基板を幅方向に対して常に一定の位置に供
給することができるようになっている。

【０１５７】また、真空容器７０２Ａの内部は不図示の
真空排気装置に接続された排気管７０８Ａにより排気さ
れる。

【０１５８】帯状基板の巻き取り室 本発明において帯状基板の巻き取り室とは、半導体積層
成膜後の帯状基板を成膜室から連続的に回収し、収納す
る真空容器をいう。

【０１５９】図７（Ｂ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。

【０１６０】帯状基板の巻き取り室と帯状基板の巻き出
し室とは、ほとんど同じ装置構成でよいが、ボビン、ロ
ーラー等の回転方向は逆になる。

【０１６１】図７（Ｂ）において半導体積層膜成膜後の
帯状基板７０１Ｂはガスゲート７０５Ｂから真空容器７
０２Ｂ内に入り、ローラー７０４Ｂを経て、不図示の回
転機構に接続されたボビン７０３Ｂに巻き取られる。

【０１６２】また、フィルム巻き取りボビン７０６Ｂ
は、帯状基板の表面と裏面とが擦れ合って傷付くことを
防止するために、帯状基板とともに巻き込まれるポリエ
チレン、ポリエチレンテレフタレート、ポリイミド、ポ
リアミド等の樹脂性シート、不織布、紙あるいはこれら
にＡｌ等の金属を薄く蒸着したもの等からなる、薄く柔
らかい保護フィルム７０７Ｂをボビン７０３Ｂに供給す
る。さらに、ローラー７０４Ｂには不図示のステアリン
グ機構が設けられ、真空容器７０２Ｂの外部からローラ
ー７０４Ｂの回転軸の方向を僅かに変えて帯状基板の進
行方向を僅かに変化させ、ガスゲート７０５Ｂから入っ
てくる帯状基板の幅方向の位置がたとえ不揃いであって
も、ボビン７０３Ｂに帯状基板７０１Ｂを幅方向に対し
て常に一定の位置に巻き取ることができるようになって
いる。

【０１６３】なお、排気管７０８Ｂは真空容器７０２Ｂ
の内部を真空排気するもので、不図示の真空排気装置に
接続されている。

【０１６４】以下、ステアリング機構について図面を用
いて更に詳しく説明する。

【０１６５】帯状基板の巻き取り室には、帯状基板が移
動中に移動方向に直角方向にズレることを防止するた
め、真空容器の内部に横ズレ検知機構と横ズレ修正の為
のステアリング機構を備えている。

【０１６６】図８は横ズレ検知機構とステアリング機構
の説明のための模式図である。なお、理解を容易にする
ため帯状基板の一部を破断して示してある。

【０１６７】図８において、帯状基板８０１はローラー
８０４によってその移動方向を上方に曲げられる。ま
た、ローラー８０４は軸受８０６を介して回転機構８０
３に接続され、ローラー８０４の回転軸と直交する軸の
周りに回転自在になり、ステアリング機構を構成する。
なお、この回転機構８０３は真空容器の外部に回転軸が
出され、不図示の減速機構を有するサーボモーターに接
続されており、外部から回転角が制御できるようになっ
ている。

【０１６８】図８において、帯状基板８０１が移動方向
８０５の左側にズレた場合のステアリングの機能につい
て説明する。まず、帯状基板の移動開始前に予めローラ
ー８０４の左右に加わる張力が同一で、かつ帯状基板８
０１が巻き取りボビンに整列巻きされるように、巻き取
りボビン、回転機構８０３、軸受８０６の位置を調節す
る。そしてその位置を横ズレ検知機構８０２の横ズレ量
＝０、回転機構の回転角＝０とする。次に帯状基板８０
１を移動させ、左側にズレはじめたら、横ズレ検知機構
８０２で帯状基板８０１の左側方向への横ズレ量を検知
する。さらにこの横ズレ量に応じて、帯状基板の移動方
向８０５に対してローラー８０４の右側が移動方向に、
左側が移動の逆方向に動くように回転機構８０３を僅か
な角度だけ回転させる。この回転に応じ、帯状基板にか
かる張力はローラー８０４の右側で強まり、左側で弱ま
る。その結果、帯状基板８０１は張力の強いローラー８
０４の右側方向へ徐々に戻り、最終的に横ズレ量＝０の
とき回転角＝０となるようにすると、帯状基板は元の位
置に復元する。右側にズレた場合にはローラー８０４を
逆方向に回転させ、帯状基板を左側に戻して、元の位置
に復元する。以上の動作はステアリング機構と横ズレ検
知機構を接続する不図示のフィードバック機構により自
動的に行われ、帯状基板は常に幅方向に対して一定範囲
内に位置制御がなされ、巻き取りボビンに幅方向の位置
が揃った状態で巻き取られる。

【０１６９】ガスゲート 本発明においてガスゲートとは、隣接する成膜室をスリ
ット状の分離通路によって接続し、さらに該分離通路に
例えばＡｒ，Ｈｅ，Ｈ₂ 等のガスを導入して成膜室に向
かうガスの流れを形成することにより、隣接する成膜室
間で帯状基板を移動させ、原料ガスを分離する成膜室間
の接続手段をいう。

【０１７０】図４，６，７は本発明における各種成膜室
とそれらを接続するガスゲートの一例を示す模式的断面
図であり、図４，６，７に示したガスゲートは基本的に
は全て同じ構造である。

【０１７１】図４においてガスゲート４０３は帯状基板
４０１を通過させ、原料ガスを分離するスリット状の分
離通路４４２を備えている。分離通路４４２のほぼ中央
部の帯状基板の上下には、帯状基板の幅方向に複数のガ
ス導入口を有し、不図示のゲートガス供給系に接続され
たゲートガス導入管４４３，４４４が接続され、帯状基
板４０１の上下から原料ガス分離用のゲートガスを導入
している。また、分離通路４４２において帯状基板４０
１は、その表面が分離通路４４２の下側壁面に接触せず
一定の僅かな間隔を維持するように、その裏面を複数の
支持ローラー４４５によって回転支持されている。

【０１７２】なお、支持ローラー４４５の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー４４５と帯状基板４０１を密着させる
ようにしている。

【０１７３】また、スリット状の分離通路４４２は、帯
状基板が移動時に波打ったり、振動したりして帯状基板
の半導体膜形成面が分離通路の内壁下面に接触して傷つ
くことにないようにするためには、帯状基板の厚さ方向
に広く、帯状基板の移動方向に短いほうがよく、接続す
る成膜室間の原料ガスの混入を防ぐためには帯状基板の
厚さ方向に狭く、帯状基板の移動方向に長いほうがよ
い。したがって、スリット状の分離通路４４２の帯状基
板の幅方向の内寸は帯状基板の幅よりやや広い程度でど
こでもほぼ一定であるが、帯状基板の厚さ方向の内寸は
接続する成膜室の圧力等が大きい程、また不純物ガスの
許容混入量が少ない程狭くしてある。例えば、マイクロ
波ＣＶＤ法によるｉ型層成膜室は内圧が低く、不純物ガ
スの許容混入量が少ないため、内圧が比較的高く不純物
ガスを導入する高周波プラズマＣＶＤ法による不純物ド
ープ層成膜室との間を接続するガスゲートでは、分離通
路の帯状基板の厚さ方向の内寸は帯状基板がやっと通過
できる程度にまで狭くしてあり、約０．３〜３ｍｍの範
囲に設定されている。一方、圧力差がほとんどない帯状
基板の巻き出し室や巻き取り室と高周波プラズマＣＶＤ
法の成膜室との間を接続するガスゲートでは、分離通路
の帯状基板の厚さ方向の内寸は帯状基板が容易に移動可
能なように比較的広くしてあり、約１ｍｍ〜５ｍｍの範
囲に設定されている。

【０１７４】帯状基板 本発明の装置において好適に用いられる帯状基板の材質
としては、半導体層形成時に必要とされる温度において
変形、歪みが少なく、所望の強度を有し、また、導電性
を有するものであることが好ましく、具体的にはステン
レススチール、アルミニウム及びその合金、鉄及びその
合金、銅及びその合金等の金属の薄板及びその複合体、
及びそれらの表面に異種材質の金属薄膜及び／またはＳ
ｉＯ₂ 、Ｓｉ₃ Ｎ₄ 、Ａｌ₂ Ｏ₃ 、ＡｌＮ等の絶縁性薄
膜をスパッタ法、蒸着法、鍍金法等により表面コーティ
ング処理を行ったもの。又、ポリイミド、ポリアミド、
ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂
性シート又はこれらとガラスファイバー、カーボンファ
イバー、ホウ素ファイバー、金属繊維等との複合体の表
面に金属単体または合金、及び透明導電性酸化物（ＴＣ
Ｏ）等を鍍金、蒸着、スパッタ、塗布等の方法で導電性
処理を行ったものが挙げられる。

【０１７５】なお、帯状基板が金属等の導電性のもので
あっても、基板に到達した長波光の反射率の向上、基板
材料と半導体層との相互拡散の防止・密着性の向上、基
板表面の平滑化等の目的で異種の金属層を半導体層形成
側表面に設けても良い。

【０１７６】光反射層として設ける場合、このような金
属層としてはＡｇ、Ａｌ、Ｃｕ、ＡｌＳｉ等の可視光か
ら近赤外で反射率の高い金属が適している。

【０１７７】また、これらの金属層の上には、金属層か
らの半導体層への金属の拡散の防止、光反射率の向上等
の目的で更に透明導電層を設けても良い。

【０１７８】このような透明導電層としてはＺｎＯ、Ｓ
ｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＩＴＯ等の透明導電性酸化物が最
適なものとして挙げられる。

【０１７９】帯状基板の表面性としてはいわゆる平滑面
であっても、微小の凹凸面であっても良い。微小の凹凸
面とする場合、その表面粗さは、形成される半導体層に
凹凸に起因する欠陥を生じず、且ついわゆる光の閉じこ
め効果によって入射光の光路長の増大をもたらす範囲内
であることが好ましい。

【０１８０】また、帯状部材の厚さとしては、移動搬送
時に平面形状が維持される強度を発揮する範囲内であれ
ば、コスト、収納スペース等を考慮して可能な限り薄い
方が望ましい。具体的には、好ましくは０．０１ｍｍ乃
至５ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最
適には０．０５ｍｍ乃至１ｍｍであることが望ましい。

【０１８１】また、前記帯状部材の幅寸法については、
各成室内に形成されるプラズマの均一性が保たれ、且
つ、形成する光起電力素子のモジュール化に適した大き
さであることが好ましく、具体的には好ましくは５ｃｍ
乃至１００ｃｍ，より好ましくは１０ｃｍ乃至８０ｃｍ
であることが望ましい。

【０１８２】更に、前記帯状基板の長さについては、特
に制限されることはなく、ロール状に巻き取られる程度
の長さであっても良く、長尺のものを溶接等によって更
に長尺化したものであっても良い。

【０１８３】以上のような帯状基板の本発明の装置への
投入は、円筒状のボビンに塑性変形しない範囲内の直径
でコイル状に巻き付けた形態で行うことが望ましい。

【０１８４】以下、図面を用いて前述の各成膜室によっ
て構成される本発明の装置の例を示すが、本発明はこれ
らの装置例によって何ら限定されるものではない。

【０１８５】装置例１ 図１は本発明の半導体積層膜の連続形成装置の基本的一
例を示す模式的説明図である。図１において、本発明の
半導体膜の連続形成装置は、帯状基板の巻き出し室１０
１、高周波プラズマＣＶＤ法によるｎ（またはｐ）型層
成膜室１０２Ａ、マイクロ波プラズマＣＶＤ法によるｉ
型半導体層成膜室１０３、高周波プラズマＣＶＤ法によ
るｉ型半導体層成膜室１０４Ａ、プラズマドーピングに
よるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波
プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜
室１０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体
層成膜室１０４Ｂ、プラズマドーピングによるｐ（また
はｎ）型半導体層成膜室１０５Ｂ、高周波プラズマＣＶ
Ｄ法によるｎ（またはｐ）型半導体層成膜室１０２Ｃ、
高周波プラズマＣＶＤ法によるｉ型半導体層成膜室１０
４Ｃ、プラズマドーピングによるｐ（またはｎ）型半導
体層成膜室１０５Ｃ、帯状基板の巻き取り１０６から構
成されている。

【０１８６】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。

【０１８７】図１の装置において帯状基板１０８は、帯
状基板の巻き出し室１０１のボビン１０９から巻き出さ
れ、帯状基板の巻き鳥室１０６のボビン１１０に巻き取
られるまでに、ガスゲート１０７によって接続された１
０個の成膜室を通過しながら移動させられ、その表面に
ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非
単結晶半導体の積層膜を連続的に形成される。

【０１８８】帯状基板の巻き出し室１０１から供給され
た帯状基板１０８はガスゲートを介し、( 1)先ず高周波
プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形成
室１０２Ａに入り、高周波プラズマＣＶＤ法によってｎ
（またはｐ）型のシリコン系非単結晶半導体の層を表面
に形成され、( 2)次にマイクロ波プラズマＣＶＤ法によ
るｉ型半導体層形成室１０３に入り、マイクロ波プラズ
マＣＶＤ法によってｉ型のシリコン系非単結晶半導体の
層をさらに形成、積層され、( 3)次に高周波プラズマＣ
ＶＤ法によるｉ型半導体層形成室１０４Ａに入り、高周
波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶
半導体の層をさらに形成、積層され、( 4)次にプラズマ
ドーピングによるｐ（またはｎ）型半導体層形成室１０
５Ａに入り、プラズマドーピングによってｉ型半導体層
の表面にｐ（またはｎ）型のシリコン系非単結晶半導体
の層を形成され、( 5)次に高周波プラズマＣＶＤ法によ
るｎ（またはｐ）型半導体層形成室１０２Ｂに入り、高
周波プラズマＣＶＤ法によってｎ（またはｐ）型のシリ
コン系非単結晶半導体の層をさらに形成、積層され、(
6)次に高周波プラズマＣＶＤ法によるｉ型半導体層形成
室１０４Ｂに入り、高周波プラズマＣＶＤ法によってｉ
型のシリコン系非単結晶半導体の層をさらに形成、積層
され、( 7)次にプラズマドーピングによるｐ（または
ｎ）型半導体層形成室１０５Ｂに入り、プラズマドーピ
ングによってｉ型半導体層の表面ｐ（またはｎ）型のシ
リコン系非単結晶半導体の層を形成され、( 8)次に高周
波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層形
成室１０２Ｃに入り、高周波プラズマＣＶＤ法によって
ｎ（またはｐ）型のシリコン系非単結晶半導体の層をさ
らに形成、積層され、( 9)次に高周波プラズマＣＶＤ法
によるｉ型半導体層形成室１０４Ｃに入り、高周波プラ
ズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体
の層をさらに形成、積層され、(10)次にプラズマドーピ
ングによるｐ（またはｎ）型半導体層形成室１０５Ｃに
入り、プラズマドーピングによってｉ型半導体層の表面
にｐ（またはｎ）型のシリコン系非単結晶半導体の層を
形成され、そして最後に帯状基板の巻き取り室１０６に
回収される。

【０１８９】装置例２ 図２は本発明の半導体積層膜の連続形成装置の他の一例
を示す模式的説明図である。

【０１９０】図２において、本発明の半導体膜の連続形
成装置は、帯状基板の巻き出し室２０１、グロー放電洗
浄室２１１、高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層成膜室２０２Ａ、高周波プラズマＣＶＤ
法によるｉ型半導体層成膜室２１２、マイクロ波プラズ
マＣＶＤ法によるｉ型半導体層成膜室２０３、高周波プ
ラズマＣＶＤ法によるｉ型半導体層成膜室２０４Ａ、水
素プラズマ処理室２１３Ａ、プラズマドーピングによる
ｐ（またはｎ）型半導体層成膜室２０５Ａ、高周波プラ
ズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２
０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成
膜室２０４Ｂ、水素プラズマ処理室２１３Ｂ、プラズマ
ドーピングによるｐ（またはｎ）型半導体層成膜室２０
５Ｂ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型
半導体層成膜室２０２Ｃ、高周波プラズマＣＶＤ法によ
るｉ型半導体層成膜室２０４Ｃ、水素プラズマ処理室２
１３Ｃ、プラズマドーピングによるｐ（またはｎ）型半
導体層成膜室２０５Ｃ、帯状基板の巻き取り室２０６か
ら構成されている。

【０１９１】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。

【０１９２】図２の装置において帯状基板２０８は、帯
状基板の巻き出し室２０１のボビン２０９から巻き出さ
れ、帯状基板の巻き取り室２０６のボビン２１０に巻き
取られるまでに、ガスゲート２０７で接続された１５個
の成膜室を通過しながら移動させられ、その表面にｎｉ
ｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結
晶半導体の積層膜を連続的に形成される。

【０１９３】帯状基板の巻き出し室２０１から供給され
た帯状基板２０８はガスゲートを介し、( 1)先ずグロー
放電洗浄室２１１に入り、その表面をグロー放電洗浄さ
れ、( 2)次に高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層形成室２０２Ａに入り、高周波プラズマ
ＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結
晶半導体の層を表面に形成され、( 3)次に高周波プラズ
マＣＶＤ法によるｉ型半導体層形成室２１２に入り、高
周波プラズマＣＶＤ法によってｉ型のシリコン系非単結
晶半導体の層をさらに形成、積層され、( 4)次にマイク
ロ波プラズマＣＶＤ法によるｉ型半導体層形成室２０３
に入り、マイクロ波プラズマＣＶＤ法によってｉ型のシ
リコン系非単結晶半導体の層をさらに形成、積層され、
( 5)次に高周波プラズマＣＶＤ法によるｉ型半導体層形
成室２０４Ａに入り、高周波プラズマＣＶＤ法によって
ｉ型のシリコン系非単結晶半導体の層をさらに形成、積
層され、( 6)次に水素プラズマ処理室２１３Ａに入り、
ｉ型半導体層の表面に水素プラズマ処理が行われ、( 7)
次にプラズマドーピングによるｐ（またはｎ）型半導体
層形成室２０５Ａに入り、プラズマドーピングによって
ｉ型半導体層の表面にｐ（またはｎ）型のシリコン系非
単結晶半導体の層を形成され、( 8)次に高周波プラズマ
ＣＶＤ法によるｎ（またはｐ）型半導体層形成室２０２
Ｂに入り、高周波プラズマＣＶＤ法によってｎ（または
ｐ）型のシリコン系非単結晶半導体の層をさらに形成、
積層され、( 9)次に高周波プラズマＣＶＤ法によるｉ型
半導体層形成室２０４Ｂに入り、高周波プラズマＣＶＤ
法によってｉ型のシリコン系非単結晶半導体の層をさら
に形成、積層され、(10)次に水素プラズマ処理室２１３
Ｂに入り、ｉ型半導体層の表面に水素プラズマ処理が行
われ、(11)次にプラズマドーピングによるｐ（または
ｎ）型半導体層形成室２０５Ｂに入り、プラズマドーピ
ングによってｉ型半導体層の表面にｐ（またはｎ）型の
シリコン系非単結晶半導体の層を形成され、(12)次に高
周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層
形成室２０２Ｃに入り、高周波プラズマＣＶＤ法によっ
てｎ（またはｐ）型のシリコン系非単結晶半導体の層を
さらに形成、積層され、(13)次に高周波プラズマＣＶＤ
法によるｉ型半導体層形成室２０４Ｃに入り、高周波プ
ラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導
体の層をさらに形成、積層され、(14)次に水素プラズマ
処理室２１３Ｃに入り、ｉ型半導体層の表面に水素プラ
ズマ処理が行われ、(15)次にプラズマドーピングによる
ｐ（またはｎ）型半導体層形成室２０５Ｃに入り、プラ
ズマドーピングによってｉ型半導体層の表面にｐ（また
はｎ）型のシリコン系非単結晶半導体の層を形成され、
そして最後に帯状基板の巻き取り室２０６に回収され
る。

【０１９４】装置例３ 図２のグロー放電洗浄室２１１とそれを接続するガスゲ
ートを取り除いたものを本発明の装置例として挙げるこ
とができる。

【０１９５】この場合、帯状基板がグロー放電洗浄され
ないだけで、他は装置例２と同様である。

【０１９６】装置例４ 図２の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１２とそれを接続するガスゲートを取り除いたもの
を本発明の装置例として挙げることができる。

【０１９７】この場合、マイクロ波プラズマＣＶＤ法に
よるｉ型半導体層とｎ（またはｐ）型半導体層の間に高
周波プラズマＣＶＤ法によるｉ型半導体層が形成されな
いだけで、他は装置例２と同様である。

【０１９８】装置例５ 図２の水素プラズマ処理室２１３Ａおよび／または２１
３Ｂおよび／または２１３Ｃとそれを接続するガスゲー
トを取り除いたものを本発明の装置例として挙げること
ができる。

【０１９９】この場合、少なくとも一つのｐ（または
ｎ）型半導体層形成前にｉ型半導体層表面が水素プラズ
マ処理されないだけで、他は装置例２と同様である。

【０２００】装置例６ 図２のグロー放電洗浄室２１１と、高周波プラズマＣＶ
Ｄ法によるｉ型半導体層形成室２１２とそれを接続する
ガスゲートと、を取り除いたものを本発明の装置例とし
て挙げることができる。

【０２０１】この場合、帯状基板がグロー放電洗浄され
ず、マイクロ波プラズマＣＶＤ法によるｉ型半導体層と
ｎ（またはｐ）型半導体層の間に高周波プラズマＣＶＤ
法によるｉ型半導体層が形成されないだけで、他は装置
例２と同様である。

【０２０２】装置例７ 図２のグロー放電洗浄室２１１と、水素プラズマ処理室
２１３Ａおよび／または２１３Ｂおよび／または２１３
Ｃとそれを接続するガスゲートと、を取り除いたものを
本発明の装置例として挙げることができる。

【０２０３】この場合、帯状基板がグロー放電洗浄され
ず、少なくとも一つのｐ（またはｎ）型半導体層形成前
にｉ型半導体層表面が水素プラズマ処理されないだけ
で、他は装置例２と同様である。

【０２０４】装置例８ 図２の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１２と、水素プラズマ処理室２１３Ａおよび／また
は２１３Ｂおよび／または２１３Ｃとそれを接続するガ
スゲートと、を取り除いたものを本発明の装置例として
挙げることができる。

【０２０５】この場合、マイクロ波プラズマＣＶＤ法に
よるｉ型半導体層とｎ（またはｐ）型半導体層の間に高
周波プラズマＣＶＤ法によるｉ型半導体層が形成され
ず、また少なくとも一つのｐ（またはｎ）型半導体層形
成前にｉ型半導体層表面が水素プラズマ処理されないだ
けで、他は装置例２と同様である。

【０２０６】以下、本発明の装置を用いて光起電力素子
用の半導体積層膜を連続的に形成する方法の一例を、図
１に示した構成の装置を用いて説明する。

【０２０７】帯状基板投入工程 図１に示した本発明の装置を用いて半導体積層膜を形成
するには、先ず帯状基板を装置内に投入して所定の位置
にセットする。

【０２０８】本発明の装置に帯状基板を投入するには、
まず帯状基板の巻き出し室１０１に帯状基板１０８をコ
イル状に巻き付けたボビン１０９を投入し、その先端を
巻き出してガスゲート１０７を介して成膜室１０２Ａ〜
１０５Ｃを通過させ、帯状基板の巻き取り室１０６の空
ボビン１１０まで張り渡し、その先端を固定する。

【０２０９】成膜前の帯状基板を巻き付けたボビン１０
９には、帯状基板１０８と共に帯状基板の表面の傷付き
防止用の保護フィルムを巻き込んでもよく、このような
保護フィルムが巻き込まれている場合、この保護フィル
ムの先端を帯状基板の巻き出し室１０１内の保護フィル
ム巻き取り用のボビンに固定する。

【０２１０】同様に、帯状基板を巻き取るボビン１１０
には帯状基板１０８と共に帯状基板の表面の傷付き防止
用の保護フィルムを巻き込んでもよく、このような保護
フィルムを巻き込む場合、この保護フィルムを帯状基板
の巻き取り室１０６内の保護フィルム巻き出し用ボビン
から巻き出し、その先端を帯状基板を巻き取る空ボビン
１１０に帯状基板１０８に重ねて固定する。

【０２１１】帯状基板およびフィルムを各ボビンに固定
した後、巻き取り用のボビンの軸を固定して停止してお
き、巻き出し用のボビンに張力発生用のトルクを与え、
帯状基板および保護フィルムを弛まずに張る。

【０２１２】予熱、ベーキング工程 帯状基板の投入、セットの後、帯状基板を張られて静止
した状態に保ち、各成膜室の蓋を閉じ、、装置内部をロ
ータリーポンプ、メカニカルブースターポンプ等の真空
ポンプにより排気する。なお、このとき、帯状基板巻き
出し室１０１と巻き取り室１０６に接続された真空ポン
プによってほぼ均等に排気し、成膜室１０２Ａ〜１０５
Ｃをガスゲート１０７を介して排気して、帯状基板の巻
き出し室１０１、巻き取り室１０６から成膜室１０２Ａ
〜１０５Ｃへの吸着ガスの流入と、不純物ドープ層成膜
室１０２Ａ，１０５Ｃからｉ型半導体層成膜室１０３，
１０４Ａ，１０４Ｃへの吸着ガスの流入を防ぐようにす
ることが望ましい。

【０２１３】各成膜室が１０Ｐａ程度にまで排気された
ら、各成膜室に接続された真空ポンプによって各成膜室
内をさらに排気して１Ｐａ以下にする。

【０２１４】各成膜室の内圧が１Ｐａ以下になったら、
成膜室１０２Ａ〜１０５Ｃの排気を止め、Ｈ₂ ，Ｈｅ，
Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを成膜室１０４Ａ，１
０４Ｂ，１０４Ｃへ導入し、成膜室から帯状基板の巻き
出し室１０１および巻き取り室１０６へのガスの流れを
形成し、各室１０１〜１０６内を数Ｐａ程度の圧力にす
る。

【０２１５】各成膜室の圧力が安定したら、各成膜室を
各成膜室内のランプヒーター、基板温度制御装置、成膜
室温度制御装置、ブロックヒーターによって加熱し、各
成膜室の内壁および帯状基板を１００〜５００℃に予
熱、ベーキングする。

【０２１６】半導体層の形成工程 各成膜室の予熱、ベーキングの後、帯状基板の巻き取り
室１０６の巻き取りボビン１１０の軸を回転させ、帯状
基板１０８を巻き出し室１０１から成膜室１０２Ａ，１
０３，１０４Ａ，１０５Ａ，１０２Ｂ，１０４Ｂ，１０
５Ｂ，１０２Ｃ，１０４Ｃ，１０５Ｃを通過して巻き取
り室１０６に一定速度で連続的に移動させる。帯状基板
の搬送速度は、好ましくは１〜１００ｍｍ／秒、より好
ましくは５〜５０ｍｍ／秒とする。

【０２１７】帯状基板を移動させながら、各成膜室１０
２Ａ〜１０５Ｃのランプヒーター、基板温度温度制御装
置、成膜室温度制御装置、ブロックヒーターによって、
各成膜室の堆積膜形成空間における帯状基板の温度と各
成膜室内壁面の温度を所定の温度に制御する。

【０２１８】帯状基板の温度が安定したら成膜室からの
Ｈ₂ ，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスの導入を
止め、各成膜室１０２Ａ〜１０５Ｃを各成膜室に接続さ
れた真空ポンプによって排気し、原料ガス分離用のＨ
₂ ，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを、ガスボ
ンベからマスフローコントローラーを介して各ガスゲー
ト１０７に導入する。

【０２１９】ガスの流量が安定したら、マイクロ波プラ
ズマＣＶＤ法によるｉ型層成膜室１０３の排気をロータ
リーポンプ、メカニカルブースターポンプ等の低真空ポ
ンプから、ターボ分子ポンプ、油拡散ポンプ等の高真空
ポンプに切り替える。

【０２２０】次に、各成膜室１０２Ａ〜１０５Ｃに半導
体層形成用の原料ガスをガスボンベからマフローコント
ローラーを介して所定の流量を導入する。

【０２２１】各成膜室の原料ガスの流量が安定したら、
各成膜室の排気能力を排気管に設けた排気量調整バルブ
等によって調整し、各成膜室を所定の圧力に設定する。

【０２２２】原料ガスを導入した場合の各室の好ましい
内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０
３は０．１〜１０Ｐａ、その他は１０〜１０００Ｐａで
ある。

【０２２３】なお、不純物ガスの混入を防ぐために、ｉ
型半導体層の成膜室１０４Ａ，１０４Ｂ，１０４Ｃの内
圧はそれぞれｐ型半導体層の成膜室１０５Ａ，１０５
Ｂ，１０５Ｃの内圧より、ｎ型半導体層の成膜室１０２
Ａの内圧は帯状基板の巻き出し室１０１の内圧より、ｐ
型半導体層の成膜室１０５Ｃの内圧は帯状基板の巻き取
り室１０６の内圧より、各々やや高く設定することが望
ましい。

【０２２４】各成膜室の圧力が安定したら、各成膜室１
０２Ａ〜１０５Ｃにそれぞれマイクロ波電力、高周波電
力、低周波電力、直流電力等の放電電力を投入する。放
電電力の投入によって各成膜室内の原料ガスは電離さ
れ、プラズマを形成する。

【０２２５】以上のように帯状基板を一定速度で移動さ
せながら各成膜室１０２Ａ〜１０５Ｃ内において同時に
プラズマを形成することにより、連続的に移動する帯状
基板上にはそれぞれの成膜室内で半導体層が形成され、
ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の半
導体積層膜が連続的に形成される。

【０２２６】この時、各成膜室１０２Ａ〜１０５Ｃにお
ける各半導体層の形成条件は以下の通りである。

【０２２７】（成膜室１０２Ａ，１０２Ｂ，１０２Ｃに
おける成膜条件）成膜室１０２Ａ，１０２Ｂ，１０２Ｃ
においては高周波プラズマＣＶＤ法によってｎ（または
ｐ）型のシリコン系非単結晶半導体層が形成される。

【０２２８】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物をとしては
ＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，ＳｉＦ₄ ，ＳｉＦＨ₃ ，ＳｉＦ
₂ Ｈ₂ ，ＳｉＦ₃ Ｈ，Ｓｉ₃Ｈ₈ ，ＳｉＤ₄ ，ＳｉＨＤ₃
，ＳｉＨ₂ Ｄ₂ ，ＳｉＨ₂ Ｄ，Ｓｉ₂ Ｄ₂ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。

【０２２９】具体的にＧｅ原子を含有するガス化し得る
化合物としてはＧｅＨ₄ ，ＧｅＤ₄，ＧｅＦ₄ ，ＧｅＦ
Ｈ₃ ，ＧｅＦ₂ Ｈ₂ ，ＧｅＦ₃ Ｈ，ＧｅＨＤ₃ ，ＧｅＨ
₂ Ｄ ₂ ，ＧｅＨ₃ Ｄ等が挙げられる。さらにまた、原料
ガスには光学的バンドギャップを広げる目的でＣ，Ｏ，
Ｎ等の原子を含有するガス化し得る化合物を含んでいて
も良い。

【０２３０】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ ，ＣＤ₄ ，Ｃ_nＨ_2n+2（ｎは整
数），Ｃ_n Ｈ_2n（ｎは整数），Ｃ₂ Ｈ₂ ，Ｃ₆ Ｈ₆ ，Ｃ
Ｏ₂ ，ＣＯ等が挙げられる。

【０２３１】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ ，ＣＯ，ＣＯ₂ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ，ＣＨ
₃ ＣＨ₂ ＯＨ，ＣＨ₃ ＯＨ等が挙げられる。

【０２３２】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ ，ＮＨ₃ ，ＮＤ₃ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ等が
挙げられる。

【０２３３】また、原料ガス中には形成される非単結晶
半導体層の伝導型をｎ（またはｐ）型に価電子制御する
ために周期律表第Ｖ族（または第III 族）の原子を含有
するガス化し得る化合物を含む。

【０２３４】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ ，Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ Ｉ，ＰＦ₃ ，
ＰＦ ₅ ，ＰＣｌ₃ ，ＰＣｌ₅ ，ＰＢｒ₃ ，ＰＢｒ₅ ，Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ ，ＡｓＦ₃ ，ＡｓＣｌ₃ ，ＡｓＢｒ₃ ，Ａ
ｓＦ₅ ，ＳｂＦ₃ ，ＳｂＦ₅ ，ＳｂＣｌ₃ ，ＳｂＣｌ
₅ ，ＢｉＨ₃ ，ＢｉＣｌ ₃ ，ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ ，ＰＦ₃ ，ＡｓＨ₃ が適してい
る。

【０２３５】第III 族原子導入用の出発物質として有効
に使用されるものとしては、具体的にはＢ原子導入用に
はＢ₂ Ｈ₆ ，Ｂ₄ Ｈ₁₀，Ｂ₅ Ｈ₉ ，Ｂ₅ Ｈ₁₁，Ｂ₆
Ｈ₁₂，Ｂ ₆ Ｈ₁₀等の水素化ホウ素、ＢＦ₃ ，ＢＣｌ₃ 等
のハロゲン化ホウ素を挙げることができる。このほかに
ＡｌＣｌ₃ ，ＧａＣｌ₃ ，ＩｎＣｌ₃ 等も挙げることが
できる。特にＢ₂ Ｈ₆ ，ＢＦ₃ が適している。

【０２３６】また、原料ガスにはＨ₂ ，Ｄ₂ ，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。

【０２３７】該成膜室に投入される放電電力は高周波プ
ラズマを形成するためのものであり、少なくとも高周波
電力を含む。投入される高周波電力は成膜室に導入され
る原料ガスの流量に応じて適宜決定されるが、プラズマ
形成空間に対して０．００１〜１Ｗ／ｃｍ³ の範囲が好
ましく、リップル等の変動が少ない安定した連続発振で
あることが望ましい。高周波電力の周波数としては、１
Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚ
の工業用周波数が好適に用いられ、周波数の変動の少な
いものであることが好ましい。

【０２３８】高周波電力とともに直流電力を投入しても
よく、高周波放電電極や放電電極とは別に設けた電極
に、電極側が正になる向きに１０〜２００Ｖの電圧をス
パーク等の異常放電の起こらない範囲内で投入すること
が好ましい。

【０２３９】このような高周波電力を成膜室に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｎ（または
ｐ）型のシリコン系非単結晶半導体層の形成を行なう。

【０２４０】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２４１】（成膜室１０３における成膜条件）成膜室
１０３においてはマイクロ波プラズマＣＶＤ法によって
ｉ型のシリコン系非単結晶半導体層が形成される。

【０２４２】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物をとしては
ＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，ＳｉＦ₄ ，ＳｉＦＨ₃ ，ＳｉＦ
₂ Ｈ₂ ，ＳｉＦ₃ Ｈ，Ｓｉ₃Ｈ₈ ，ＳｉＤ₄ ，ＳｉＨＤ₃
，ＳｉＨ₂ Ｄ₂ ，ＳｉＨ₃ Ｄ，Ｓｉ₂ Ｄ₃ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。

【０２４３】具体的にＧｅ原子を含有するガス化し得る
化合物としてはＧｅＨ₄ ，ＧｅＤ₄，ＧｅＦ₄ ，ＧｅＦ
Ｈ₃ ，ＧｅＦ₂ Ｈ₂ ，ＧｅＦ₃ Ｈ，ＧｅＨＤ₃ ，ＧｅＨ
₂ Ｄ ₂ ，ＧｅＨ₃ Ｄ等が挙げられる。さらにまた、原料
ガスには光学的バンドギャップを広げる目的でＣ，Ｏ，
Ｎ等の原子を含有するガス化し得る化合物を含んでいて
も良い。

【０２４４】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ ，ＣＤ₄ ，Ｃ_nＨ_2n+2（ｎは整
数），Ｃ_n Ｈ_2n（ｎは整数），Ｃ₂ Ｈ₂ ，Ｃ₆ Ｈ₆ ，Ｃ
Ｏ₂ ，ＣＯ等が挙げられる。

【０２４５】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ ，ＣＯ，ＣＯ₂ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ，ＣＨ
₃ ＣＨ₂ ＯＨ，ＣＨ₃ ＯＨ等が挙げられる。

【０２４６】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ ，ＮＨ₃ ，ＮＤ₃ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ等が
挙げられる。

【０２４７】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族ま
たは第III 族の原子を含有するガス化し得る化合物を含
んでいてもよい。

【０２４８】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ ，Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ ｌ，ＰＦ₃ ，
ＰＦ ₅ ，ＰＣｌ₃ ，ＰＣｌ₅ ，ＰＢｒ₃ ，ＰＢｒ₅ ，Ｐ
ｌ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ ，ＡｓＦ₃ ，ＡｓＣｌ₃ ，ＡｓＢｒ₃ ，Ａ
ｓＦ₆ ，ＳｂＦ₃ ，ＳｂＦ₅ ，ＳｂＣｌ₃ ，ＳｂＣｌ
₅ ，ＢｉＨ₃ ，ＢｉＣｌ ₃ ，ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ ，ＰＦ₃ ，ＡｓＨ₃ が適してい
る。

【０２４９】第III 族原子導入用の出発物質として有効
に使用されるものとしては、具体的にはＢ原子導入用に
はＢ₂ Ｈ₆ ，Ｂ₄ Ｈ₁₀，Ｂ₅ Ｈ₉ ，Ｂ₅ Ｈ₁₁，Ｂ₆
Ｈ₁₂，Ｂ ₆ Ｈ₁₀等の水素化ホウ素、ＢＦ₃ ，ＢＣｌ₃ 等
のハロゲン化ホウ素を挙げることができる。このほかに
ＡｌＣｌ₃ ，ＧａＣｌ₃ ，ＩｎＣｌ₃ 等も挙げることが
できる。特にＢ₂ Ｈ₆ ，ＢＦ₃ が適している。

【０２５０】また、原料ガスにはＨ₂ ，Ｄ₂ ，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。

【０２５１】該成膜室に投入される放電電力は前記原料
ガスを電離しマイクロ波プラズマを形成するためのもの
であり、少なくともマイクロ波電力を含む。投入される
マイクロ波電力は成膜室に導入される原料ガスの流量に
応じて適宜決定されるが、プラズマ形成空間に対して
０．０１〜１Ｗ／ｃｍ³ の範囲が好ましく、リップル等
の変動が少ない安定した連続発振であることが望まし
い。マイクロ波電力の周波数としては、５００Ｍ〜１０
ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用周波
数が好適に用いられ、周波数の変動の少ないものである
ことが好ましい。

【０２５２】さらに、本発明の装置のマイクロ波プラズ
マＣＶＤ法によるｉ型半導体層の成膜室１０３Ａ，１０
３Ｂには、マイクロ波電力とともに高周波電力あるいは
直流電力を、マイクロ波プラズマ形成空間内にバイアス
電極を設けて投入することが好ましい。

【０２５３】高周波電力を投入する場合、その電力は
０．０２〜２Ｗ／ｃｍ³ の範囲が好ましく、周波数とし
ては１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６
ＭＨｚの工業用周波数が好適に用いられる。また、直流
電力を投入する場合、バイアス電極側が正になる向きに
１０〜３００Ｖの電圧をスパーク等の異常放電の起こら
ない範囲内で投入することが好ましい。

【０２５４】このようなマイクロ波電力を成膜室に投入
し、望ましくは同時に高周波あるいは直流電力を投入
し、成膜室内において原料ガスを電離、分解して、帯状
基板上にｉ型のシリコン系非単結晶半導体層の形成を行
なう。

【０２５５】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２５６】（成膜室１０４における成膜条件）成膜室
１０４Ａ，１０４Ｂ，１０４Ｃにおいては高周波プラズ
マＣＶＤ法によってｉ型のシリコン系非単結晶半導体層
が形成される。

【０２５７】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物をとしては
ＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，ＳｉＦ₄ ，ＳｉＦＨ₃ ，ＳｉＦ
₂ Ｈ₂ ，ＳｉＦ₃ Ｈ，Ｓｉ₃Ｈ₅ ，ＳｉＤ₄ ，ＳｉＨＤ₃
，ＳｉＨ₂ Ｄ₂ ，ＳｉＨ₃ Ｄ，Ｓｉ₂ Ｄ₃ Ｈ₃ 等が挙
げられる。また、原料ガスには光学的バンドギャップを
狭める目的でＧｅ原子を含有するガス化し得る化合物を
含んでいても良い。

【０２５８】具体的にＧｅ原子を含有するガス化し得る
化合物としてはＧｅＨ₄ ，ＧｅＤ₄，ＧｅＦ₄ ，ＧｅＦ
Ｈ₃ ，ＧｅＦ₂ Ｈ₂ ，ＧｅＦ₃ Ｈ，ＧｅＨＤ₃ ，ＧｅＨ
₂ Ｄ ₂ ，ＧｅＨ₃ Ｄ等が挙げられる。さらにまた、原料
ガスには光学的バンドギャップを広げる目的でＣ，Ｏ，
Ｎ等の原子を含有するガス化し得る化合物を含んでいて
も良い。

【０２５９】具体的にＣ原子を含有するガス化し得る化
合物としてはＣＨ₄ ，ＣＤ₄ ，Ｃ_nＨ_2n+2（ｎは整
数），Ｃ_n Ｈ_2n（ｎは整数），Ｃ₂ Ｈ₂ ，Ｃ₆ Ｈ₆ ，Ｃ
Ｏ₂ ，ＣＯ等が挙げられる。

【０２６０】Ｏ原子を含有するガス化し得る化合物とし
てはＯ₂ ，ＣＯ，ＣＯ₂ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ，ＣＨ
₃ ＣＨ₂ ＯＨ，ＣＨ₃ ＯＨ等が挙げられる。

【０２６１】Ｎ原子を含有するガス化し得る化合物とし
てはＮ₂ ，ＮＨ₃ ，ＮＤ₃ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ等が
挙げられる。

【０２６２】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族ま
たは第III 族の原子を含有するガス化し得る化合物を含
んでいてもよい。

【０２６３】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ ，Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ ｌ，ＰＦ₃ ，
ＰＦ ₅ ，ＰＣｌ₃ ，ＰＣｌ₅ ，ＰＢｒ₃ ，ＰＢｒ₅ ，Ｐ
ｌ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ ，ＡｓＦ₃ ，ＡｓＣｌ₃ ，ＡｓＢｒ₃ ，Ａ
ｓＦ₅ ，ＳｂＦ₃ ，ＳｂＦ₅ ，ＳｂＣｌ₃ ，ＳｂＣｌ
₅ ，ＢｉＨ₃ ，ＢｉＣｌ ₃ ，ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ ，ＰＦ₃ ，ＡｓＨ₃ が適してい
る。

【０２６４】第III 族原子導入用の出発物質として有効
に使用されるものとしては、具体的にはＢ原子導入用に
はＢ₂ Ｈ₆ ，Ｂ₄ Ｈ₁₀，Ｂ₅ Ｈ₉ ，Ｂ₅ Ｈ₁₁，Ｂ₆
Ｈ₁₂，Ｂ ₆ Ｈ₁₀等の水素化ホウ素、ＢＦ₃ ，ＢＣｌ₃ 等
のハロゲン化ホウ素を挙げることができる。このほかに
ＡｌＣｌ₃ ，ＧａＣｌ₃ ，ＩｎＣｌ₃ 等も挙げることが
でできる。

【０２６５】また、原料ガスにはＨ₂ ，Ｄ₂ ，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。

【０２６６】該成膜室に投入される放電電力は前記原料
ガスを電離し高周波プラズマを形成するためのものであ
り、少なくとも高周波電力を含む。投入される高周波電
力は成膜室に導入される原料ガスの流量に応じて適宜決
定されるが、プラズマ形成空間に対して０．００１〜１
Ｗ／ｃｍ³ の範囲が好ましく、リップル等の変動が少な
い安定した連続発振波であることが望ましい。高周波電
力の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ま
しく、１３．５６ＭＨｚの工業用周波数が好適に用いら
れ、周波数の変動の少ないものであることが好ましい。

【０２６７】高周波電力とともに直流電力を投入しても
よく、高周波放電電極や放電電極とは別に設けた電極
に、電極側が正になる向きに１０〜２００Ｖの電圧をス
パーク等の異常放電の起こらない範囲内で投入すること
が好ましい。

【０２６８】このような高周波電力を成膜室に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｉ型のシリコ
ン系非単結晶半導体層の形成を行なう。

【０２６９】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２７０】（成膜室１０５Ａ，１０５Ｂ，１０５Ｃに
おける成膜条件）成膜室１０５Ａ，１０５Ｂ，１０５Ｃ
においてはプラズマドーピングによってｐ（またはｎ）
型のシリコン系非単結晶半導体層が形成される。

【０２７１】該成膜室に導入される原料ガスとしてはｉ
型の非単結晶半導体層表面近傍をプラズマドーピングに
よってｐ（またはｎ）型にするために周期律表第III 族
（または第Ｖ族）の原子を含有するガス化し得る化合物
を含む。

【０２７２】第III 族原子導入用の物質として有効に使
用されるものとして、具体的にはＢ原子導入用にはＢ₂
Ｈ₆ ，Ｂ₄ Ｈ₁₀，Ｂ₅ Ｈ₉ ，Ｂ₅ Ｈ₁₁，Ｂ₆ Ｈ₁₂，Ｂ₆
Ｈ₁₀等の水素化ホウ素、ＢＦ₃ ，ＢＣｌ₃ 等のハロゲン
化ホウ素を挙げることができる。このほかにＡｌＣｌ
₃ ，ＧａＣｌ₃ ，ＩｎＣｌ₃ 等も挙げることができる。
特にＢ₂ Ｈ₆ ，ＢＦ₃ が適している。

【０２７３】第Ｖ族原子導入用の出発物資として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ₃ ，Ｐ₂ Ｈ₄ 等の水素化リン、ＰＨ₄ Ｉ，ＰＦ₃ ，
ＰＦ ₅ ，ＰＣｌ₃ ，ＰＣｌ₅ ，ＰＢｒ₃ ，ＰＢｒ₅ ，Ｐ
Ｉ₃ 等のハロゲン化リンを挙げることができる。このほ
かにＡｓＨ₃ ，ＡｓＦ₃ ，ＡｓＣｌ₃ ，ＡｓＢｒ₃ ，Ａ
ｓＦ₅ ，ＳｂＦ₃ ，ＳｂＦ₅ ，ＳｂＣｌ₃ ，ＳｂＣｌ
₅ ，ＢｉＨ₃ ，ＢｉＣｌ ₃ ，ＢｉＢｒ₃ 等も挙げること
ができる。特にＰＨ₃ ，ＰＦ₃ ，ＡｓＨ₃ が適してい
る。

【０２７４】また、原料ガスにはＨ₂ ，Ｄ₂ ，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。

【０２７５】更に、原料ガスには所望の膜厚の不順物ド
ープ層を堆積によって形成するには十分少ない量のＳｉ
原子を含有するガスおよびＣ，Ｏ，Ｎ等の原子を含有す
るガスを含んでいても良い。

【０２７６】尚、このようなＳｉ原子を含有するガスと
してはＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，ＳｉＦ₄ ，ＳｉＦＨ₃ ，
ＳｉＦ₂ Ｈ₂ ，ＳｉＦ₃ Ｈ，Ｓｉ₃ Ｈ₈ ，ＳｉＤ₄ ，Ｓ
ｉＨＤ₃ ，ＳｉＨ₂ Ｄ₂ ，ＳｉＨ₃ Ｄ，Ｓｉ₂ Ｄ₃ Ｈ₃
等が挙げられる。また、Ｃ原子を含有するガスとしては
ＣＨ₄ ，ＣＤ₄ ，Ｃ_n Ｈ_2n+2（ｎは整数），Ｃ_n Ｈ
_2n（ｎは整数），Ｃ₂ Ｈ₂ ，Ｃ₆ Ｈ₆ ，ＣＯ₂ ，ＣＯ等
が、Ｏ原子を含有するガスとしてはＯ₂ ，ＣＯ，ＣＯ
₂ ，ＮＯ，ＮＯ₂ ，Ｎ₂ Ｏ，ＣＨ₃ ＣＨ₂ ＯＨ，ＣＨ ₃
ＯＨ等が、Ｎ原子を含有するガスとしてはＮ₂ ，ＮＨ
₃ ，ＮＤ₃ ，ＮＯ，ＮＯ ₂ ，Ｎ₂ Ｏ等が挙げられる。

【０２７７】該成膜室に投入される放電電力は、低周
波、高周波、マイクロ波等前記原料ガスを電離しグロー
放電プラズマを形成するためのものであるが、好ましく
は５ｋ〜５００ｋＨｚの低周波電力である。

【０２７８】投入電力はプラズマ形成空間の体積に対し
て０.００１〜１Ｗ／ｃｍ ³ の範囲が好ましく、リップル
等の変動が少ない安定した連続発振であることが望まし
い。

【０２７９】放電電力とともに直流電力を投入してもよ
く、放電電極や放電電極とは別に設けた電極に、電極側
が正になる向きに１０〜２００Ｖの電圧をスパーク等の
異常放電の起こらない範囲内で投入することが好まし
い。

【０２８０】このような放電電力を成膜室に投入し、好
ましくは同時に直流電力を投入し、成膜室内において原
料ガスを電離、分解して、帯状基板上にｐ（またはｎ）
型のシリコン系非単結晶半導体層の形成を行なう。

【０２８１】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。

【０２８２】帯状基板を連続的に移動させながら、各成
膜室１０２Ａ〜１０５Ｃ内において同時に上述のような
半導体層の形成を一定時間続け、表面に半導体積層膜を
形成した帯状基板を一定の長さ形成し、巻き取り室１０
６内の巻き取りボビン１１０に連続的に巻き取る。

【０２８３】帯状基板の取り出し工程 表面に半導体積層膜が形成された帯状基板が一定長さ形
成され、巻き取り室のボビンに巻き取られたら、各成膜
室１０２Ａ〜１０５Ｃへの放電電力の投入、原料ガスの
供給および帯状基板の移動、加熱を停止し、各ガスゲー
トへのゲートガスの供給も停止する。各室１０１〜１０
６内を一度各室に連続された真空ポンプによって排気
し、成膜室１０３の排気を高真空ポンプから低真空ポン
プに切り替える。

【０２８４】次に各成膜室１０２Ａ〜１０５Ｃ内および
に各成膜室に原料ガス供給した原料ガス供給系をＨｅ，
Ａｒ等の不活性ガスによって十分にパージする。

【０２８５】各成膜室および各成膜室に原料ガスを供給
した原料ガス供給系のパージが終了したら、各室１０１
〜１０６の排気を停止し、各室１０１〜１０６内にＨ
ｅ，Ａｒ等の不活性ガスを大気圧よりやや低い圧力に充
填して、各室内および帯状基板を冷却する。

【０２８６】各室内および帯状基板が室温近くまで冷却
されたら、装置内部に乾燥Ｎ₂ ，Ａｒ，Ｈｅ等ガスを導
入して装置を大気圧にし、各ボビンにかかっている駆動
力、トルクを落とし、帯状基板の巻き出し室１０１から
巻き取り室１０６までの部分を残して巻き取り室１０６
内で切り、帯状基板が巻き取り室１０６から帯状基板が
巻かれたボビン１１０を取り出す。

【０２８７】なお、本発明の装置において、帯状基板を
装置内に投入するあるいは装置外に取り出すにあたり、
帯状基板の巻き出し室１０１や巻き取り室１０６の内部
は大気にさらされることになるが、一連の成膜室１０２
Ａ〜１０５Ｃ内に大気が流入すると成膜室内壁面に水蒸
気や酸素等の不純物ガスが吸着し、形成される半導体膜
の特性に影響を及ぼす場合がある。したがって、帯状基
板の巻き出し室１０１と成膜室１０２Ａの間および帯状
基板の巻き取り室１０６と成膜室１０５Ｃとの間に適宜
の大気流入防止手段を設けて、いわゆるロードロック構
造としてもよい。この場合、大気流入防止手段として
は、成膜室１０２Ａ〜１０５Ｃの内部を減圧状態に保つ
ための真空シール手段や、成膜室１０２Ａ〜１０５Ｃに
膜形成に影響を与えないＨｅ等の不活性ガスや高純度窒
素等のガスを導入して大気圧以上に加圧し、巻き出し室
１０１や巻き取り室１０６への清浄なガスの流れを形成
して大気の流入を阻止するガス流による大気流入阻止手
段等が挙げられる。

【０２８８】ただし、シール構造を設ける場合、成膜室
１０２Ａ〜１０５Ｃを真空に保持したまま、成膜室１０
２Ａ〜１０５Ｃの内部に帯状基板を貫通させることはき
わめて困難なので、帯状基板１０８が成膜室１０２Ａ〜
１０５Ｃを貫通した状態で真空封止状態が維持できるよ
うに、シール構造としては帯状基板を挟み込んだ形で真
空を保持できるように設計されたＯリング、ガスケッ
ト、ヘリコフレックス、磁性流体等を用いた機械的封止
構造とすることが望ましい。

【０２８９】また、上記の大気流入防止手段はマイクロ
波ＣＶＤ法によるｉ型半導体層成膜室１０３に設けても
よい。マイクロ波プラズマＣＶＤ法によるｉ型半導体層
成膜室１０３では高速成膜が行われるため、その内部に
は他の成膜室よりも多量の半導体膜が付着する。多量の
膜が付着したまま半導体膜の形成を続けると、マイクロ
波導入窓のマイクロ波透過率が低下して投入電力が低下
したり、剥がれた膜片が半導体膜に付着して欠陥が発生
したりするため、成膜室１０３の内部は定期的に清掃す
る必要がある。その際に他の成膜室に大気が流入して影
響を及ぼすことを防止するためにも、上記の大気流入防
止手段を配設することは有効で、成膜室１０３と他の成
膜室との間にも大気流入防止手段を配設することが望ま
しい。

【０２９０】以上の一連の工程によって、本発明の装置
によって帯状基板上に連続的に半導体積層膜を形成する
ことができる。

【０２９１】

【実施例】以下、本発明を半導体積層膜の連続形成装置
を用いての具体的な実施例（製造例）を示すが、本発明
はこれらの製造例によって何ら限定されるものではな
い。

【０２９２】製造例１ 装置例１で示した本発明の半導体積層膜の連続形成装置
を用い、基板上にｉ型半導体層がそれぞれ非晶質シリコ
ンゲルマニウム、非晶質シリコンゲルマニウム、非晶質
シリコンからなる３個のｎｉｐ構造の光起電力素子を順
に積層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結
晶半導体の積層膜を連続的に形成した。なお、成膜室１
０３および１０４Ｂにおいてはｉ型半導体層を原料ガス
中のゲルマニウム原子を含有する原料ガスの濃度の異な
る複数の反応室で形成するようにして、成膜室１０３お
よび１０４Ｂで連続的に形成されるｉ型半導体層のゲル
マニウムの含有量が膜厚方向に変化するようにした。

【０２９３】まず、ＳＵＳ４３０ＢＡ製の帯状のステン
レス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍ
ｍ）の表面にスパッタリング法により５００ｎｍのＡｇ
層と、約２μｍのＺｎＯ透明導電層とを形成・積層し
た、微小な凹凸表面を有する帯状基板をボビン１０９に
巻き付けた状態で帯状基板の巻き出し室１０１にセット
し、該帯状基板を各ガスゲート１０７を介して成膜室１
０２Ａ〜１０５Ｃを貫通させ、帯状基板の巻き取り室１
０６まで渡し、弛まない程度に張力をかけた。

【０２９４】なお、帯状基板の巻き取り室１０６には十
分に乾燥したアラミド紙製の保護フィルム（デュポン製
ノーメックス（商品名）、幅１２ｃｍ×長さ２００ｍ×
厚さ０．０５ｍｍ）の巻き付けられたボビンをセット
し、帯状基板とともに該保護フィルムが巻き込まれるよ
うにした。

【０２９５】帯状基板をセットした後、各室１０１〜１
０６内を不図示のロータリーポンプとメカニカルブース
ターポンプを組み合わせたポンプで一度真空排気し、引
き続き排気しながらＨｅガスを導入して約２００Ｐａの
Ｈｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキ
ングした。

【０２９６】加熱ベーキングの後、各室１０１〜１０６
を一度真空排気し、引き続き成膜室１０１，１０２Ａ，
１０４Ａ，１０５Ａ，１０２Ｂ，１０４Ｂ，１０５Ｂ，
１０２Ｃ，１０４Ｃ，１０５Ｃ，１０６をそれぞれの成
膜室に接続したロータリーポンプとメカニカルブースタ
ーポンプを組み合わせたポンプで、成膜室１０３を成膜
室に接続した２台の油拡散ポンプ（バリアン社製ＨＳ−
１６）で排気しながら、各ガスゲート１０７にゲートガ
スとしてＨ₂ を各５００ｓｃｃｍ、各成膜室１０２Ａ〜
１０５Ｃにそれぞれの原料ガスを所定流量導入した。そ
して、各室１０１〜１０６の排気管に設けたスロットル
バルブの開度を調節することにより、帯状基板の巻き出
し室１０１、巻き取り室１０６の内圧を１２５Ｐａに、
成膜室１０２Ａ，１０３，１０４Ａ，１０５Ａ，１０２
Ｂ，１０４Ｂ，１０５Ｂ，１０２Ｃ，１０４Ｃ，１０５
Ｃの内圧をそれぞれ１３０Ｐａ，約１Ｐａ，１３５Ｐ
ａ，１３０Ｐａ，１３０Ｐａ，１３５Ｐａ，１３０Ｐ
ａ，１３０Ｐａ，１３５Ｐａ，１３０Ｐａに設定した。

【０２９７】各室の圧力が安定したところで、帯状基板
の巻き取り室１０６の巻き取りボビン１１０を回転さ
せ、帯状基板１０８を成膜室１０２Ａから１０５Ｃに向
かう方向に１００ｃｍ／分の一定速度で連続的に移動さ
せた。また、各成膜室１０２Ａ〜１０５Ｃ内に設けた不
図示の温度制御装置により、移動する帯状基板が各成膜
室の成膜空間内で所定の温度になるように温度制御を行
った。

【０２９８】帯状基板の温度が安定したところで、成膜
室１０２Ａ，１０４Ａ，１０２Ｂ，１０４Ｂ，１０２
Ｃ，１０４Ｃに平行平板電極から１３．５６ＭＨｚの高
周波電力を、成膜室１０３の内部に設けた３個の成膜室
に、それぞれの成膜室の片側の側壁に設けたマイクロ波
導入窓から２．４５ＧＨｚのマイクロ波電力を、成膜室
１０５Ａ，１０５Ｂ，１０５Ｃに平行平板電極から７５
ｋＨｚの低周波電力をそれぞれ不図示の電源からマッチ
ング装置を介して投入した。

【０２９９】更に、成膜室１０３の内部の３個の成膜室
にはマイクロ波導入窓前方に帯状基板に平行に配設した
棒状バイアス電極から１３．５６ＭＨｚの高周波電力を
不図示の電源からマッチング装置を介して投入した。

【０３００】尚、成膜室１０３の内部の３個の成膜室の
帯状基板移動方向に対する長さは全て約２０ｃｍであっ
たが、帯状基板表面とプラズマとの間に一定の長さの遮
蔽板（プラズマ漏れガード兼用）を設けることによって
半導体層の形成領域の帯状基板移動方向に対する長さを
調節した。

【０３０１】放電電力の投入により各成膜室１０２Ａ〜
１０５Ｃ内の原料ガスはプラズマ化し、各成膜室内で連
続的に移動する帯状基板表面に半導体膜の形成が行わ
れ、帯状基板表面に連続的にｎｉｐｎｉｐｎｉｐ構造の
半導体積層膜が形成された。

【０３０２】表１に第１番目の光起電力素子を形成する
成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表２
に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃
至１０５Ｂにおける成膜条件を、表３に第３番目の光起
電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおけ
る成膜条件を示す。

【０３０３】

【表１】

【０３０４】

【表２】

【０３０５】

【表３】 帯状基板の搬送を開始してから連続して１８０分間移動
させ、その間に１７０分間連続して半導体積層膜の形成
を行った。

【０３０６】約１７０ｍに亘って半導体積層膜を形成し
た後、放電電力の投入と、原料ガスの導入と、帯状基板
および成膜室の加熱とを停止し、成膜室内のパージを行
い、帯状基板および装置内部を十分冷却してから装置を
開け、ボビン１１０に巻かれた帯状基板を帯状基板の巻
き取り室１０６から装置の外へ取り出した。

【０３０７】更に、取り出した帯状基板を連続モジュー
ル化装置によって連続的に加工し、本発明の装置で形成
した半導体積層膜の上に、透明電極として全面に７０ｎ
ｍのＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）薄膜を形成し、集
電電極として一定間隔に細線状のＡｇ電極を形成し、単
位素子の直列化等のモジュール化を行うことにより、バ
ンドギャップの異なる光起電力素子を積層した３層タン
デム型太陽電池によって構成された３５ｃｍ×３５ｃｍ
の太陽電池モジュールを連続的に作製した。

【０３０８】作製した太陽電池の層構成の模式図を図９
に示す。

【０３０９】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００として相対値で１．１６と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±２％以内に減少した。

【０３１０】比較例１−１ 装置例１で示した本発明の装置から高周波プラズマＣＶ
Ｄ法によるｉ型半導体層の成膜室１０４Ａを除き、ｐ型
半導体層の成膜室１０５Ａ，１０５Ｂ，１０５Ｃをそれ
ぞれ高周波プラズマＣＶＤ法による成膜室に変えた従来
から公知の構成の装置を用いて、マイクロ波プラズマＣ
ＶＤ法によるｉ型半導体層上の高周波プラズマＣＶＤ法
によるｉ型半導体層の形成をやめ、ｐ型半導体層を高周
波プラズマＣＶＤ法によって形成するようにした以外は
製造例１と同様にしてｎｉｐｎｉｐｎｉｐ構造のシリコ
ン系非単結晶半導体の積層膜を連続的に形成し、太陽電
池モジュールを作製した。

【０３１１】表４に第１番目の光起電力素子を形成する
成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表５
に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃
至１０５Ｂにおける成膜条件を、表６に第３番目の光起
電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおけ
る成膜条件を示す。

【０３１２】

【表４】

【０３１３】

【表５】

【０３１４】

【表６】 作製した太陽電池モジュールについて、ＡＭ１．５（１
００ｍＷ／ｃｍ² ）の疑似太陽光照射下にて特性評価を
行ったところ、その光電変換効率の平均値は、製造例１
で作製した太陽電池モジュールの光電変換効率の平均値
を１．１６とした相対値で１．００と低かった。また、
モジュール間の光電変換効率のバラツキも±５％と大き
かった。

【０３１５】比較例１−２ 装置例１で示した本発明の装置のｐ型半導体層の成膜室
１０５Ａ，１０５Ｂ，１０５Ｃをそれぞれ高周波プラズ
マＣＶＤ法による成膜室に変えた装置を用いて、ｐ型半
導体層を高周波プラズマＣＶＤ法によって形成するよう
にした以外は製造例１と同様にしてｎｉｐｎｉｐｎｉｐ
構造のシリコン系非単結晶半導体の積層膜を連続的に形
成し、太陽電池モジュールを作製した。

【０３１６】表７に第１番目の光起電力素子を形成する
成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表５
に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃
至１０５Ｂにおける成膜条件を、表６に第３番目の光起
電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにおけ
る成膜条件を示す。

【０３１７】

【表７】 作製した太陽電池モジュールについて、ＡＭ１．５（１
００ｍＷ／ｃｍ² ）の疑似太陽光照射下にて特性評価を
行ったところ、その光電変換効率の平均値は、製造例１
で作製した太陽電池モジュールの光電変換効率の平均値
を１．１６とした相対値で１．０３と低かった。また、
モジュール間の光電変換効率のバラツキも±５％と大き
かった。

【０３１８】製造例２ 装置例１で示した本発明の半導体積層膜の連続形成装置
を用い、プラズマドーピングによるｐ型半導体層の成膜
室１０５Ａ，１０５Ｂ，１０５Ｃの放電周波数を７５ｋ
Ｈｚから４００ｋＨｚに変えた以外は製造例１と同様に
して、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半
導体の積層膜を連続的に形成した。そして更にモジュー
ル化を行い、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製し
た。

【０３１９】作製した太陽電池の層構成の模式図を図９
に示す。

【０３２０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１６と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±２％以内に減少した。

【０３２１】製造例３ 装置例１で示した本発明の半導体積層膜の連続形成装置
を用い、プラズマドーピングによるｐ型半導体層の成膜
室１０５Ａ，１０５Ｂ，１０５Ｃに導入する原料ガス中
にＳｉＨ₄ ガスを約１０ｎｍの半導体層を堆積によって
形成するには十分に少ない量の３ｓｃｃｍだけ加えた以
外は製造例１と同様にして、ｎｉｐｎｉｐｎｉｐ構造の
シリコン系非単結晶半導体の積層膜を連続的に形成し
た。そして更にモジュール化を行い、バンドギャップの
異なる光起電力素子を積層した３層タンデム型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュールを連続的に作製した。

【０３２２】作製した太陽電池の層構成の模式図を図９
に示す。

【０３２３】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１４と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±２％以内に減少した。

【０３２４】比較例３ 装置例１で示した本発明の装置のｐ型半導体層の成膜室
に導入する原料ガス中にＳｉＨ₄ ガスを約１０ｎｍの半
導体層を堆積によって形成するには十分な量の３０ｓｃ
ｃｍだけ加えて、ｐ型半導体層を低周波プラズマＣＶＤ
法によって形成するようにした以外は製造例３と同様に
して、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半
導体の積層膜を連続的に形成した、太陽電池モジュール
を作製した。

【０３２５】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対比較で、０．８５と
低かった。また、モジュール間の光電変換効率のバラツ
キは±６％と大きかった。

【０３２６】製造例４ 装置例１で示した本発明の半導体積層膜の連続形成装置
を用い、成膜室１０２Ａ，１０２Ｂ，１０２Ｃでｐ型半
導体層を、成膜室１０５Ａ，１０５Ｂ，１０５Ｃでｎ型
半導体層を形成するようにして、形成する半導体層の伝
導型を逆に変えた以外は製造例１と同様にして、ｐｉｎ
ｐｉｎｐｉｎ構造のシリコン系非単結晶半導体の積層膜
を連続的に形成した。そして更にモジュール化を行い、
バンドギャップの異なる光起電力素子を積層した３層タ
ンデム型太陽電池によって構成された３５ｃｍ×３５ｃ
ｍの太陽電池モジュールを連続的に作製した。

【０３２７】表８に第１番目の光起電力素子を形成する
成膜室１０２Ａ乃至１０５Ａにおける成膜条件を、表９
に第２番目の光起電力素子を形成する成膜室１０２Ｂ乃
至１０５Ｂにおける成膜条件を、表１０に第３番目の光
起電力素子を形成する成膜室１０２Ｃ乃至１０５Ｃにお
ける成膜条件を示す。

【０３２８】

【表８】

【０３２９】

【表９】

【０３３０】

【表１０】 作製した太陽電池の層構成の模式図を図１０に示す。

【０３３１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｐ型半導体層およびｎ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１６と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±２％以内に減少した。

【０３３２】製造例５ 装置例１で示した本発明の半導体積層膜の連続形成装置
を用い、帯状基板としてＳＵＳ４３０ＢＡにＡｇ層とＺ
ｎＯ層をスパッタリングしたものから表面を十分に洗
浄、脱脂したＳＵＳ４３０ＢＡに変えた以外は製造例１
と同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非
単結晶半導体の積層膜を連続的に形成した。そして更に
モジュール化を行い、バンドギャップの異なる光起電力
素子を積層した３層タンデム型太陽電池によって構成さ
れた３５ｃｍ×３５ｃｍの太陽電池モジュールを連続的
に作製した。

【０３３３】作製した太陽電池の層構成の模式図を図９
に示す。

【０３３４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、帯状基板としてＳＵＳ４３０ＢＡを用い、基板上に
第１番目に形成される光起電力素子のｉ型半導体層をマ
イクロ波プラズマＣＶＤ法のみで形成し、ｎ型半導体層
およびｐ型半導体層を高周波プラズマＣＶＤ法によって
形成する従来のロール・ツー・ロール方式の装置を用い
て作製した太陽電池モジュールの光電変換効率の平均値
を１．００とした相対値で１．１６と良好な値を示し
た。また、従来の装置を用いて作製した場合に±５％あ
ったモジュール間の光電変換効率のバラツキは±２％以
内に減少した。

【０３３５】製造例６ 装置例２で示した本発明の半導体積層膜の連続形成装置
を用い、帯状基板表面をグロー放電洗浄され、マイクロ
波プラズマＣＶＤ法によるｉ型半導体層の形成前に高周
波プラズマＣＶＤ法によるｉ型半導体層が形成され、ｐ
型半導体層の形成前にｉ型半導体層表面が水素プラズマ
処理されるようにした以外は製造例１とほぼ同様にし
て、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲ
ルマニウム、非晶質シリコンゲルマニウム、非晶質シリ
コンからなる３個のｎｉｐ構造の光起電力素子を順に積
層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半
導体の積層膜を連続的に形成した。そして更にモジュー
ル化を行い、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製し
た。

【０３３６】なお、グロー放電洗浄はＨｅの高周波プラ
ズマで行い、水素プラズマ処理は低周波プラズマで行っ
た。

【０３３７】表１１に第１番目の光起電力素子を形成す
る成膜室２１１乃至２０５Ａにおける成膜条件および表
面処理条件を、表１２に第２番目の光起電力素子を形成
する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件およ
び表面処理条件を、表１３に第３番目の光起電力素子を
形成する成膜室２０２Ｃ乃至２０５Ｃにおける成膜条件
および表面処理条件を示す。

【０３３８】

【表１１】

【０３３９】

【表１２】

【０３４０】

【表１３】 作製した太陽電池の層構成の模式図を図１１に示す。

【０３４１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１８と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±１．５％以内に減少した。

【０３４２】製造例７ 装置例２で示した本発明の半導体積層膜の連続形成装置
を用い、帯状基板表面をグロー放電洗浄され、マイクロ
波プラズマＣＶＤ法によるｉ型半導体層の形成前に高周
波プラズマＣＶＤ法によるｉ型半導体層が形成され、ｎ
型半導体層の形成前にｉ型半導体層表面が水素プラズマ
処理されるようにした以外は製造例４とほぼ同様にし
て、ｐｉｎｐｉｎｐｉｎ構造のシリコン系非単結晶半導
体の積層膜を連続的に形成した。そして更にモジュール
化を行い、バンドギャップの異なる光起電力素子を積層
した３層タンデム型太陽電池によって構成された太陽電
池モジュールを連続的に作製した。

【０３４３】なお、グロー放電洗浄はＨｅの高周波プラ
ズマで行い、水素プラズマ処理は低周波プラズマで行っ
た。

【０３４４】表１４に第１番目の光起電力素子を形成す
る成膜室２１１乃至２０５Ａにおける成膜条件および表
面処理条件を、表１５に第２番目の光起電力素子を形成
する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件およ
び表面処理条件を、表１６に第３番目の光起電力素子を
形成する成膜室２０２Ｃ乃至２０５Ｃにおける成膜条件
および表面処理条件を示す。

【０３４５】

【表１４】

【０３４６】

【表１５】

【０３４７】

【表１６】 作製した太陽電池の層構成の模式図を図１２に示す。

【０３４８】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｐ型半導体層およびｎ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１８と良好
な値を示した。また、従来の装置を用いて作製した場合
に±５％あったモジュール間の光電変換効率のバラツキ
は±１．５％以内に減少した。製造例８ 装置例２で示した構成の本発明の半導体積層膜の連続形
成装置を用い、幅３６ｃｍの幅広の帯状基板を使用した
以外は製造例６とほぼ同様にして、ｎｉｐｎｉｐ構造の
シリコン系非単結晶半導体の積層膜を連続的に形成し、
バンドギャップの異なる太陽電池セルを積層した３層タ
ンデム型太陽電池によって構成された、３５ｃｍ×３５
ｃｍの太陽電池モジュールを連続的に作製した。

【０３４９】本製造例で用いた装置は、帯状基板の幅方
向に対する寸法のみ製造例１〜７で用いた装置の３倍で
あった。マイクロ波プラズマＣＶＤ法による成膜室２０
３内に３個備えられた成膜室には、それぞれ帯状基板の
両側にマイクロ波投入手段が対向して配設され、計６個
のマイクロ波投入手段からマイクロ波電力を投入した。
尚、対向して配設されたマイクロ波投入手段の電界方向
は互いに垂直であった。

【０３５０】表１７に第１番目の光起電力素子を形成す
る成膜室２１１乃至２０５Ａにおける成膜条件および表
面処理条件を、表１８に第２番目の光起電力素子を形成
する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件およ
び表面処理条件を、表１９に第３番目の光起電力素子を
形成する成膜室２０２Ｃ乃至２０５Ｃにおける成膜条件
および表面処理条件を示す。

【０３５１】

【表１７】

【０３５２】

【表１８】

【０３５３】

【表１９】 作製した太陽電池の層構成の模式図を図１１に示す。

【０３５４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、基板上に第１番目に形成される光起電力素子のｉ型
半導体層をマイクロ波プラズマＣＶＤ法のみで形成し、
ｎ型半導体層およびｐ型半導体層を高周波プラズマＣＶ
Ｄ法によって形成する従来のロール・ツー・ロール方式
の装置を用いて作製した太陽電池モジュールの光電変換
効率の平均値を１．００とした相対値で１．１８と良好
な値を示した。また、従来の装置を用いて作製した場合
に±６％あったモジュール間の光電変換効率のバラツキ
は±２．０％以内に減少しており、大面積にわたって高
品質の光起電力素子用の半導体積層膜が均一性良く形成
されたことを確認した。

【０３５５】

【発明の効果】本発明の装置及び方法によれば、ロール
・ツー・ロール方式で、高品質の光起電力素子用の半導
体積層膜を大面積に特性のバラツキやムラなく、高速か
つ連続的に形成することができる。

【０３５６】さらに、本発明の装置によれば、光劣化が
少なく、高い光電変換効率と高い出力電圧が得られる３
層タンデム型の光起電力素子用の半導体積層膜を大面積
に高速かつ連続的に形成することができる。

【図面の簡単な説明】

【図１】本発明の半導体積層膜の連続形成装置の一例を
示す模式図である。

【図２】本発明の半導体積層膜の連続形成装置の他の一
例を示す模式図である。

【図３】プラズマドーピングにおける放電周波数ｆと形
成された光起電力素子の開放電圧Ｖ_OCの関係を示す図で
ある。

【図４】本発明の装置におけるマイクロ波プラズマＣＶ
Ｄ法による成膜室の一例を示す模式図である。

【図５】成膜室ユニットの一例を示す模式図である。

【図６】本発明の装置における高周波プラズマＣＶＤ法
による成膜室の一例を示す模式図である。

【図７】（Ａ）は本発明の装置における帯状基板の巻き
出し室の一例を示す模式図、（Ｂ）は本発明の装置にお
ける帯状基板の巻き取り室の一例を示す模式図である。

【図８】ステアリング機構の一例を示す模式図である。

【図９】本発明の装置によって形成される光起電力素子
の層構成の一例を示す模式図である。

【図１０】本発明の装置によって形成される光起電力素
子の層構成の一例を示す模式図である。

【図１１】本発明の装置によって形成される光起電力素
子の層構成の一例を示す模式図である。

【図１２】本発明の装置によって形成される光起電力素
子の層構成の一例を示す模式図である。

【符号の説明】

１０１，２０１，７０２Ａ 帯状基板の巻き出し室 １０２Ａ，１０２Ｂ，１０２Ｃ，２０２Ａ，２０２Ｂ，
２０２Ｃ 高周波プラズマＣＶＤ法によるｎ（また
はｐ）型半導体層の成膜室 １０３，２０３ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室 １０４Ａ，１０４Ｂ，１０４Ｃ，２０４Ａ，２０４Ｂ，
２０４Ｃ 高周波プラズマＣＶＤ法によるｉ型半導
体の成膜室 １０５Ａ，１０５Ｂ，１０５Ｃ，２０５Ａ，２０５Ｂ，
２０５Ｃ プラズマドーピングによるｐ（または
ｎ）型半導体層の成膜室 １０６，２０６，７０２Ｂ 帯状基板の巻き取り室 １０７，２０７，４０３，４０４，６０３，６０４，７
０５Ａ，７０５Ｂガスゲート １０８，２０８，４０１，５０１，６０１，７０１Ａ，
７０１Ｂ，８０１ 帯状基板 １０９，２０９，７０３Ａ 帯状基板の巻き出しボ
ビン １１０，２１０，７０３Ｂ 帯状基板の巻き取りボ
ビン ７０６Ａ 保護フィルムの巻き取りボビン ７０６Ｂ 保護フィルムの巻き出しボビン ２１１ グロー放電洗浄室 ２１２ 高周波プラズマＣＶＤ法によるｉ型半導体
層の成膜室 ２１３Ａ，２１３Ｂ，２１３Ｃ 水素プラズマ処理
室 ４０２，６０２ 真空容器 ４０５，５０５ 放電室ユニット ４０６，４０７，４０８，５０６，５０７，５０８
成膜室 ４０９，４１０，４１１，５１１，６０７ 原料ガ
ス導入管 ４１２，４１３，４１４，５１４ 圧力測定管 ４１５，４１６，４１７，５１５，５１６，５１７
バイアス電極 ４１８，４１９，４２０，５１８，５１９，５２０
マイクロ波導入窓 ４２１，４２２，４２３，４２４，５２１，５２２，５
２３，５２４ 穴開き仕切板 ４２５，４２６，６０８，７０８Ａ，７０８Ｂ 排
気管 ４２７ 荒引き用排気管 ４２８，５２８ 粉受け板 ４２９，５２９，６１１ プラズマ漏れガード ４３０ 成膜室温度制御装置 ４３１，６１２ 蓋 ４３２，６１３，６１４ ランプヒーター ４３３，４３４，４３５ 基板温度制御装置 ４３６，４３７，４３８，４３９，６１５，６１６
熱電対 ４４０，６１７ リフレクター ４４１，４４５，６１８ 支持ローラー ４４２ 分離通路 ４４３，４４４ ゲートガス導入管 ５５０ 矩形導波管 ５５１ モード変換器 ５５２，５５３ アルミナセラミックス製円板 ６０５ 放電室 ６０６ 放電電極 ６０９ ブロックヒーター ６１０ 放電室外部排気口 ７０４Ａ，７０４Ｂ，８０４ ローラー ７０７Ａ，７０７Ｂ 保護フィルム ８０２ 横ずれ検知機構 ８０３ 回転機構 ８０５ 帯状基板の移動方向 ８０６ 軸受 ９０１，１００１，１１０１，１２０１ 基板 ９０２Ａ，９０２Ｂ，９０２Ｃ，１１０２Ａ，１１０２
Ｂ，１１０２Ｃ 高周波プラズマＣＶＤ法によるｎ型半導体層 ９０３，１００３，１１０３，１２０３ マイクロ
波プラズマＣＶＤ法によるｉ型半導体層 ９０４Ａ，９０４Ｂ，９０４Ｃ，１００４Ａ，１００４
Ｂ，１００４Ｃ，１１０４Ａ，１１０４Ｂ，１１０４
Ｃ，１１０８，１２０４Ａ，１２０４Ｂ，１２０４Ｃ，
１２０８ 高周波プラズマＣＶＤ法によるｉ型半導
体層 ９０５Ａ，９０５Ｂ，９０５Ｃ，１１０５Ａ，１１０５
Ｂ，１１０５Ｃ プラズマドーピングによるｐ型半導体層 ９０６，１００６，１１０６，１２０６ 透明導電
膜 ９０７，１００７，１１０７，１２０７ 集電電極 １００９Ａ，１００９Ｂ，１００９Ｃ，１２０９Ａ，１
２０９Ｂ，１２０９Ｃ 高周波プラズマＣＶＤ法に
よるｐ型半導体層 １０１０Ａ，１０１０Ｂ，１０１０Ｃ，１２１０Ａ，１
２１０Ｂ，１２１０Ｃ プラズマドーピングによる
ｎ型半導体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 秀男 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 保野 篤司 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−267568（ＪＰ，Ａ) 特開 平３−273614（ＪＰ，Ａ) 特開 平４−333289（ＪＰ，Ａ) 特開 平１−103829（ＪＰ，Ａ) 特開 平３−177077（ＪＰ，Ａ) 特開 平３−214676（ＪＰ，Ａ) 特開 平４−367221（ＪＰ，Ａ) 特開 平４−299576（ＪＰ，Ａ) 特開 平４−296062（ＪＰ，Ａ) 特開 平１−290267（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 31/04 - 31/078

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 連続して移動する帯状基板上に光起電力
   素子用のシリコン系非単結晶半導体の積層膜を連続的に
   形成する装置において、少なくとも帯状基板の巻き出し
   室と、 高周波プラズマＣＶＤ法によるｎ型半導体層成膜室と、 マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室
   と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｐ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｎ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｐ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｎ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｐ型半導体層成膜室と、 帯状基板の巻き取り室とを、 前記帯状基板を移動させる方向に沿ってこの順に配置
   し、かつ各々をガスゲートを介して接続して、前記各成
   膜室を貫通し連続して移動する前記帯状基板上に、ｎｉ
   ｐｎｉｐｎｉｐ構造の光起電力素子用のシリコン系非単
   結晶半導体の積層膜を連続的に形成するようにしたこと
   を特徴とする光起電力素子用半導体積層膜の連続形成装
   置。
2. 【請求項２】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｎ型半導体層成膜室と、前
   記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室との間
   に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層
   成膜室をガスゲートを介して配置した請求項１に記載の
   光起電力素子用半導体積層膜の連続形成装置。
3. 【請求項３】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、前
   記プラズマドーピングによるｐ型半導体層成膜室との間
   の少なくとも一箇所に、さらに水素プラズマ処理室をガ
   スゲートを介して配置した請求項１または２に記載の光
   起電力素子用半導体積層膜の連続形成装置。
4. 【請求項４】 前記ガスゲートを介して配置した前記帯
   状部材の巻き出し室と、前記高周波プラズマＣＶＤ法に
   よるｎ型半導体層成膜室との間に、さらにグロー放電洗
   浄室をガスゲートを介して配置した請求項１乃至３いず
   れか１項に記載の光起電力素子用半導体積層膜の連続形
   成装置。
5. 【請求項５】 前記プラズマドーピングによるｐ型半導
   体層成膜室における放電周波数が５ｋＨｚ乃至５００ｋ
   Ｈｚである請求項１乃至４いずれか１項に記載の光起電
   力素子用半導体積層膜の連続形成装置。
6. 【請求項６】 連続して移動する帯状基板上に光起電力
   素子用のシリコン系非単結晶半導体の積層膜を連続的に
   形成する装置において、少なくとも帯状基板の巻き出し
   室と、 高周波プラズマＣＶＤ法によるｐ型半導体層成膜室と、 マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室
   と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｎ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｐ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｎ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｐ型半導体層成膜室と、 高周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、 プラズマドーピングによるｎ型半導体層成膜室と、 帯状基板の巻き取り室とを、 前記帯状基板を移動させる方向に沿ってこの順に配置
   し、かつ各々をガスゲートを介して接続して、前記各成
   膜室を貫通し連続して移動する前記帯状基板上に、ｐｉ
   ｎｐｉｎｐｉｎ構造の光起電力素子用のシリコン系非単
   結晶半導体の積層膜を連続的に形成するようにしたこと
   を特徴とする光起電力素子用半導体積層膜の連続形成装
   置。
7. 【請求項７】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｐ型半導体層成膜室と、前
   記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室との間
   に、さらに高周波プラズマＣＶＤ法によるｉ型半導体層
   成膜室をガスゲートを介して配置した請求項６に記載の
   光起電力素子用半導体積層膜の連続形成装置。
8. 【請求項８】 前記ガスゲートを介して配置した前記高
   周波プラズマＣＶＤ法によるｉ型半導体層成膜室と、前
   記プラズマドーピングによるｎ型半導体層成膜室との間
   の少なくとも一箇所に、さらに水素プラズマ処理室をガ
   スゲートを介して配置した請求項６または７に記載の光
   起電力素子用半導体積層膜の連続形成装置。
9. 【請求項９】 前記ガスゲートを介して配置した前記帯
   状部材の巻き出し室と、前記高周波プラズマＣＶＤ法に
   よるｐ型半導体層成膜室との間に、さらにグロー放電洗
   浄室をガスゲートを介して配置した請求項６乃至８いず
   れか１項に記載の光起電力素子用半導体積層膜の連続形
   成装置。
10. 【請求項１０】 前記プラズマドーピングによるｎ型半
    導体層成膜室における放電周波数が５ｋＨｚ乃至５００
    ｋＨｚである請求項６乃至９いずれか１項に記載の光起
    電力素子用半導体積層膜の連続形成装置。
11. 【請求項１１】 帯状基板上に、高周波プラズマＣＶＤ
    法によるｎ型半導体層を形成すること、マイクロ波プラ
    ズマＣＶＤ法によるｉ型半導体層を形成すること、高周
    波プラズマＣＶＤ法によるｉ型半導体層を形成するこ
    と、該ｉ型半導体層にプラズマドーピングを行なってｐ
    型半導体層を形成すること、高周波プラズマＣＶＤ法に
    よるｎ型半導体層を形成すること、高周波プラズマＣＶ
    Ｄ法によるｉ型半導体層を形成すること、該ｉ型半導体
    層にプラズマドーピングを行なってｐ型半導体層を形成
    すること、高周波プラズマＣＶＤ法によるｎ型半導体層
    を形成すること、マイクロ波プラズマＣＶＤ法によるｉ
    型半導体層を形成すること、高周波プラズマＣＶＤ法に
    よるｉ型半導体層を形成すること、該ｉ型半導体層にプ
    ラズマドーピングを行なってｐ型半導体層を形成するこ
    と、を有するとともに、該プラズマドーピングはプラズ
    マ形成空間の体積に対して０.００１〜１Ｗ／ｃｍ³の範
    囲の投入電力とし、これによって該帯状基板上にｎｉｐ
    ｎｉｐｎｉｐ構造を有するシリコン系非単結晶半導体の
    積層膜を連続的に形成することを特徴とする光起電力素
    子用半導体積層膜の連続形成方法。
12. 【請求項１２】 前記ｉ型半導体層を形成する工程と前
    記ｐ型半導体層を形成する工程の間の少なくとも一つに
    ｉ型半導体層を水素プラズマ処理する工程を有する請求
    項１１に記載の光起電力素子用半導体積層膜の連続形成
    方法。
13. 【請求項１３】 前記帯状基板は巻き出し室より供給さ
    れ、最初の前記ｎ型半導体層を形成する前にグロー放電
    洗浄を行う工程を有する請求項１１又は１２に記載の光
    起電力素子用半導体積層膜の連続形成方法。
14. 【請求項１４】 前記プラズマドーピングは５ｋＨｚ乃
    至５００ｋＨｚの放電周波数が用いられる請求項１１乃
    至１３いずれか１項に記載の光起電力素子用半導体積層
    膜の連続形成方法。
15. 【請求項１５】 帯状基板上に、高周波プラズマＣＶＤ
    法によるｐ型半導体層を形成すること、マイクロ波プラ
    ズマＣＶＤ法によるｉ型半導体層を形成すること、高周
    波プラズマＣＶＤ法によるｉ型半導体層を形成するこ
    と、該ｉ型半導体層にプラズマドーピングを行なってｎ
    型半導体層を形成すること、高周波プラズマＣＶＤ法に
    よるｐ型半導体層を形成すること、高周波プラズマＣＶ
    Ｄ法によるｉ型半導体層を形成すること、該ｉ型半導体
    層にプラズマドーピングを行なってｐ型半導体層を形成
    すること、高周波プラズマＣＶＤ法によるｐ型半導体層
    を形成すること、マイクロ波プラズマＣＶＤ法によるｉ
    型半導体層を形成すること、高周波プラズマＣＶＤ法に
    よるｉ型半導体層を形成すること、該ｉ型半導体層にプ
    ラズマドーピングを行なってｎ型半導体層を形成するこ
    と、を有するとともに、該プラズマドーピングはプラズ
    マ形成空間の体積に対して０.００１〜１Ｗ／ｃｍ³の範
    囲の投入電力とし、これによって該帯状基板上にｐｉｎ
    ｐｉｎｐｉｎ構造を有するシリコン系非単結晶半導体の
    積層膜を連続的に形成することを特徴とする光起電力素
    子用半導体積層膜の連続形成方法。
16. 【請求項１６】 前記ｉ型半導体層を形成する工程と前
    記ｎ型半導体層を形成する工程の間の少なくとも一つに
    ｉ型半導体層を水素プラズマ処理する工程を有する請求
    項１５に記載の光起電力素子用半導体積層膜の連続形成
    方法。
17. 【請求項１７】 前記帯状基板は巻き出し室より供給さ
    れ、最初の前記ｐ型半導体層を形成する前にグロー放電
    洗浄を行う工程を有する請求項１５又は１６に記載の光
    起電力素子用半導体積層膜の連続形成方法。
18. 【請求項１８】 前記プラズマドーピングは５ｋＨｚ乃
    至５００ｋＨｚの放電周波数が用いられる請求項１５乃
    至１７いずれか１項に記載の光起電力素子用半導体積層
    膜の連続形成方法。