JPH0676018A - 論理回路設計システム及び論理回路設計方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、既設計の論理回路との組み合わせに
より構成される論理回路の設計を支援する論理回路設計
システムに関し、新仕様の論理機能の自動化設計の実現
を目的とする。 【構成】既設計の論理回路の入力段か出力段のいずれか
一方又は双方に新設計の論理回路を設ける構成を採ると
ともに、新設計の論理回路の持つべき論理機能と、既設
計の論理回路の持つ論理機能とにより合成される論理機
能が新仕様の論理機能と一致すべきであるという関数表
現に対して論理関数単一化処理手法を適用することで、
一般解形式で表現される新設計の論理回路の持つべき論
理機能を特定する特定手段５と、端末として、特定手段
５により特定された一般解形式表現の論理機能から特定
の論理機能を決定することで、新設計の論理回路の持つ
べき論理機能を決定する決定手段６とを備えるように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の設計を支援
する論理回路設計システム及び論理回路設計方法に関
し、特に、既設計の論理回路に新設計の論理回路を組み
合わせることで新仕様の論理機能を実現するときにあっ
て、新設計の論理回路を最適化を図りつつ自動設計でき
るようにする論理回路設計システム及び論理回路設計方
法に関する。

【０００２】ＡＳＩＣの時代に入り、論理設計支援がま
すます重要になってきている。自動設計のための論理合
成、自動配置・配線などの各種ツールも盛んに開発され
ている。特に、需要がますます伸びているプログラマブ
ル・ゲートアレイ（以下、ＦＰＧＡと略記する）に対し
ては、極めて活発に支援ツールの開発が進められてい
る。

【０００３】ＦＰＧＡでは、１つのゲート（ＦＰＧＡで
はセルと呼ばれている）は、入力数さえある一定値以下
であれば、任意の論理関数を実現でき、かつ自由に書き
換えられる。また、配置・配線に関しても、チップ内の
所定の情報を変更すれば、何回も使用できる。これは、
設計ミスが発見されても、また設計変更が実行されて
も、チップ自体は何回も使用できることを意味し、近年
極めて急速に普及してきた。

【０００４】このＦＰＧＡは、その性質上、試作として
使用されることも多く、設計変更も頻繁に生ずることが
あるので、このような設計変更に対処できる支援ツール
の開発の必要性が叫ばれている。

【０００５】

【従来の技術】従来では、与えられた仕様に対して、自
動回路合成手法を適用することでＦＰＧＡ用の論理回路
を生成し、それをＦＰＧＡチップ内に収まるように自動
で配置・配線する。そして、設計ミスや設計変更などの
何らかの理由で仕様が一部変更された場合でも、全体の
回路に対して、回路合成と配置・配線処理を再度適用す
ることで、その新たな仕様を満足する論理回路を生成し
て配置・配線するという方法を採っていた。

【０００６】なお、正確には、設計ミスは仕様変更では
ないが、以下、説明の便宜上、本明細書では、設計ミス
についても仕様変更と表現することにする。

【０００７】

【発明が解決しようとする課題】しかしながら、回路規
模がある程度大きくなると、１回の論理合成や配置・配
線に必要となる時間が増大し、数千ゲート規模では数時
間もかかることになる。これから、従来技術に従ってい
ると、設計ミスや設計変更などの何らかの理由で仕様が
一部変更された場合にも、長い時間をかけて論理合成や
配置・配線をやり直さなくてはならないという問題点が
あった。

【０００８】このような問題点の解決を図るために、本
出願人は、先に出願の特願平３-95284号（発明の名称：
論理単一化による論理回路の設計方式）で、既設計の論
理回路を使って新仕様の論理機能を実現する発明を開示
した。

【０００９】本発明はかかる事情に鑑みてなされたもの
であって、既設計の論理回路を利用して新仕様の論理機
能を持つ論理回路の自動設計を実現できるようにするこ
とで、従来技術の有していた問題点の解決を図る新たな
論理回路設計システム及び論理回路設計方法の提供を目
的とするものであって、先に出願の特願平３-95284号の
発明を更に進めることで、この目的の達成の実現を図る
ものである。

【００１０】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。１は本発明により構成される論理回路設計
システムであって、既設計の論理回路を使って新仕様の
論理機能を実現する論理回路を自動設計するもの、２は
論理回路設計システム１の備える端末であって、ユーザ
との対話処理を実行するもの、３は論理回路設計システ
ム１の備える既設計論理回路情報ファイルであって、既
設計の論理回路の持つ論理機能情報を管理するもの、４
は論理回路設計システム１の備える新設計論理回路情報
ファイルであって、論理回路設計システム１により設計
された新設計の論理回路の持つ論理機能情報を管理する
ものである。

【００１１】論理回路設計システム１は、特定手段５
と、決定手段６と、最適化手段７とを備える。この特定
手段５は、新仕様の論理機能と、既設計の論理回路の持
つ論理機能と、新設計の論理回路の配置位置情報とを入
力として、新設計の論理回路の持つべき論理機能と既設
計の論理回路の持つ論理機能とにより合成される論理機
能が、新仕様の論理機能と一致すべきであるという関数
表現に対して論理関数単一化処理手法を適用すること
で、一般解形式で表現される新設計の論理回路の持つべ
き論理機能を特定する。

【００１２】決定手段６は、端末２と対話することで、
特定手段５により特定された一般解形式表現の論理機能
から特定の論理機能を決定することで、新設計の論理回
路の持つべき論理機能を決定する。

【００１３】最適化手段７は、決定手段６により決定さ
れた論理機能に対して入力数最小化処理手法を適用する
ことで、該論理機能を実現することになる入力集合の候
補を入力数の最小化を図りつつ特定するとともに、端末
２と対話することで、この特定した入力集合候補の内の
１つの入力集合を選択し、更に、この選択した入力集合
に従って該論理機能を単純化する。

【００１４】

【作用】本発明では、特定手段５は、端末２から、新仕
様の論理機能と、新設計の論理回路の配置位置情報（既
設計の論理回路の入力段／出力段／入出力段のどこに配
置されるのかの配置位置情報）とが与えられると、新設
計の論理回路の持つべき論理機能と既設計の論理回路の
持つ論理機能とにより合成される論理機能が、新仕様の
論理機能と一致すべきであるという関数表現に対して論
理関数単一化処理手法を適用することで、一般解形式で
表現される新設計の論理回路の持つべき論理機能を特定
する。

【００１５】先に出願の特願平３-95284号の明細書で開
示したように、「ｐ（ｘ）＝０」の一般解形式表現の単
一化関数「Ｆ（ｘ^# ) 」は、この「ｐ（ｘ）＝０」の特
解αを用いて、 Ｆ（ｘ^# ) ＝ｘ^# ＊ｐ（ｘ^# )(ｘ^# ＊α） で表される。ここで、「＊」は、排他的論理和演算（以
下、“＋”を“○”で囲んだもので記述することもあ
る）を表す。

【００１６】すなわち、「ｐ（ｘ）＝０」の特解αが求
まれば、任意のｘ^# をＦ（ｘ^# ) に代入することで、
「ｐ（ｘ）＝０」を充足するｘを求めることができる。
ここで、この単一化関数「Ｆ（ｘ^# ) 」を求めるアルゴ
リズムはLowenheim により提案されたものであるが、特
願平３-95284号の明細書でも説明したように、特解を求
めずに直接単一化関数「Ｆ（ｘ^# ) 」を求めるBoole に
より提案されたアルゴリズムもある。

【００１７】特定手段５は、例えば、入力がｉ、新仕様
の論理機能の論理関数がｓ(i) 、新設計の論理回路の論
理関数がｇ、既設計の論理回路の論理関数がｆで表され
るときにあって、図２（ａ）に示すように、新設計の論
理回路が既設計の論理回路の入力段に設けられることが
指定されると、 ｆ（ｇ(i)) ＝ｓ(i) という関数表現の充足要求を判断する。この関数表現
は、 ｆ（ｇ(i))＊ｓ(i) ＝０ と表され、「ｘ＝ｇ(i) 」とおくと、 ｆ（ｘ）＊ｓ(i) ＝０ と表される。

【００１８】続いて、特定手段５は、「ｆ（ｘ）＊ｓ
(i) ＝０」の特解αを用いて、この「ｆ（ｘ）＊ｓ(i)
＝０」の単一化関数Ｆ（ｘ^# ) を求めて、新設計の論理
回路が既設計の論理回路の入力段に設けられることが指
定されるときには、この新設計の論理回路の持つべき論
理機能である「ｘ＝ｇ(i) 」は、任意のｘ^# をＦ（ｘ^#)
に代入することで求まるｘであるという ｘ＝ｍｇｕ（ｉ，ｘ^# ） の導出式に従って、新設計の論理回路の持つべき論理機
能を特定する。

【００１９】一方、特定手段５は、図２（ｂ）に示すよ
うに、新設計の論理回路が既設計の論理回路の出力段に
設けられることが指定されると、 〔ｔ＝ｆ(i) 〕_and 〔ｓ(i) ＝ｇ(t) 〕＝１ という関数表現の充足要求を判断する。この関数表現
は、 〔ｔ＝ｆ(i) 〕〔ｓ(i) ＝ｇ(t) 〕＊１＝０ で表され、「ｘ＝ｇ(t) 」とおくと、 〔ｔ＝ｆ(i) 〕〔ｓ(i) ＝ｘ〕＊１＝０ と表される。

【００２０】特定手段５は、「〔ｔ＝ｆ(i) 〕〔ｓ(i)
＝ｘ〕＊１＝０」の特解αを用いて、この「〔ｔ＝ｆ
(i) 〕〔ｓ(i) ＝ｘ〕＊１＝０」の単一化関数Ｆ
（ｘ^# ) を求めて、新設計の論理回路が既設計の論理回
路の出力段に設けられることが指定されるときには、こ
の新設計の論理回路の持つべき論理機能である「ｘ＝ｇ
(t) 」は、任意のｘ^# をＦ（ｘ^# ) に代入することで求
まるｘであるという ｘ＝ｍｇｕ（ｉ，ｔ，ｘ^# ） の導出式に従って、新設計の論理回路の持つべき論理機
能を特定する。

【００２１】一方、特定手段５は、図２（ｃ）に示すよ
うに、新設計の論理回路が既設計の論理回路の入出力段
に設けられることが指定されると、入力段に設けられる
新設計の論理回路の論理関数がｈ、出力段に設けられる
新設計の論理回路の論理関数がｇで表されるとするなら
ば、 〔ｔ＝ｈ(i) 〕_and 〔ｕ＝ｆ(t) 〕_and 〔ｓ(i) ＝ｇ
(u) 〕＝１ という関数表現の充足要求を判断する。この関数表現
は、 〔ｔ＝ｈ(i) 〕〔ｕ＝ｆ(t) 〕〔ｓ(i) ＝ｇ(u) 〕＊１
＝０ で表され、「ｘ＝ｇ(u) 」、「ｙ＝ｈ(i) 」とおくと、 〔ｔ＝ｙ〕〔ｕ＝ｆ(t) 〕〔ｓ(i) ＝ｘ〕＊１＝０ と表される。

【００２２】特定手段５は、「〔ｔ＝ｙ〕〔ｕ＝ｆ(t)
〕〔ｓ(i) ＝ｘ〕＊１＝０」の特解αを用いて、この
「〔ｔ＝ｙ〕〔ｕ＝ｆ(t) 〕〔ｓ(i) ＝ｘ〕＊１＝０」
の単一化関数Ｆ（ｘ^# , ｙ^# ) を求めて、新設計の論理
回路が既設計の論理回路の入出力段に設けられることが
指定されるときには、この出力段に設けられる新設計の
論理回路の持つべき論理機能である「ｘ＝ｇ(u) 」と、
入力段に設けられる新設計の論理回路の持つべき論理機
能である「ｙ＝ｈ(i) 」とは、任意のｘ^# , ｙ^#をＦ
（ｘ^# , ｙ^# ) に代入することで求まるｘ，ｙであると
いう ｘ＝ｍｇｕ_x （ｉ，ｔ，ｕ，ｘ^# ，ｙ^# ） ｙ＝ｍｇｕ_y （ｉ，ｔ，ｕ，ｘ^# ，ｙ^# ） の導出式に従って、新設計の論理回路の持つべき論理機
能を特定する。

【００２３】このようにして、特定手段５が一般解形式
で表現される新設計の論理回路の持つべき論理機能を特
定すると、決定手段６は、端末２と対話して、特定手段
５により特定された一般解形式表現の論理機能から特定
の論理機能を決定することで、新設計の論理回路の持つ
べき論理機能を決定する。

【００２４】すなわち、図２（ａ）に示すように、新設
計の論理回路が既設計の論理回路の入力段に設けられる
ことが指定されたり、図２（ｂ）に示すように、新設計
の論理回路が既設計の論理回路の出力段に設けられるこ
とが指定されるときには、ユーザに対して、適切のｘ^#
の値を指定させることで、新設計の論理回路の持つべき
論理機能を決定し、また、図２（ｃ）に示すように、新
設計の論理回路が既設計の論理回路の入出力段に設けら
れることが指定されるときには、ユーザに対して、適切
なｘ^# , ｙ^# の値を指定させることで、新設計の論理回
路の持つべき論理機能を決定するのである。

【００２５】この決定手段６による決定により、新仕様
の論理機能を実現する論理回路が自動設計できることに
なる。最適化手段７は、本出願人が先に出願した特願平
３-164469 号（発明の名称：論理回路設計システム）で
開示した方法に従って、決定手段６により決定された新
設計の論理回路の持つべき論理機能を単純化すること
で、ＦＰＧＡによる実装が可能となるように設計処理を
実行する。

【００２６】すなわち、決定手段６による決定結果を受
けて、最適化手段７は、決定手段６により決定された論
理機能に対して、入力数最小化処理手法を適用すること
で、該論理機能を実現することになる入力集合の候補を
入力数の最小化を図りつつ特定するとともに、端末２と
対話することで、この特定した入力集合候補の内の１つ
の入力集合を選択し、更に、この選択した入力集合に従
って該論理機能を単純化するのである。

【００２７】このようにして、本発明によれば、既設計
の論理回路に新設計の論理回路を組み合わせることで新
仕様の論理機能を実現するときにあって、新設計の論理
回路を最適化を図りつつ自動設計できるようになる。

【００２８】

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図１で説明したように、本発明の論理回路設計シス
テム１は、既設計の論理回路の入力段／出力段に新たな
論理回路を設けて、この新設計の論理回路と既設計の論
理回路との組み合わせの論理回路が新仕様の論理機能と
なるようにと設計するときにあって、その設計を支援し
ていくよう処理するものである。

【００２９】図３及び図４に、論理回路設計システム１
が本発明の論理回路設計支援を実現するために実行する
処理フローの一実施例を図示する。次に、この処理フロ
ーに従って、本発明の論理回路設計支援方式について詳
細に説明する。

【００３０】論理回路設計システム１は、新仕様の論理
機能を持つ論理回路の設計を支援する場合には、図３の
処理フローに示すように、先ず最初に、ステップ１で、
端末２を介してユーザと対話することで、新設計の論理
回路を既設計の論理回路の入力段に設けるのか、出力段
に設けるのか、入力段と出力段の双方に設けるのかを決
定する。

【００３１】次に、ステップ２で、ステップ１で決定し
た配置位置に従って、新設計の論理回路の充足すべき論
理機能条件を特定する。すなわち、〔作用〕の欄で詳述
したように、図２（ａ）に示すように、新設計の論理回
路が既設計の論理回路の入力段に設けられることが指定
されるときには、 ｆ（ｘ）＊ｓ(i) ＝０ を特定し、図２（ｂ）に示すように、新設計の論理回路
が既設計の論理回路の出力段に設けられることが指定さ
れるときには、 〔ｔ＝ｆ(i) 〕〔ｓ(i) ＝ｘ〕＊１＝０ を特定し、図２（ｃ）に示すように、新設計の論理回路
が既設計の論理回路の入出力段に設けられることが指定
されるときには、 〔ｔ＝ｙ〕〔ｕ＝ｆ(t) 〕〔ｓ(i) ＝ｘ〕＊１＝０ を特定するのである。なお、図２では、図面作成の便宜
上、論理回路への入力線や、論理回路からの出力線や、
論理回路間の接続線を１本で記述してあるが、通常は複
数本数となるものである。

【００３２】続いて、ステップ３で、ステップ２で決定
した論理機能条件に対して論理関数単一化処理手法を適
用して、この特定した論理機能条件を実現する論理機能
の一般解表現を求める。

【００３３】すなわち、〔作用〕の欄で詳述したよう
に、ステップ２で特定した論理機能条件が「ｐ（ｘ）＝
０」であるとするならば、この「ｐ（ｘ）＝０」の特解
αを求めて、 Ｆ（ｘ^# ) ＝ｘ^# ＊ｐ（ｘ^# )(ｘ^# ＊α） で表される単一化関数「Ｆ（ｘ^# ) 」を求めるのであ
る。

【００３４】続いて、ステップ４で、端末２を介してユ
ーザと対話することで、ステップ３で求めた一般解表現
から、新設計の論理回路の持つべき論理機能を決定す
る。すなわち、任意のｘ^# の値を指定させて単一化関数
Ｆ（ｘ^# ) に代入して、「ｐ（ｘ）＝０」を充足するｘ
を求めることで新設計の論理回路の持つべき論理機能を
決定するのである。このとき、ｘ^# の値の指定により、
新設計の論理回路の持つべき論理機能の複雑度が違って
くる。また、〔作用〕の欄で記述したように、新設計の
論理回路が既設計の論理回路の出力段に設けられる場合
には、 ｘ＝ｍｇｕ（ｉ，ｔ，ｘ^# ） 新設計の論理回路が既設計の論理回路の入出力段に設け
られる場合には、 ｘ＝ｍｇｕ_x （ｉ，ｔ，ｕ，ｘ^# ，ｙ^# ） ｙ＝ｍｇｕ_y （ｉ，ｔ，ｕ，ｘ^# ，ｙ^# ） というように、新設計の論理回路には前段の論理回路の
出力線以外の線が入力されてくる可能性がある。これか
ら、ユーザは、これらの点を考慮しても、新設計の論理
回路が配線も含めてできるだけ簡略なものになるように
と、ｘ^# ，ｙ^# の値を指定していくことが好ましい。

【００３５】続いて、ステップ５で、図４に詳細を示す
処理フローを実行することで、ステップ４で決定した論
理機能を入力数が少なくなる態様でもって単純化する。
すなわち、ＦＰＧＡは入力数さえ一定値以下であれば、
任意の論理関数を実現できるので、ステップ４の処理で
決定した論理機能をＦＰＧＡ上に写像できるようにする
ために、入力数が少なくなる態様でもって単純化するの
である。

【００３６】図４の処理フローの説明に入る前に、図５
及び図６に従って、図３の処理フローにより実行される
論理回路設計について具体的に説明する。既設計の論理
回路として、図５に示すものがあるとする。この既設計
の論理回路は、図中の回路構成から分かるように、入力
ａと入力ｂとの論理和である「ｄ＝ａ＋ｂ」を出力する
よう動作する。これに対して、この既設計の論理回路の
ＮＡＮＤゲートのＧ３の前段に新設計の論理回路を設け
て、新仕様として、

【００３７】

【数１】

【００３８】という排他的論理和演算を行うものに変更
する設計を行うことを考える。この新たなＧ３への入力
信号をｘとすると、図６に示すように、既設計の論理回
路は、

【００３９】

【数２】

【００４０】という論理機能を持つ。これから、新設計
の論理回路の持つべき論理機能は、

【００４１】

【数３】

【００４２】という論理条件を充足する必要がある。す
なわち、

【００４３】

【数４】

【００４４】の論理条件充足が要求される。この〔数
４〕式に対して、論理関数の単一化処理を施すと、

【００４５】

【数５】

【００４６】が得られるので、ユーザは、この単一化関
数Ｆ（ｘ^# ) に、「ｘ^# ＝０」を代入することで求まる

【００４７】

【数６】

【００４８】を新設計の論理回路の持つべき論理機能と
して特定する。すなわち、図６に示すように、この〔数
６〕式を実現する新設計の論理回路を入力段に設ければ
よいことが設計的に求まる。

【００４９】このようにして、本発明の論理回路設計シ
ステム１は、図３の処理フローを実行することで、既設
計の論理回路の入力段／出力段に新たな論理回路を設け
て、この新設計の論理回路と既設計の論理回路との組み
合わせの論理回路が新仕様の論理機能となるようにと設
計するときにあって、その設計を自動的に実行できるよ
うにと支援していくよう処理するものである。

【００５０】次に、図３の処理フローのステップ５の詳
細処理を示す図４の処理フローの処理について説明す
る。論理回路設計システム１は、図３の処理フローを実
行することで新設計の論理回路の論理機能を簡単化する
必要がある場合には、図４の処理フローに示すように、
先ず最初に、ステップ１で、処理対象となる論理回路の
特性関数ｆを算出する。ここで、この特性関数ｆは、処
理対象となる論理回路の論理充足条件を記述するもので
ある。例えば、図７に示すような処理対象の論理回路が
あって、この論理回路が、 ｄ＝ａｂ＋ａｃ＋ｂｃ ｓ＝ａ＊ｂ＊ｃ 但し、＊は排他的論理和
演算 ｕ＝ａｂｓ’＋ａ’ｂ’ｓ 但し、β’はβの否定値
（以下、同様） という論理充足条件が要求されるときには、

【００５１】

【数７】

【００５２】という特性関数ｆを算出するのである。こ
こで、この特性関数ｆの導出にあたっては、「Ｘ＋Ｘ＝
Ｘ」、「Ｘ×Ｘ＝Ｘ」という関係式が使われる。次に、
ステップ２で、ステップ１で算出した特性関数ｆのオン
セット、オフセットを求める。ここで、このオンセット
は、特性関数ｆの各項の内から処理対象論理回路の出力
値ｕを含む項だけを残して、そのｕに“１”を代入する
ことで定義されるものであり、一方、オフセットは、特
性関数ｆの各項の内から処理対象論理回路の反転出力値
ｕ’を含む項だけを残して、そのｕ’に“１”を代入す
ることで定義されるものである。例えば、〔数７〕式の
特性関数ｆを算出したときには、

【００５３】

【数８】

【００５４】という特性関数ｆのオンセットＲ１と、

【００５５】

【数９】

【００５６】という特性関数ｆのオフセットＲ０とを求
めるのである。続いて、ステップ３で、ステップ２で求
めたオンセット、オフセット中の各積項を列挙する。例
えば、〔数８〕式のオンセットを算出したときには、

【００５７】

【数１０】

【００５８】中のｐ１，ｐ２で表される２つの積項を列
挙するとともに、〔数９〕式のオフセットを算出したと
きには、上記〔数１０〕式中のｑ１ないしｑ６で表され
る６つの積項を列挙するのである。

【００５９】続いて、ステップ４で、ステップ３で列挙
した各積項の積値を算出し、その積値毎に、その積値の
中で肯定／否定で現れる入力名を求めてその和を算出す
る。例えば、〔数８〕式のオンセットを算出し、〔数
９〕式のオフセットを算出したときには、ｐ１とｑ１と
の積値を求め、その積値の中で肯定／否定で現れる入力
名がｃとｓであることから、 ｓ１１＝ｃ＋ｓ を算出し、ｐ１とｑ２との積値を求め、その積値の中で
肯定／否定で現れる入力名がｂとｃであることから、 ｓ１２＝ｂ＋ｃ を算出するというように、ｐｉとｑｊとの積値の中で肯
定／否定で現れる入力名の入力名和であるｓｉｊ

【００６０】

【数１１】

【００６１】を算出するのである。続いて、ステップ５
で、ステップ４で算出した入力名和の積を求めて展開す
ることで、入力集合候補を特定する。例えば、〔数１
１〕式の入力名和を算出したときには、これらの入力名
和の積である

【００６２】

【数１２】

【００６３】を求めて展開することで、「ａ，ｂ，ｃ」
という入力集合と、「ｃ，ｄ」という入力集合と、
「ａ，ｂ，ｓ」という入力集合と、「ｂ，ｃ，ｓ」とい
う入力集合と、「ａ，ｃ，ｓ」という入力集合とからな
る

【００６４】

【数１３】

【００６５】という入力集合候補を特定するのである。
続いて、ステップ６で、ステップ５で特定した入力集合
候補の中から入力集合を１つ選択し、ステップ１で算出
した特性関数ｆからこの選択した入力集合以外の入力名
を除去する。例えば、最も入力数を減らすのであれば、
〔数１３〕式中の「ｃ，ｄ」という入力集合を選択し
て、ステップ１で算出した特性関数ｆから「ａ，ｂ，
ｓ，ａ’，ｂ’，ｃ’」を除去することで、

【００６６】

【数１４】

【００６７】を算出するのである。ここで、このときの
入力集合の選択により、新設計の論理回路の持つべき論
理機能の複雑度と、新設計の論理回路と既設計の論理回
路との間の接続の複雑度とが違ってくるので、ユーザ
は、これらの点を考慮して、最適な入力集合を選択して
いく必要がある。

【００６８】続いて、ステップ７で、ステップ６で算出
した変更特性関数のオンセットを算出することで、図３
の処理フローを実行により決定された新設計の論理回路
の持つべき論理機能を簡単化する。例えば、ステップ６
で「ｃ，ｄ」という入力集合を選択したときには、〔数
１４〕式の変更特性関数のオンセットを算出すること
で、図７に示した新設計の論理回路の持つべき論理機能
を、

【００６９】

【数１５】

【００７０】という論理機能に単純化するのである。こ
のようにして、本発明の論理回路設計システム１は、図
４の処理フローを実行することで、図３の処理フローの
実行により決定された新設計の論理回路の持つべき論理
機能を単純化していくよう処理するものである。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
既設計の論理回路を利用して新仕様の論理機能を持つ論
理回路を設計するときにあって、その設計を自動的に実
現できるようになる。そして、そのとき追加する新設計
の論理回路の最適化を実現できる。これから、ＦＰＧＡ
を利用して論理回路を実装していく場合に、設計ミスや
仕様変更に対して柔軟に対応できるようになるのであ
る。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】論理関係の説明図である。

【図３】本発明を実現する処理フローの一実施例であ
る。

【図４】本発明を実現する処理フローの一実施例であ
る。

【図５】設計変更対象となる論理回路図の一例である。

【図６】設計変更された論理回路図の一例である。

【図７】簡単化の対象となる論理回路図の一例である。

【符号の説明】

１ 論理回路設計システム ２ 端末 ３ 既設計論理回路情報ファイル ４ 新設計論理回路情報ファイル ５ 特定手段 ６ 決定手段 ７ 最適化手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 既設計の論理回路を使って新仕様の論理
   機能を実現する論理回路を設計するための論理回路設計
   システムであって、 既設計の論理回路の入力段か出力段のいずれか一方又は
   双方に新設計の論理回路を設ける構成を採るとともに、 新設計の論理回路の持つべき論理機能と、既設計の論理
   回路の持つ論理機能とにより合成される論理機能が新仕
   様の論理機能と一致すべきであるという関数表現に対し
   て論理関数単一化処理手法を適用することで、一般解形
   式で表現される新設計の論理回路の持つべき論理機能を
   特定する特定手段(5) と、 端末と対話して、上記特定手段(5) により特定された一
   般解形式表現の論理機能から特定の論理機能を決定する
   ことで、新設計の論理回路の持つべき論理機能を決定す
   る決定手段(6) とを備えることを、 特徴とする論理回路設計システム。
2. 【請求項２】 請求項１記載の論理回路設計システムに
   おいて、 決定手段(6) により決定された論理機能に対して入力数
   最小化処理手法を適用することで、該論理機能を実現す
   ることになる入力集合の候補を入力数の最小化を図りつ
   つ特定するとともに、端末と対話することで、この特定
   した入力集合候補の内の１つの入力集合を選択し、更
   に、この選択した入力集合に従って該論理機能を単純化
   する最適化手段(7) を備えることを、 特徴とする論理回路設計システム。
3. 【請求項３】 既設計の論理回路を使って新仕様の論理
   機能を実現する論理回路を設計するための論理回路設計
   方法であって、 既設計の論理回路の入力段か出力段のいずれか一方又は
   双方に新設計の論理回路を設けることを決定する第１の
   処理過程と、 新設計の論理回路の持つべき論理機能と、既設計の論理
   回路の持つ論理機能とにより合成される論理機能が新仕
   様の論理機能と一致すべきであるという関数表現に対し
   て論理関数単一化処理手法を適用することで、一般解形
   式で表現される新設計の論理回路の持つべき論理機能を
   特定する第２の処理過程と、 端末と対話して、上記第２の処理過程により特定された
   一般解形式表現の論理機能から特定の論理機能を決定す
   ることで、新設計の論理回路の持つべき論理機能を決定
   する第３の処理過程とを備えることを、 特徴とする論理回路設計方法。
4. 【請求項４】 請求項３記載の論利回路設計方法におい
   て、 第３の処理過程により決定された論理機能に対して入力
   数最小化処理手法を適用することで、該論理機能を実現
   することになる入力集合の候補を入力数の最小化を図り
   つつ特定するとともに、端末と対話することで、この特
   定した入力集合候補の内の１つの入力集合を選択し、更
   に、この選択した入力集合に従って該論理機能を単純化
   する第４の処理過程とを備えることを、 特徴とする論理回路設計方法。