JPH0675863A - 誤り検出修正機能付メモリファイル - Google Patents
誤り検出修正機能付メモリファイルInfo
- Publication number
- JPH0675863A JPH0675863A JP4226723A JP22672392A JPH0675863A JP H0675863 A JPH0675863 A JP H0675863A JP 4226723 A JP4226723 A JP 4226723A JP 22672392 A JP22672392 A JP 22672392A JP H0675863 A JPH0675863 A JP H0675863A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- words
- file
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】メモリチップ数を削減し、小型，低価格，省電
力化を図る。 【構成】メモリ制御部３により、連続アドレスでマッピ
ングされるファイルメモリ４を、複数ワードで構成され
るセクタ単位に分割管理し、この１つのセクタの中にデ
ータとそのデータより算出するＥＣＣデータを格納す
る。
力化を図る。 【構成】メモリ制御部３により、連続アドレスでマッピ
ングされるファイルメモリ４を、複数ワードで構成され
るセクタ単位に分割管理し、この１つのセクタの中にデ
ータとそのデータより算出するＥＣＣデータを格納す
る。
Description
【０００１】
【産業上の利用分野】本発明は誤り検出修正機能付メモ
リファイルに関する。
リファイルに関する。
【０００２】
【従来の技術】従来の誤り検出修正機能付メモリファイ
ルは、図４に示す様に、データファイルメモリ１０，Ｅ
ＣＣファイルメモリ９及びメモリ制御部８が基本構成で
ある。データファイルメモリ１０にデータが格納され、
ＥＣＣファイルメモリ９にはデータファイルメモリ１０
に対するＥＣＣ情報が格納される。これらメモリはメモ
リ制御部８で制御する。
ルは、図４に示す様に、データファイルメモリ１０，Ｅ
ＣＣファイルメモリ９及びメモリ制御部８が基本構成で
ある。データファイルメモリ１０にデータが格納され、
ＥＣＣファイルメモリ９にはデータファイルメモリ１０
に対するＥＣＣ情報が格納される。これらメモリはメモ
リ制御部８で制御する。
【０００３】次に動作について説明する。ファイルメモ
リはフロッピィディスクやハードディスクのファイル装
置に対し、高速アクセスを行う為に利用される。従っ
て、一般にバッテリでバックアップされデータを保持し
ておく。又、ファイルメモリのデータはメインメモリに
ロードし、メインメモリ上でプログラムとして実行した
り、データとして処理される。このようなファイルメモ
リには一般に、貴重なプログラムやデータが格納される
為誤り検出修正機能を持たせることがある。１６ビット
データアクセスの場合、１ビット誤り修正、２ビット誤
り検出を行う為に６ビットのＥＣＣを付加する。
リはフロッピィディスクやハードディスクのファイル装
置に対し、高速アクセスを行う為に利用される。従っ
て、一般にバッテリでバックアップされデータを保持し
ておく。又、ファイルメモリのデータはメインメモリに
ロードし、メインメモリ上でプログラムとして実行した
り、データとして処理される。このようなファイルメモ
リには一般に、貴重なプログラムやデータが格納される
為誤り検出修正機能を持たせることがある。１６ビット
データアクセスの場合、１ビット誤り修正、２ビット誤
り検出を行う為に６ビットのＥＣＣを付加する。
【０００４】メモリにデータを書込むときは、データフ
ァイルメモリ１０に１６ビットのデータを書込むと同時
にメモリ制御部８により１６ビットのデータより６ビッ
トのＥＣＣ情報を算出し、ＥＣＣファイルメモリ９に書
込む。この方式のＥＣＣ算出するＬＳＩは、市販もされ
ている。
ァイルメモリ１０に１６ビットのデータを書込むと同時
にメモリ制御部８により１６ビットのデータより６ビッ
トのＥＣＣ情報を算出し、ＥＣＣファイルメモリ９に書
込む。この方式のＥＣＣ算出するＬＳＩは、市販もされ
ている。
【０００５】次に、メモリよりデータを読み出す場合、
ＣＰＵはデータファイルメモリ１０より１６ビットデー
タを引き取るが、メモリ制御部８はこの１６ビットデー
タとＥＣＣファイルメモリ９からの６ビットＥＣＣ情報
によりデータをチェックし、誤りがある場合はＣＰＵ６
に通知する。ＣＰＵ６は誤りを通知されたら、１ビット
エラーであればデータを修正して使用し、２ビットエラ
ーであればエラー処理を行う。
ＣＰＵはデータファイルメモリ１０より１６ビットデー
タを引き取るが、メモリ制御部８はこの１６ビットデー
タとＥＣＣファイルメモリ９からの６ビットＥＣＣ情報
によりデータをチェックし、誤りがある場合はＣＰＵ６
に通知する。ＣＰＵ６は誤りを通知されたら、１ビット
エラーであればデータを修正して使用し、２ビットエラ
ーであればエラー処理を行う。
【０００６】
【発明が解決しようとする課題】この従来の誤り検出修
正機能付メモリファイルでは、図５に示す様に、本来の
データファイルメモリ用のメモリチップ以外に、ＥＣＣ
ファイルメモリ用のメモリチップも必要となる。４ビッ
トの出力端子を持つ４ＭビットＤＲＡＭで構成した場
合、データファイルメモリはメモリチップ４個で２Ｍバ
イトの容量となるが、ＥＣＣファイルメモリ用にメモリ
チップが２個必要である。この様に誤り検出修正機能を
付加するとメモリチップ数が１．５倍必要となり、小型
化、低価格化を図る上で問題があった。
正機能付メモリファイルでは、図５に示す様に、本来の
データファイルメモリ用のメモリチップ以外に、ＥＣＣ
ファイルメモリ用のメモリチップも必要となる。４ビッ
トの出力端子を持つ４ＭビットＤＲＡＭで構成した場
合、データファイルメモリはメモリチップ４個で２Ｍバ
イトの容量となるが、ＥＣＣファイルメモリ用にメモリ
チップが２個必要である。この様に誤り検出修正機能を
付加するとメモリチップ数が１．５倍必要となり、小型
化、低価格化を図る上で問題があった。
【０００７】
【課題を解決するための手段】本発明の誤り修正機能付
メモリファイルは、連続アドレスでマッピングされるメ
モリを複数ワードで構成されるセクタ単位に分割管理
し、この１つのセクタの中にデータとそのデータより算
出するＥＣＣデータを格納することを特徴する。
メモリファイルは、連続アドレスでマッピングされるメ
モリを複数ワードで構成されるセクタ単位に分割管理
し、この１つのセクタの中にデータとそのデータより算
出するＥＣＣデータを格納することを特徴する。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の誤り検出修正機
能付メモリファイルを含んだシステムのブロック図であ
る。図２はファイルメモリ４の一例を示す図であり、４
個の４ＭビットＤＲＡＭで構成されている。図３はファ
イルメモリ４のメモリマップ例を示したものであり、誤
り検出修正機能の為のＥＣＣ情報を１２８ワード（２０
４８ビット）に対して２ワード（３２ビット）付加する
方式のマッピング例を示している。
能付メモリファイルを含んだシステムのブロック図であ
る。図２はファイルメモリ４の一例を示す図であり、４
個の４ＭビットＤＲＡＭで構成されている。図３はファ
イルメモリ４のメモリマップ例を示したものであり、誤
り検出修正機能の為のＥＣＣ情報を１２８ワード（２０
４８ビット）に対して２ワード（３２ビット）付加する
方式のマッピング例を示している。
【００１０】次に詳細に説明する。４ビット入出力端子
を有した４ＭＤＲＡＭ４個で１６ビットデータバス幅の
２メガバイトのファイルメモリ４が構成される。メモリ
制御部３から見れば、メモリチップ機能上、メモリが連
続アドレスでマッピングされているが、図３の様に、１
３０ワードを１つのセクタとして区切り、その一つのセ
クタ内は１２８ワード（２０４８ビット）のデータ領域
と２ワード（３２ビット）のＥＣＣ領域で構成する。
を有した４ＭＤＲＡＭ４個で１６ビットデータバス幅の
２メガバイトのファイルメモリ４が構成される。メモリ
制御部３から見れば、メモリチップ機能上、メモリが連
続アドレスでマッピングされているが、図３の様に、１
３０ワードを１つのセクタとして区切り、その一つのセ
クタ内は１２８ワード（２０４８ビット）のデータ領域
と２ワード（３２ビット）のＥＣＣ領域で構成する。
【００１１】ＣＰＵ１から、ファイルメモリ４をアクセ
スするには、メモリ制御部３に対してセクタ番号を設定
してから、セクタ単位である１３０ワードをライト又は
リードする。
スするには、メモリ制御部３に対してセクタ番号を設定
してから、セクタ単位である１３０ワードをライト又は
リードする。
【００１２】ライト時には、ＣＰＵ１はメモリ制御部３
に１２８ワードのデータをライトする。メモリ制御部３
は与えられたセクタ番号により、メモリアドレスを計算
して、ファイルメモリ４に対して１２８ワードをＣＰＵ
１から１ワードずつ与えられるたびにライト制御信号を
出力し書込む。この最中でメモリ制御部３は１２８ワー
ドのデータにより２ワードのＥＣＣを計算し、１２８ワ
ードのデータを書き込んだ後２ワードのＥＣＣをファイ
ルメモリ４に対して書込む。
に１２８ワードのデータをライトする。メモリ制御部３
は与えられたセクタ番号により、メモリアドレスを計算
して、ファイルメモリ４に対して１２８ワードをＣＰＵ
１から１ワードずつ与えられるたびにライト制御信号を
出力し書込む。この最中でメモリ制御部３は１２８ワー
ドのデータにより２ワードのＥＣＣを計算し、１２８ワ
ードのデータを書き込んだ後２ワードのＥＣＣをファイ
ルメモリ４に対して書込む。
【００１３】ＥＣＣの生成方法は、データ長及び誤り修
正機能により様々であるが、１２８ワード（２０４７ビ
ット）のデータに対して、 Ｘ32＋Ｘ23＋Ｘ21＋Ｘ11＋Ｘ2 ＋１ の生成多項式を用いて２ワード（３２ビット）のＥＣＣ
を生成する。この方式により１ビットの誤り修正、２ビ
ットの誤り検出が可能である。この生成多項式による方
法は、符号理論で巡回符号として確立されているもので
あり、フロッピーディスクやハードディスクで広く応用
されている。
正機能により様々であるが、１２８ワード（２０４７ビ
ット）のデータに対して、 Ｘ32＋Ｘ23＋Ｘ21＋Ｘ11＋Ｘ2 ＋１ の生成多項式を用いて２ワード（３２ビット）のＥＣＣ
を生成する。この方式により１ビットの誤り修正、２ビ
ットの誤り検出が可能である。この生成多項式による方
法は、符号理論で巡回符号として確立されているもので
あり、フロッピーディスクやハードディスクで広く応用
されている。
【００１４】次に、リード時にはＣＰＵ１はメモリ制御
部３に対して１２８ワードのデータをリードさせるが、
メモリ制御部３は与えられたセクタ番号によりメモリア
ドレスを計算して、ファイルメモリ４に対してリードの
制御信号を与え、ＣＰＵ１は１２８ワードのデータを引
き取る。この最中にも、メモリ制御部３１２８ワードの
エータ及び２ワードのＥＣＣデータをもとに誤り検出修
正の為の計算を行い、メモリ制御部３の中に計算結果を
格納しておく。
部３に対して１２８ワードのデータをリードさせるが、
メモリ制御部３は与えられたセクタ番号によりメモリア
ドレスを計算して、ファイルメモリ４に対してリードの
制御信号を与え、ＣＰＵ１は１２８ワードのデータを引
き取る。この最中にも、メモリ制御部３１２８ワードの
エータ及び２ワードのＥＣＣデータをもとに誤り検出修
正の為の計算を行い、メモリ制御部３の中に計算結果を
格納しておく。
【００１５】ＣＰＵ１が１２８ワードのデータを引き取
った後、メモリ制御部３の中の計算結果を見にいき、誤
り修正可能なエラーが発生していた場合は誤り修正処理
を行う。
った後、メモリ制御部３の中の計算結果を見にいき、誤
り修正可能なエラーが発生していた場合は誤り修正処理
を行う。
【００１６】
【発明の効果】以上説明したように、本発明は、連続ア
ドレスでマッピングされるメモリを複数ワードで構成さ
れるセクタ単位に分割管理し、この１つのセクタの中に
データとそのデータより算出するＥＣＣデータを格納す
ることにより、誤り検出及び誤り修正の可能を実現する
為に、必要なメモリチップ数を削減することが可能であ
り、低コスト，省スペース，省電力を実現することがで
きる。
ドレスでマッピングされるメモリを複数ワードで構成さ
れるセクタ単位に分割管理し、この１つのセクタの中に
データとそのデータより算出するＥＣＣデータを格納す
ることにより、誤り検出及び誤り修正の可能を実現する
為に、必要なメモリチップ数を削減することが可能であ
り、低コスト，省スペース，省電力を実現することがで
きる。
【図１】本発明の一実施例の誤り検出修正機能付メモリ
ファイルを含んだシステムブロック図である。
ファイルを含んだシステムブロック図である。
【図２】図１に示したメモリファイルのメモリチップ構
成図である。
成図である。
【図３】図１に示したファイルメモリのメモリマップで
ある。
ある。
【図４】従来の誤り検出修正機能付メモリファイルを含
んだシステムブロック図である。
んだシステムブロック図である。
【図５】図４に示したファイルメモリＥＣＣ及びファイ
ルメモリデータのメモリチップ構成図である。
ルメモリデータのメモリチップ構成図である。
１ ＣＰＵ ２ メインメモリ ３ メモリ制御部 ４ ファイルメモリ ５ バッテリバックアップ制御部 ６ ＣＰＵ ７ メインメモリ ８ メモリ制御部 ９ ファイルメモリＥＣＣ １０ ファイルメモリデータ １１ バッテリバックアップ制御部
Claims (1)
- 【請求項１】 連続アドレスでマッピングされるメモリ
を複数ワードで構成されるセクタ単位に分割管理し、こ
の１つのセクタの中にデータとそのデータより算出する
ＥＣＣデータを格納することを特徴する誤り検出修正機
能付メモリファイル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226723A JPH0675863A (ja) | 1992-08-26 | 1992-08-26 | 誤り検出修正機能付メモリファイル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226723A JPH0675863A (ja) | 1992-08-26 | 1992-08-26 | 誤り検出修正機能付メモリファイル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675863A true JPH0675863A (ja) | 1994-03-18 |
Family
ID=16849617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226723A Pending JPH0675863A (ja) | 1992-08-26 | 1992-08-26 | 誤り検出修正機能付メモリファイル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675863A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728440B1 (ko) * | 2006-04-07 | 2007-06-13 | 대기오토모티브 주식회사 | 커버 조립체의 결합 구조 |
| JP2010522374A (ja) * | 2007-03-20 | 2010-07-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 非ｅｃｃコンポーネントにおけるｅｃｃの実装 |
-
1992
- 1992-08-26 JP JP4226723A patent/JPH0675863A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728440B1 (ko) * | 2006-04-07 | 2007-06-13 | 대기오토모티브 주식회사 | 커버 조립체의 결합 구조 |
| JP2010522374A (ja) * | 2007-03-20 | 2010-07-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 非ｅｃｃコンポーネントにおけるｅｃｃの実装 |
| KR101500635B1 (ko) * | 2007-03-20 | 2015-03-09 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 비-ｅｃｃ 컴포넌트에서의 ｅｃｃ 구현 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8301829B2 (en) | Flash memory device and flash memory system including buffer memory | |
| US6546517B1 (en) | Semiconductor memory | |
| JP2000020409A (ja) | 半導体記憶装置 | |
| JPS62214599A (ja) | 半導体記憶装置 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH0675863A (ja) | 誤り検出修正機能付メモリファイル | |
| JP3070512B2 (ja) | メモリシステムの初期化診断方法 | |
| US5864567A (en) | Data memory apparatus | |
| JPH03138742A (ja) | メモリシステム | |
| JPH04162300A (ja) | 半導体メモリ | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPH0546489A (ja) | メモリカード装置 | |
| JPS5870500A (ja) | 半導体記憶回路 | |
| JP3655658B2 (ja) | 数値制御装置 | |
| JPS6232818B2 (ja) | ||
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
| JPH0646520B2 (ja) | 半導体記憶装置 | |
| JP2526495B2 (ja) | メモリ周辺回路 | |
| JPS641817B2 (ja) | ||
| JPH01140359A (ja) | 主記憶装置 | |
| JPH0431939A (ja) | 外部記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981006 |