JPH0671105B2 - Method for manufacturing magnetoelectric conversion element - Google Patents

Method for manufacturing magnetoelectric conversion element

Info

Publication number
JPH0671105B2
JPH0671105B2 JP59066550A JP6655084A JPH0671105B2 JP H0671105 B2 JPH0671105 B2 JP H0671105B2 JP 59066550 A JP59066550 A JP 59066550A JP 6655084 A JP6655084 A JP 6655084A JP H0671105 B2 JPH0671105 B2 JP H0671105B2
Authority
JP
Japan
Prior art keywords
layer
bonding
intermediate layer
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59066550A
Other languages
Japanese (ja)
Other versions
JPS60208882A (en
Inventor
隆 楫野
一郎 柴崎
Original Assignee
旭化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成工業株式会社 filed Critical 旭化成工業株式会社
Priority to JP59066550A priority Critical patent/JPH0671105B2/en
Publication of JPS60208882A publication Critical patent/JPS60208882A/en
Publication of JPH0671105B2 publication Critical patent/JPH0671105B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はホール素子、磁気抵抗効果素子など磁界乃至
磁束を電気信号に変換する磁電変換素子の製造方法に関
するものである。
TECHNICAL FIELD The present invention relates to a method for manufacturing a magnetoelectric conversion element such as a Hall element or a magnetoresistive effect element, which converts a magnetic field or magnetic flux into an electric signal.

「従来の技術」 従来において半絶縁性基板上に化合物半導体膜をエピタ
キシャル成長させ、その化合物半導体膜上の一部に電極
を形成したものにおいては、その電極に金属細線を熱圧
着したものがある。このように熱圧着によれば量産性が
よく、かつ小形に作ることができる。しかしこのように
基板に対して半導体膜を直接形成する場合は、その半導
体膜として十分薄く、かつ結晶性が良質のものを得るこ
とが困難であり、また半導体膜の材料に選定が限られ、
高電子移動度でかつ高感度のものを得ることができなか
った。
"Prior Art" Conventionally, a compound semiconductor film is epitaxially grown on a semi-insulating substrate, and an electrode is formed on a part of the compound semiconductor film, a metal thin wire is thermocompression bonded to the electrode. As described above, the thermocompression bonding has good mass productivity and can be manufactured in a small size. However, when the semiconductor film is directly formed on the substrate as described above, it is difficult to obtain a thin film having good crystallinity as the semiconductor film, and selection of the material for the semiconductor film is limited.
It was not possible to obtain a high electron mobility and high sensitivity.

一方、例えばフェライトの基板上に樹脂層を形成し、こ
の樹脂層上に、雲母のへきかい面に形成したIII−V族
化合物半導体膜を転写し、その半導体膜を感磁部とする
ホール素子が知られている。このホール素子は感度が非
常に高い特徴があるが、小形かつ量産性よく作ることが
困難であった。すなわち、従来のトランジスタ技術で用
いられているワイヤボンディングは比較的高速でかつ比
較的大きな荷重を加える必要があり、またその電極形成
に比較的高い温度でアニールを行わねばならなかった。
このワイヤボンディングを前記ホール素子に適用してリ
ード線を付けようとしても、半導体膜の下の樹脂層が熱
圧着時の温度やアニール時の温度で軟化してしまい、か
つ大きな荷重を受けることができないため、半導体膜が
破壊してしまう。
On the other hand, for example, a Hall element in which a resin layer is formed on a ferrite substrate, the III-V group compound semiconductor film formed on the concave surface of mica is transferred onto the resin layer, and the semiconductor film is used as a magnetic sensitive section is used. Are known. Although this Hall element has a characteristic of extremely high sensitivity, it was difficult to make it small in size and with good mass productivity. That is, the wire bonding used in the conventional transistor technology needs to apply a relatively large load at a relatively high speed, and the electrode must be annealed at a relatively high temperature.
Even if the wire bonding is applied to the Hall element to attach a lead wire, the resin layer under the semiconductor film may be softened at a temperature during thermocompression bonding or a temperature during annealing, and a large load may be applied. The semiconductor film is destroyed because it cannot be done.

このため従来においては前記ホール素子のリード線の接
続は半田付けで行われていた。この半田付けのために比
較的大きな面積が必要となり、小形化に限度があり、ま
たワイヤボンディングと比較して量産性が悪い、しかも
製造後にそのホール素子のリード線を回路に半田付けす
る際に電極との半田付け部分が溶けて、その接続状態が
劣化するなどの問題があった。
For this reason, conventionally, the lead wires of the Hall element are connected by soldering. This soldering requires a comparatively large area, there is a limit to miniaturization, mass productivity is poor compared to wire bonding, and when the lead wire of the Hall element is soldered to the circuit after manufacturing. There is a problem that the soldered portion with the electrode is melted and the connection state is deteriorated.

「課題を解決するための手段」 この発明によれば、マイカの表面に厚さ0.1〜10μmのI
II−V族化合物半導体薄膜を形成し、 その半導体薄膜の表面に酸化物絶縁膜を被着し、 その酸化物絶縁膜を介して上記半導体薄膜を上記樹脂に
より基板に接着し、その後上記マイカを除去し、 上記半導体薄膜の表面の所要部位にのみ金属材のコンタ
クト層を形成し、 そのコンタクト層上に金属材の中間層を形成し、 その中間層上に中間層よりヤング率が50%以上小さい金
属材のボンディング層を形成し、 上記半導体薄膜を所定パターンにエッチングし、 上記ボンディング層に金属細線を超音波を印加してボン
ディングする。
[Means for Solving the Problems] According to the present invention, I having a thickness of 0.1 to 10 μm is formed on the surface of mica.
A II-V group compound semiconductor thin film is formed, an oxide insulating film is deposited on the surface of the semiconductor thin film, the semiconductor thin film is adhered to the substrate with the resin through the oxide insulating film, and then the mica is removed. Remove the metal material to form a contact layer of metal material only on the required portion of the surface of the semiconductor thin film, and form an intermediate layer of metal material on the contact layer. Young's modulus of the intermediate layer is 50% or more than the intermediate layer. A bonding layer of a small metal material is formed, the semiconductor thin film is etched into a predetermined pattern, and a metal thin wire is bonded to the bonding layer by applying ultrasonic waves.

「実施例」 図1Aに示すように 第1例 表面が平滑な単結晶マイカ基板11上に、厚さ1μm、電
子移動度30,000cm2/Vsecの1nSb薄膜を真空蒸着により形
成して半導体膜12を作った。次に、図1Bに示すように半
導体膜12の上に真空蒸着法により、酸化物絶縁膜として
厚さ3,000ÅのAl2O3膜13を形成した。図1Cに示すように
このAl2O3薄膜13の表面にエポキシ樹脂を塗布して樹脂
層14を形成し、厚さ0.3mm、一辺が45mmの正方形をした
フェライト基板15上に接着した。ついで前記マイカ基板
11を除去し、その後フォトレジストを使用し、図1D,Eに
示すように、通常行なわれている方法でInSb薄膜12の感
磁部の表面上にフォトレジスト被膜16を形成した。
Example As shown in FIG. 1A, the first example is a semiconductor film formed by vacuum-depositing a 1 nSb thin film having a thickness of 1 μm and an electron mobility of 30,000 cm 2 / Vsec on a single crystal mica substrate 11 having a smooth surface. made. Next, as shown in FIG. 1B, an Al 2 O 3 film 13 having a thickness of 3,000 Å was formed as an oxide insulating film on the semiconductor film 12 by a vacuum deposition method. As shown in FIG. 1C, an epoxy resin was applied to the surface of the Al 2 O 3 thin film 13 to form a resin layer 14, and the resin layer 14 was adhered onto a square ferrite substrate 15 having a thickness of 0.3 mm and a side of 45 mm. Next, the mica substrate
After removing 11, the photoresist was used to form a photoresist coating 16 on the surface of the magnetic sensing portion of the InSb thin film 12 by a commonly used method, as shown in FIGS. 1D and 1E.

次に、無電解メッキを行ない、銅を厚さ0.3μm所要の
部位のみに付着させた。さらに銅の厚付けを行なう為、
電解銅メッキを行ない、図1Fに示すように厚さ4μmの
コンタクト層17を形成した。次に上記のフォトレジスト
を再度用い、(図2A,Bに示すように電極部のみに厚さ2
μmのNi層の中間層18を電解メッキ法により形成した。
さらにその上に電解メッキにより厚さ2μmのAu層のボ
ンディング層19を図2Cに示すように形成した。次に上記
のフォトレジストを再度用い、フォトリソグラフィーの
手法により、不要なInSb薄膜14及び、一部の不要なコン
タクト層17を塩化第2鉄の塩酸々性溶液でエッチング除
去し、図2D,Eに示すようにホール素子の感磁部21及び4
つの電極22を形成した。その後図2Fに示すようにシリコ
ン樹脂により感磁部の真上に磁気収束用のフェライトの
チップ23を接着した。次に、このウェーハーをダイシン
グカッターにかけ、1.1×1.1mmの方形のホール素子チッ
プに切断した。次にこれをリードフレーム24のダイ上に
接着した。次にペレットの電極22とリードフレーム24と
を高速ワイヤーボンダーを用い、Au細線25で接合した。
エポキシ樹脂26によりトランスファーモールド法でパッ
ケージ化した。
Next, electroless plating was performed to deposit copper only on a required portion having a thickness of 0.3 μm. In addition, to thicken copper,
Electrolytic copper plating was performed to form a contact layer 17 having a thickness of 4 μm as shown in FIG. 1F. Next, using the above photoresist again (as shown in FIGS. 2A and 2B, only the electrode portion has a thickness of 2
The intermediate layer 18 of the Ni layer of μm was formed by the electrolytic plating method.
Further thereon, a bonding layer 19 of Au layer having a thickness of 2 μm was formed by electrolytic plating as shown in FIG. 2C. Next, using the above-mentioned photoresist again, the unnecessary InSb thin film 14 and a part of the unnecessary contact layer 17 are removed by etching with a ferric chloride-hydrochloric acid solution by a photolithography method. As shown in, the magnetic sensitive parts 21 and 4 of the Hall element
Two electrodes 22 were formed. Thereafter, as shown in FIG. 2F, a ferrite chip 23 for magnetic focusing was adhered directly above the magnetic sensing part with a silicone resin. Next, this wafer was subjected to a dicing cutter and cut into rectangular Hall element chips of 1.1 × 1.1 mm. This was then glued onto the die of leadframe 24. Next, the electrode 22 of the pellet and the lead frame 24 were joined with the Au thin wire 25 using a high speed wire bonder.
The epoxy resin 26 was packaged by the transfer molding method.

このようにして製作したこの発明を適用したホール素子
のワイヤーボンディング時の不良率は表1中のの如く
であった。
The defective rate at the time of wire bonding of the Hall element thus manufactured according to the present invention is as shown in Table 1.

表1に於いては中間層18のNi層を省略し、コンタクト
層17であるCu層を6μmにした場合である。はInSb薄
膜上に直接2μmのAu層を成形した場合である。はIn
Sb上に6μmのNi層の中間層18をつけ、その上に2μm
のAu層のボンディング層19を形成し、中間層18であるNi
層がコンタクト層17をかねている場合である。それぞれ
の場合においてボンディング時の素子の温度は100℃で
ある。又超音波エネルギーはそれぞれの場合について不
良率が最小になるように選んである。また、サンプル数
は各々2,000個である。不良率は1接合あたりの値であ
る。電極とAu細線25との間の引っ張り強度が2g以下のも
のは不良とした。それぞれの場合についての不良原因に
ついては、はAu線25と電極22との接合の強度不足がほ
とんどであり、はAu線25及び電極22間の接合の強度不
足、半導体膜12とAl2O3薄膜13間の剥離がほぼ同数あっ
た。については、ほとんどが半導体膜12とAl2O3薄膜1
3間の剥離であった。については、ほとんどがNi層と
半導体膜12との間の剥離であった。以上の結果より下記
の2点がわかる。
In Table 1, the Ni layer of the intermediate layer 18 is omitted and the Cu layer which is the contact layer 17 is set to 6 μm. Shows the case where a 2 μm Au layer is directly formed on the InSb thin film. Is In
An intermediate layer 18 of Ni layer of 6 μm is put on Sb, and 2 μm on it.
Forming a bonding layer 19 of Au layer of
This is the case when the layer also serves as the contact layer 17. In each case, the element temperature during bonding is 100 ° C. The ultrasonic energy is also chosen to minimize the defect rate in each case. The number of samples is 2,000 each. The defect rate is a value per junction. Those having a tensile strength of 2 g or less between the electrode and the Au thin wire 25 were regarded as defective. Regarding the causes of the defects in each case, is that the strength of the bond between the Au wire 25 and the electrode 22 is insufficient, is the strength of the bond between the Au wire 25 and the electrode 22 is insufficient, and the semiconductor film 12 and Al 2 O 3 are The peeling between the thin films 13 was almost the same. For most of the semiconductor film 12 and Al 2 O 3 thin film 1
It was peeling between 3 times. In most of the cases, there was peeling between the Ni layer and the semiconductor film 12. From the above results, the following two points can be seen.

中間層18がある場合は、これがない場合に比して不
良率が激減する。
When the intermediate layer 18 is provided, the defective rate is drastically reduced as compared with the case where the intermediate layer 18 is not provided.

中間層18がある場合でもコンタクト層17を省略する
と不良率が増加する。
Even if the intermediate layer 18 is provided, omitting the contact layer 17 increases the defect rate.

また不良原因より、中間層18をはぶくと超音波エネルギ
ーが半導体膜12とAl2O3薄膜13間に集中し、コンタクト
層17を省略すると、中間層18と半導体膜12間に集中する
ことがわかる。
Further, due to a cause of failure, ultrasonic energy may be concentrated between the semiconductor film 12 and the Al 2 O 3 thin film 13 when the intermediate layer 18 is removed, and may be concentrated between the intermediate layer 18 and the semiconductor film 12 when the contact layer 17 is omitted. Recognize.

第2例 表面が平滑なマイカ基板上に厚さ1.2μm電子移動度10,
000cm2/VsecのInAs膜をMBE法(分子線エピタキシー法)
により形成した。次にその半導体膜上に真空蒸着法によ
りSiO2の薄膜を1,000Å形成した。このSiO2薄膜上に厚
さ0.3mm一辺が45mmの正方形をしたフェライト基板上に
接着した。この後は第1例と全く同一の方法でホール素
子を組立てた。この様にして作成したホール素子のワイ
ヤボンディング時の不良率は表2の如くであった。
Second example 1.2 m thick electron mobility on mica substrate with smooth surface 10.
MBE method (molecular beam epitaxy method) with InAs film of 000 cm 2 / Vsec
Formed by. Next, a 1,000 Å thin SiO 2 film was formed on the semiconductor film by a vacuum evaporation method. This SiO 2 thin film was bonded onto a ferrite substrate having a thickness of 0.3 mm and a square of 45 mm on each side. After this, the Hall element was assembled in exactly the same manner as in the first example. The defective rate of the Hall element thus produced at the time of wire bonding is as shown in Table 2.

表2においてはこの発明を適用したもの、は中間層
であるNi層をはぶき、コンタクト層であるCu層を6μm
にした場合である。はInAs薄膜上に直接2μmのAu層
を形成した場合である。はInAs薄膜上に6μmのNi層
を形成し、その上にAu層を2μm形成し、中間層である
Ni層がコンタクト層をかねている場合である。それぞれ
の場合においてボンディング時の素子の温度は100℃で
ある。又超音波エネルギーはそれぞれの場合について不
良率が最小になるように選んである。また、サンプル数
は各々2,000個であり、不良率は1接合あたりの値であ
る。また、電極とAu細線間の引っ張り強度が2g以下のも
のは不良とした。それぞれの場合についての不良原因に
ついては、はAu線と電極間接合の強度不足がほとんど
であり、はAu線と電極間接合の強度不足、半導体膜と
SiO2薄膜間の剥離がほぼ同数であった。についてはほ
とんどが半導体膜とSiO2薄膜間の剥離であった。につ
いてはほとんどがNi層とInSb膜間の剥離であった。以上
の結果より、下記の2点がわかる。
In Table 2, those to which the present invention is applied, the Ni layer as the intermediate layer is peeled off, and the Cu layer as the contact layer is 6 μm.
This is the case. Shows the case where a 2 μm Au layer is formed directly on the InAs thin film. Is an intermediate layer with a 6 μm Ni layer formed on the InAs thin film and an Au layer 2 μm formed on it.
This is the case where the Ni layer also serves as the contact layer. In each case, the element temperature during bonding is 100 ° C. The ultrasonic energy is also chosen to minimize the defect rate in each case. The number of samples is 2,000 each, and the defect rate is a value per joint. In addition, if the tensile strength between the electrode and the Au thin wire was 2 g or less, it was determined to be defective. Regarding the causes of defects in each case, is that the strength of the Au wire-electrode bond is insufficient, and that of the Au wire-electrode strength is insufficient and the semiconductor film is
The peeling between the SiO 2 thin films was almost the same. In most cases, the peeling was between the semiconductor film and the SiO 2 thin film. In most of the cases, there was peeling between the Ni layer and the InSb film. The following two points can be seen from the above results.

中間層がある場合は、中間層がない場合に比して、
不良率が激減する。
When there is an intermediate layer, compared to when there is no intermediate layer,
The defective rate is drastically reduced.

中間層がある場合でもコンタクト層を省略すると不
良率が増加する。
Even if there is an intermediate layer, omitting the contact layer increases the defect rate.

また、不良原因より、中間層をはぶくと超音波エネルギ
ーが半導体膜とSiO2薄膜間に集中し、コンタクト層を省
略すると、中間層と半導体膜に集中することがわかる。
Further, it can be seen from the cause of the defects that ultrasonic energy is concentrated between the semiconductor film and the SiO 2 thin film when the intermediate layer is removed, and is concentrated in the intermediate layer and the semiconductor film when the contact layer is omitted.

ボンディング層19としては、Au,Au−Ge合金、Pt,Al,Al
−Si合金、Ag,Cu又はこれらの合金等のワイヤボンディ
ング性の良好な金属がよい。この層19に用いる金属はワ
イヤボンディング性の良いものであれば何でも良いが、
特にAuが好ましい。この層19には電極22とAu,Al,Al−Si
合金等の細線25との強固かつ高信頼性の結合を保障する
ものである。ボンディング層19の形成には、無電解メッ
キ法、電解メッキ法、蒸着またはスパッタリングによる
リフトオフ法等の通常の半導体素子の電極形成に用いる
方法が用いられる。ボンディング層19の層厚は特に限定
されないが、通常は0.1〜30μm、好ましくは0.1〜10μ
mがよい。ボンディングの信頼性を向上する為にはボン
ディング層19は厚いほど好ましいが、層厚の増大に伴う
内部応力の増加により層界面の密着性が低下すること、
エッチングの切れが低下すること、Ag,Au,Pt等の貴金属
を用いる場合には、価格が増大することによりその上限
が決定される。
As the bonding layer 19, Au, Au-Ge alloy, Pt, Al, Al
A metal having good wire bondability such as —Si alloy, Ag, Cu or alloys thereof is preferable. The metal used for this layer 19 may be any as long as it has a good wire bonding property,
Au is particularly preferable. This layer 19 has electrodes 22 and Au, Al, Al-Si
This ensures a strong and highly reliable connection with the thin wire 25 such as an alloy. For forming the bonding layer 19, a method used for forming electrodes of a usual semiconductor element such as an electroless plating method, an electrolytic plating method, a lift-off method by vapor deposition or sputtering is used. The layer thickness of the bonding layer 19 is not particularly limited, but is usually 0.1 to 30 μm, preferably 0.1 to 10 μm.
m is good. In order to improve the reliability of bonding, it is preferable that the bonding layer 19 is thicker, but the increase in the internal stress accompanying the increase in the layer thickness reduces the adhesion at the layer interface,
The upper limit is determined by the decrease in etching cutoff and the increase in price when a precious metal such as Ag, Au, Pt is used.

ボンディング層19にCu,Al等の酸化されやすい金属を用
いるときには、表面にAu,Ag等の酸化されにくい金属の
ごく薄い層を形成し、ボンディング層19を複数にするこ
とにより更にボンディングの信頼性が向上する。図3Aに
この電極22の断面形状を示す。図3Aに於いて、中間層18
上にはCu又はAl等のボンディング性が良好だが、さびや
すい金属のボンディング本体層26が形成され、そのボン
ディング本体層26上にAu又はAg等のボンディング性が良
好でさびにくい金属薄層27が形成され、ボンディング本
体層26及び金属薄層27でボンディング層19が形成され
る。ボンディング本体層26にAlを用いるときには金属薄
層27の形成には注意を要する。Alは空気中で瞬時に酸化
されるからである。真空中又は還元性の雰囲気中でボン
ディング本体層26、金属薄層27を連続的に形成すること
が好ましい。
When using a metal that is easily oxidized such as Cu and Al for the bonding layer 19, a very thin layer of a metal that is hard to be oxidized such as Au and Ag is formed on the surface, and the reliability of bonding is further improved by forming a plurality of bonding layers 19. Is improved. FIG. 3A shows a sectional shape of this electrode 22. In FIG. 3A, the intermediate layer 18
Although a bonding property such as Cu or Al is good on the upper part, a bonding body layer 26 of a metal that easily rusts is formed, and a thin metal layer 27 that has good bonding property such as Au or Ag and is hard to rust is formed on the bonding body layer 26. The bonding layer 19 is formed by the bonding body layer 26 and the thin metal layer 27. When using Al for the bonding body layer 26, care must be taken in forming the thin metal layer 27. This is because Al is instantly oxidized in air. It is preferable to continuously form the bonding body layer 26 and the thin metal layer 27 in a vacuum or a reducing atmosphere.

また、ボンディング層19にAg,Pt等の酸化されにくい金
属を用いる場合に於いても、その表面にボンディング性
の最も優れているAuをごく薄く形成すると、信頼性がさ
らに増大する。図3Bにその断面構造を示す。中間層19上
に、Au以外のAg,Pt等のボンディング性が良好でさびに
くい金属層28を形成し、その金属層28上にAuの薄層29を
形成する。
Further, even when a metal such as Ag, Pt or the like which is hard to be oxidized is used for the bonding layer 19, if Au, which has the best bonding property, is formed very thin on the surface, the reliability is further increased. The cross-sectional structure is shown in FIG. 3B. On the intermediate layer 19, a metal layer 28 of Ag, Pt or the like other than Au, which has good bonding properties and is resistant to rust, is formed, and a thin layer 29 of Au is formed on the metal layer 28.

中間層18はNi,Fe,Ti,W,Cu,等のボンディング層19に比し
て硬い金属層より成り、その形成にも無電解メッキ法、
電解メッキ法、蒸着またはスパッタリングによるリフト
オフ法などを用いることができる。この中間層18の効果
は主として下記の3点より成る。
The intermediate layer 18 is made of a metal layer that is harder than the bonding layer 19 made of Ni, Fe, Ti, W, Cu, etc., and is formed by electroless plating.
An electrolytic plating method, a lift-off method using vapor deposition or sputtering, or the like can be used. The effect of the intermediate layer 18 mainly consists of the following three points.

(a)ボンディング時に電極22の面に対して垂直方向に
作用する力をこの中間層18に集中し、この力が半導体膜
12ないしは半導体膜12とコンタクト層17との界面に達す
るのを防止する。
(A) A force acting in the direction perpendicular to the surface of the electrode 22 during bonding is concentrated on the intermediate layer 18, and this force is applied to the semiconductor film.
12 or the interface between the semiconductor film 12 and the contact layer 17 is prevented.

(b)ボンディング時の荷重を電極22の全体に分散し、
荷重がツールの先端のみに集中することを防止する。
(B) The load during bonding is distributed over the entire electrode 22,
Prevents the load from being concentrated only on the tip of the tool.

(c)超音波を中間層18とボンディング層19との界面で
反射し、超音波が半導体膜12又はその界面に悪影響を与
えることを防止する。それと同時に超音波エネルギーを
ボンディング層19に集中し、低いパワーの超音波エネル
ギーで確実なボンディングを保障する。
(C) The ultrasonic waves are reflected at the interface between the intermediate layer 18 and the bonding layer 19 to prevent the ultrasonic waves from adversely affecting the semiconductor film 12 or the interface thereof. At the same time, ultrasonic energy is concentrated on the bonding layer 19 to ensure reliable bonding with low power ultrasonic energy.

この(a)又は(b)の目的の為には中間層18はボンデ
ィング層19あるいはコンタクト層17に比してヤング率が
大きく、弾性限界の大きい金属が好ましい。(c)の効
果を重視する時には、ボンディング層19又はコンタクト
層17での音速と、中間層18での音速とができるだけ異な
るものとなる金属を用いることが好ましい。この時、音
速の不整合が大きい為、ボンディング層19と中間層18と
の界面ないしはコンタクト層17と中間層18との界面によ
って超音波が反射される。以上の条件を満たす金属の好
ましい例としてNi,Cu,Wがある。ボンディング層19、コ
ンタクト層17にはAuを用いることが好ましいが、上記の
中間層18に好ましい金属はAuに比して2倍以上のヤング
率を有し、音速度もAuの約2倍になる。ボンディング層
19がAuであるときは中間層18としてCuを用いることも好
ましい。
For the purpose of (a) or (b), the intermediate layer 18 is preferably a metal having a larger Young's modulus and a larger elastic limit than the bonding layer 19 or the contact layer 17. When the effect of (c) is emphasized, it is preferable to use a metal that makes the sound velocity in the bonding layer 19 or the contact layer 17 and the sound velocity in the intermediate layer 18 as different as possible. At this time, since the sound velocity mismatch is large, ultrasonic waves are reflected by the interface between the bonding layer 19 and the intermediate layer 18 or the interface between the contact layer 17 and the intermediate layer 18. Ni, Cu, and W are preferable examples of metals that satisfy the above conditions. It is preferable to use Au for the bonding layer 19 and the contact layer 17, but the preferable metal for the intermediate layer 18 has a Young's modulus more than twice that of Au, and the sound velocity is about twice that of Au. Become. Bonding layer
It is also preferable to use Cu as the intermediate layer 18 when 19 is Au.

中間層18の厚さは特に限定されないが、通常0.1〜30μ
m、より好ましくは0.1〜10μmがよい。中間層18の効
果を有効に発揮する為には層厚は大きいほど好ましい
が、層厚の増大に伴ない内部応力が増大し、層界面の密
着性が低下すると同時に、エッチングの切れが悪くなる
のでその上限が存在する。中間層18を余り薄くするとそ
の機械的強度が小となり、かつ容易に超音波も透過し、
中間層18を設けた意味がなくなる。
The thickness of the intermediate layer 18 is not particularly limited, but is usually 0.1 to 30 μm.
m, more preferably 0.1 to 10 μm. In order to effectively exert the effect of the intermediate layer 18, the larger the layer thickness, the more preferable, but as the layer thickness increases, the internal stress increases, the adhesion at the layer interface decreases, and at the same time, the etching cut becomes worse. So there is an upper limit. If the intermediate layer 18 is made too thin, its mechanical strength becomes small, and ultrasonic waves easily pass through,
There is no point in providing the intermediate layer 18.

超音波の反射作用を有効に行なう為には、中間層18を複
数の金属層で構成することが好ましい。隣接する層の音
速が大きく異なる金属を組みあわせれば、超音波は界面
を通過するごとに、界面の両側の金属の音速の不整合の
度合いに応じて反射されて、その振幅は大幅に減衰す
る。この構成例を図3Cに示す。図3Cにおいてボンディン
グ層19はAu層で構成され、その下にNi層31、Au層32、Ni
層33が順次積層され、これら3層31,32,33により中間層
18を形成する。超音波は層18と層31、層31と層32、層32
と層33、層33と層16の合計4つの界面で反射される。
In order to effectively perform the ultrasonic wave reflecting action, it is preferable that the intermediate layer 18 is composed of a plurality of metal layers. By combining metals with greatly different sonic velocities in adjacent layers, each time an ultrasonic wave passes through the interface, it is reflected according to the degree of mismatch in the sonic velocities of the metals on both sides of the interface, and its amplitude is greatly attenuated. . An example of this configuration is shown in FIG. 3C. In FIG. 3C, the bonding layer 19 is composed of an Au layer, and a Ni layer 31, an Au layer 32, and a Ni layer are formed under the bonding layer 19.
Layers 33 are sequentially laminated, and these three layers 31, 32 and 33 are intermediate layers.
Forming 18. Ultrasound is layer 18 and layer 31, layer 31 and layer 32, layer 32
And the layers 33 and 16 and the total of four interfaces of the layers 16 and 16 are reflected.

中間層18はヤング率(硬さ)、弾性限界、音速の差の全
体の特性がボンディング層19に対し、50%以上の差があ
ればよい。
The intermediate layer 18 only needs to have a difference of 50% or more in the overall characteristics of Young's modulus (hardness), elastic limit, and difference in sound velocity with respect to the bonding layer 19.

コンタクト層17はCu,Au,Al,Al−Si合金、Au−Ge合金、A
g,Ptまたは、これらの合金等の化合物半導体と良好なオ
ーム性接合を形成し、化合物半導体と類似の熱膨張率を
有し、かつ前記化合物半導体と同程度で軟らかい金属層
より成る。このコンタクト層17により、半導体膜12と電
極22との良好なオーミックコンタクトを確保し、かつ半
導体膜12と電極22との間の熱応力を緩和する。コンタク
ト層17の形成には無電解メッキ法、電解メッキ法、蒸着
又はスパッタリングを用いたリフトオフ法等が用いられ
る。層厚は特に限定されないが、通常0.1〜50μm、よ
り好ましくは0.1〜10μmである。ボンディングの信頼
性を向上する為にはコンタクト層17は厚いほど好ましい
が、層厚の増大に伴い内部応力が増加し、層界面の密着
性が低下すること、エッチング切れが低下すること、A
g,Au,Pt等の貴金属を用いるときには価格が増加するこ
とによりその上限が存在する。
The contact layer 17 is Cu, Au, Al, Al-Si alloy, Au-Ge alloy, A
It forms a good ohmic junction with a compound semiconductor such as g, Pt or an alloy thereof, has a coefficient of thermal expansion similar to that of the compound semiconductor, and is composed of a metal layer which is as soft as the compound semiconductor. The contact layer 17 secures good ohmic contact between the semiconductor film 12 and the electrode 22 and relaxes thermal stress between the semiconductor film 12 and the electrode 22. To form the contact layer 17, an electroless plating method, an electrolytic plating method, a lift-off method using vapor deposition or sputtering, or the like is used. The layer thickness is not particularly limited, but is usually 0.1 to 50 μm, more preferably 0.1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the contact layer 17 is thicker, but as the layer thickness increases, the internal stress increases, the adhesion at the layer interface decreases, and the etching cutoff decreases.
When using precious metals such as g, Au and Pt, there is an upper limit due to price increase.

GuAs,InP等のオーミックコンタクトを形成するのが困難
な半導体を用いる場合、又はコンタクト層17にAu,Pt,Ag
等の高価な金属を大量に用いたくない場合には、コンタ
クト層17を複数にし、まずAu−Ge等の薄い層で半導体膜
12とのオーミック接合を形成した後に、中間層18に比し
て軟らかい金属又は、中間層18に比して熱膨張率が半導
体膜12のそれに近い金属をその上に形成して、2層でコ
ンタクト層17を形成する。この例を図3D及び図3Eに示
す。図3Dにおいて、半導体膜12はGaAs層とした場合で、
この半導体膜12上にAu−Ge合金層34が形成される。この
合金層34のGeの比率は0.1〜10重量%であり、この層34
によりGaAs半導体膜12と電極22とのオーミック接合を確
保する。Au−Ge合金層34上にCu層35が形成され、これら
2層34,35でコンタクト層17を形成する。図3Eにおい
て、半導体膜12としてInAsxSb1−x(0≧x≧1)膜
を形成した場合で、この半導体膜12上にAu層36が形成さ
れ、そのAu層36上にCu層37が形成され、これら2層36,3
7でコンタクト層17が形成される。コンタクト層17の形
成には、無電解メッキ法、電解メッキ法、蒸着又はスパ
ッタリングによるリフトオフ法等の通常半導体素子の電
極形成に用いられる方法を用いる。コンタクト層17の層
厚は特に指定しないが、0.1〜10μmが好ましい。ボン
ディングの信頼性を向上させる為にはコンタクト層17は
厚いほど好ましいが、層厚の増大に伴い内部応力が増大
し、層界面の密着性が低下すること、エッチング切れが
低下すること、Au,Ag,Pt等の貴金属を用いる場合には価
格の増大によりその上限が決定される。
When using a semiconductor that is difficult to form ohmic contacts such as GuAs, InP, or Au, Pt, Ag in the contact layer 17
If you do not want to use a large amount of expensive metal such as
After forming an ohmic contact with the intermediate layer 12, a metal softer than the intermediate layer 18 or a metal having a coefficient of thermal expansion closer to that of the semiconductor film 12 than that of the intermediate layer 18 is formed thereon to form two layers. The contact layer 17 is formed. An example of this is shown in FIGS. 3D and 3E. In FIG. 3D, when the semiconductor film 12 is a GaAs layer,
The Au—Ge alloy layer 34 is formed on the semiconductor film 12. The Ge ratio of this alloy layer 34 is 0.1 to 10% by weight.
This ensures an ohmic contact between the GaAs semiconductor film 12 and the electrode 22. A Cu layer 35 is formed on the Au-Ge alloy layer 34, and the contact layers 17 are formed by these two layers 34 and 35. In FIG. 3E, when an InAsxSb 1-x (0 ≧ x ≧ 1) film is formed as the semiconductor film 12, the Au layer 36 is formed on the semiconductor film 12, and the Cu layer 37 is formed on the Au layer 36. These two layers 36,3
The contact layer 17 is formed at 7. The contact layer 17 is formed by using a method usually used for forming electrodes of semiconductor elements, such as an electroless plating method, an electrolytic plating method, a lift-off method by vapor deposition or sputtering. The layer thickness of the contact layer 17 is not particularly specified, but is preferably 0.1 to 10 μm. In order to improve the reliability of bonding, the thicker the contact layer 17, the more preferable it is, but as the layer thickness increases, the internal stress increases, the adhesion at the layer interface decreases, the etching cut decreases, Au, When using precious metals such as Ag and Pt, the upper limit is determined by the price increase.

中間層18に用いる金属が半導体膜12と良好なオーミック
接合を形成し、かつ半導体膜12との密着性が良好な場合
には、コンタクト層17は省略してもよい。この時、中間
層18に用いる金属はその熱膨張係数が半導体膜12のそれ
に近く、かつ半導体膜12に比してヤング率のあまり大き
くないがボンディング層19よりは大きいヤング率をもつ
のが好ましい。この構成例を図3Fに示す。図3Fにおい
て、半導体層12としてInAsxSb1−x(0≦x≦1)を
用いた場合で、この半導体層12上に直接中間層18として
Cu層が形成され、その上にボンディング層19としてAu層
が形成される。
The contact layer 17 may be omitted when the metal used for the intermediate layer 18 forms a good ohmic contact with the semiconductor film 12 and has good adhesion with the semiconductor film 12. At this time, the metal used for the intermediate layer 18 has a coefficient of thermal expansion close to that of the semiconductor film 12 and a Young's modulus not so large as that of the semiconductor film 12, but preferably a Young's modulus larger than that of the bonding layer 19. . An example of this configuration is shown in FIG. 3F. In FIG. 3F, when InAsxSb 1-x (0 ≦ x ≦ 1) is used as the semiconductor layer 12, the intermediate layer 18 is directly formed on the semiconductor layer 12.
A Cu layer is formed, and an Au layer is formed thereon as a bonding layer 19.

この発明の素子の基板15は、一般の磁電変換素子に用い
られているものでよく、単結晶もしくは焼結フェライト
基板、セラミック基板、ガラス基板、シリコン基板、サ
ファイヤ基板、半絶縁性のGaAs基板、InP基板等や耐熱
性の樹脂基板、強磁性体である鉄、パーマロイ等の基板
で表面を絶縁処理したもの等が用いられる。
The substrate 15 of the device of the present invention may be one that is used in a general magnetoelectric conversion device, and is a single crystal or sintered ferrite substrate, a ceramic substrate, a glass substrate, a silicon substrate, a sapphire substrate, a semi-insulating GaAs substrate, An InP substrate or the like, a heat-resistant resin substrate, a substrate of a ferromagnetic material such as iron or permalloy, the surface of which is subjected to an insulation treatment is used.

基板15の表面の絶縁層13は無機質、特に酸化物や窒化物
の絶縁体層もしくは、樹脂の絶縁体層が好ましく用いら
れる。酸化物や窒化物の絶縁体層は、通常、基板の表面
の絶縁処理コーティングに用いられているもので、アル
ミナ、SiO2、窒化シリコン又はこれらの混合又は多層の
絶縁層が好ましく用いられる。又、厚さは、通常無機質
の絶縁層の場合10μm以下でよく、蒸着、スパッター、
化学気相蒸着(CVD)、分子線蒸着等の方法で形成され
る。樹脂層14は、通常、基板15と高移動度半導体膜12と
の接着層として好ましく用いられているものであり、通
常用いられている熱硬化性のエポキシ樹脂、フェノール
エポキシ樹脂等が用いられる。又、その絶縁体層13,14
の厚さは特に限定されないが、好ましくは、60μm以下
である。
The insulating layer 13 on the surface of the substrate 15 is preferably an inorganic insulating layer, particularly an oxide or nitride insulating layer, or a resin insulating layer. The oxide or nitride insulating layer is usually used for insulating treatment coating on the surface of the substrate, and alumina, SiO 2 , silicon nitride, or a mixture thereof or a multilayer insulating layer is preferably used. Moreover, the thickness of the inorganic insulating layer is usually 10 μm or less, and vapor deposition, sputtering,
It is formed by a method such as chemical vapor deposition (CVD) or molecular beam deposition. The resin layer 14 is usually preferably used as an adhesive layer between the substrate 15 and the high mobility semiconductor film 12, and a thermosetting epoxy resin, a phenol epoxy resin or the like which is usually used is used. Also, the insulator layers 13 and 14
The thickness is not particularly limited, but is preferably 60 μm or less.

感磁部半導体膜12は、通常の磁電変換素子として用いら
れている高移動度の半導体薄膜がよく、InSb,GaAs,InS
b,GaAs,InAs,InxSbySnz InxAsyPz,InxGaySbz(x+y+
z=2)、InsGatAsuPv(S+t+u+v=2)等のIII
−V族の2元、3元、4元の金属間化合物の半導体で電
子移動度2,000〜80,000cm2/Vsecの範囲内にあり、単結
晶もしくは多結晶の薄膜が用いられる。
The magnetic field sensitive semiconductor film 12 is preferably a high-mobility semiconductor thin film used as an ordinary magnetoelectric conversion element, such as InSb, GaAs, InS.
b, GaAs, InAs, InxSbySnz InxAsyPz, InxGaySbz (x + y +
z = 2), InsGatAsuPv (S + t + u + v = 2), etc. III
A group V binary, ternary, or quaternary intermetallic compound semiconductor having an electron mobility in the range of 2,000 to 80,000 cm 2 / Vsec, and a single crystal or polycrystal thin film is used.

磁電変換素子の電極22はAu,Al,Al−Si合金等の通常ワイ
ヤボンディングに用いられる細線25により、リードフレ
ーム24又はプリント基板上に形成された配線パターン等
の導体に電気的に結合される。リードフレーム24に結線
する場合のリードフレームの材質はCu、リン青銅等、通
常の半導体素子のリードに用いるものを利用できる。ま
た、ボンディング性を向上する為にリードの表面にAu,A
g等のボンディング性の良好な金属の薄層を形成するこ
とも好ましく行なわれる。
The electrode 22 of the magnetoelectric conversion element is electrically coupled to a conductor such as a wiring pattern formed on the lead frame 24 or the printed circuit board by a fine wire 25 normally used for wire bonding of Au, Al, Al-Si alloy or the like. . When the lead frame is connected to the lead frame 24, the material of the lead frame may be Cu, phosphor bronze, or the like that is used for the leads of ordinary semiconductor elements. Also, in order to improve the bondability, Au, A
It is also preferable to form a thin layer of a metal having good bonding property such as g.

プリント基板上に結線する場合において、用いるプリン
ト基板は通常の電子部品の配線に用いられるものでよ
い。その配線導体上にAu,Ag等のボンディング性の良好
な薄層を形成することも好ましく行なわれる。
In the case of wiring on the printed circuit board, the printed circuit board used may be one that is used for wiring of ordinary electronic components. It is also preferable to form a thin layer of Au, Ag or the like having good bondability on the wiring conductor.

モールド樹脂26の材質は、一般に電子素子のモールドに
使用されている樹脂でよい。好ましいものは、熱硬化性
樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等があ
る。そのモールド方法は、通常の電子部品で行なわれて
いる方法でよく、例えば注型モールド、トランスファー
モールド、固型ペレットを素子上に置き加熱溶融後、硬
化してモールドする等の方法がある。
The material of the molding resin 26 may be a resin generally used for molding an electronic element. Preferred are thermosetting resins such as epoxy resins and phenol epoxy resins. The molding method may be a method that is generally used for electronic parts, and examples thereof include casting molding, transfer molding, and solid pellets placed on an element, heated and melted, and then cured and molded.

以上この発明の磁電変換素子の1例としてホール素子を
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についてもホール素子と電極形状、端子電極の個
数、感磁部パターンが異るが、ホール素子と全く同様に
電極形成がなされ、基本構成については同一である。
The Hall element has been described above as an example of the magnetoelectric conversion element of the present invention, but other elements such as a magnetoresistive effect element also differ from the Hall element in the electrode shape, the number of terminal electrodes, and the magnetic sensing part pattern. However, the electrodes are formed in exactly the same manner as the Hall element, and the basic structure is the same.

「発明の効果」 以上述べたようにこの発明によれば、マイカ基板上に化
合物半導体膜を形成し、その表面に酸化物絶縁膜を形成
し、この絶縁膜を介して半導体膜を樹脂層で基板に接着
し、その半導体膜の一部にコンタクト層、中間層、ボン
ディング層を順次形成し、そのボンディング層上に金属
細線を、超音波を印加して直接ボンディングしているた
め、樹脂層が存在していても、金属細線を強固に接続す
ることができ、かつ半導体膜と酸化物絶縁膜との間に剥
離が発生せず、高感度で耐湿性が高い、信頼性の高いも
のが得られる。
[Advantages of the Invention] As described above, according to the present invention, a compound semiconductor film is formed on a mica substrate, an oxide insulating film is formed on the surface thereof, and the semiconductor film is formed of a resin layer through the insulating film. The resin layer is adhered to the substrate, the contact layer, the intermediate layer, and the bonding layer are sequentially formed on a part of the semiconductor film, and the metal wire is directly bonded on the bonding layer by applying ultrasonic waves. Even if it exists, a thin metal wire can be firmly connected, no peeling occurs between the semiconductor film and the oxide insulating film, and high sensitivity, high moisture resistance, and high reliability are obtained. To be

【図面の簡単な説明】[Brief description of drawings]

図1はこの発明の実施例の工程を示し、A〜D,Fは断面
図、Eは平面図、図2は図1の工程のつづきを示し、
A、C、D、Fは断面図、B、Eは平面図、図3は電極
22の各種変形例の一部を示す断面図である。
FIG. 1 shows a process of an embodiment of the present invention, A to D and F are sectional views, E is a plan view, and FIG. 2 shows a continuation of the process of FIG.
A, C, D and F are sectional views, B and E are plan views, and FIG. 3 is an electrode.
FIG. 23 is a cross-sectional view showing a part of various modifications of 22.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイカの表面に、厚さ0.1〜10μmのIII−
V族化合物半導体薄膜を形成する工程と、 その半導体薄膜の表面に酸化物絶縁膜を被着する工程
と、 その酸化物絶縁膜を介して上記III−V族化合物半導体
薄膜を絶縁性の樹脂層により基板上に接着し、ついで、
上記マイカを除去する工程と、 上記基板上の上記III−V族化合物半導体薄膜の表面の
所要の部位にのみ金属材のコンタクト層を形成する工程
と、 そのコンタクト層上に金属材の中間層を形成する工程
と、 その中間層上に中間層よりヤング率が50%以上小さい金
属材のボンディング層を形成する工程と、 エッチングにより上記III−V族化合物半導体薄膜をパ
ターン化する工程と、 超音波を印加して上記ボンディング層に金属細線をボン
ディングする工程と、 を有することを特徴とする磁電変換素子の製造方法。
1. A mica surface having a thickness of 0.1-10 μm III-
A step of forming a group V compound semiconductor thin film, a step of depositing an oxide insulating film on the surface of the semiconductor thin film, and a resin layer for insulating the III-V compound semiconductor thin film through the oxide insulating film. Adhere to the substrate with, then,
A step of removing the mica, a step of forming a contact layer of a metal material only on a required portion of the surface of the III-V compound semiconductor thin film on the substrate, and an intermediate layer of the metal material on the contact layer. A step of forming, a step of forming a bonding layer of a metal material having a Young's modulus of 50% or more smaller than that of the intermediate layer on the intermediate layer, a step of patterning the group III-V compound semiconductor thin film by etching, an ultrasonic wave And a step of bonding a thin metal wire to the above-mentioned bonding layer by applying a voltage, and a method for manufacturing a magnetoelectric conversion element.
JP59066550A 1984-04-02 1984-04-02 Method for manufacturing magnetoelectric conversion element Expired - Lifetime JPH0671105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59066550A JPH0671105B2 (en) 1984-04-02 1984-04-02 Method for manufacturing magnetoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59066550A JPH0671105B2 (en) 1984-04-02 1984-04-02 Method for manufacturing magnetoelectric conversion element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4287926A Division JP2556802B2 (en) 1992-10-26 1992-10-26 Magnetoelectric conversion element

Publications (2)

Publication Number Publication Date
JPS60208882A JPS60208882A (en) 1985-10-21
JPH0671105B2 true JPH0671105B2 (en) 1994-09-07

Family

ID=13319128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59066550A Expired - Lifetime JPH0671105B2 (en) 1984-04-02 1984-04-02 Method for manufacturing magnetoelectric conversion element

Country Status (1)

Country Link
JP (1) JPH0671105B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868431B2 (en) * 2003-10-10 2012-02-01 Tdk株式会社 Magnetic storage cell and magnetic memory device
JP2007278733A (en) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd Magnetic sensor and its manufacturing method
WO2007119569A1 (en) 2006-04-13 2007-10-25 Asahi Kasei Emd Corporation Magnetic sensor and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580366A (en) * 1978-12-13 1980-06-17 Toshiba Corp Production of compound semiconductor element
JPS58153384A (en) * 1982-03-05 1983-09-12 Asahi Chem Ind Co Ltd Magnetoelectricity conversion element and manufacture thereof

Also Published As

Publication number Publication date
JPS60208882A (en) 1985-10-21

Similar Documents

Publication Publication Date Title
KR910002313B1 (en) Magneto-electric converting element
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JP2001093928A (en) Semiconductor device and its manufacturing method
JPH10326806A (en) Semiconductor device and its manufacture
EP0460785B1 (en) Semiconductor device having a heat sink
WO2007034791A1 (en) Solder layer, heat sink using such solder layer and method for manufacturing such heat sink
JPH034030Y2 (en)
JP4480318B2 (en) Composite semiconductor device and manufacturing method thereof
JPH0671105B2 (en) Method for manufacturing magnetoelectric conversion element
JP2556802B2 (en) Magnetoelectric conversion element
JP2005123383A (en) Electromagnetic transducer element
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
JPH06105802B2 (en) Magnetoelectric conversion element
US4974052A (en) Plastic packaged semiconductor device
JPH0817870A (en) Semiconductor device
JPH0462474B2 (en)
US20190206785A1 (en) Electronic devices with bond pads formed on a molybdenum layer
JP2007317913A (en) Semiconductor light emitting element, and its manufacturing method
JP2610083B2 (en) Ferromagnetic magnetoresistive element
JPH0462475B2 (en)
JPH07130790A (en) Construction of electrode of semiconductor device
JPH0471351B2 (en)
JPH05243323A (en) Semiconductor device and manufacturing method
JPH07221101A (en) Formation of bump electrode on semiconductor wafer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term