JPS60208882A - Magnetoelectric conversion element - Google Patents
Magnetoelectric conversion elementInfo
- Publication number
- JPS60208882A JPS60208882A JP59066550A JP6655084A JPS60208882A JP S60208882 A JPS60208882 A JP S60208882A JP 59066550 A JP59066550 A JP 59066550A JP 6655084 A JP6655084 A JP 6655084A JP S60208882 A JPS60208882 A JP S60208882A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- semiconductor film
- electrode
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はホール素子、磁気抵抗効果素子など磁界乃至
磁束を電気信号に変換する磁電変換素子に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a magneto-electric conversion element, such as a Hall element or a magnetoresistive element, which converts a magnetic field or magnetic flux into an electric signal.
〈従来技術〉
従来用−■族半導体を用いた磁電変換素子の電極構造は
半導体層にオーミックコンタクトを形成後、蒸着法等に
よりAu + Aj等のワイヤボンディング性の良好な
金属層を形成し、これを300〜400℃付近に加熱し
て圧着もしくは超音波によシAu+ A I等の細線を
接続する方法が用いられている。しかるに絶縁性の基板
もしくは表面に絶縁層を有する基板上に形成された化合
物半導体膜上にこの方法を適用しようとすると2つの問
題を生じる。<Prior art> Conventional - The electrode structure of a magnetoelectric transducer using a group semiconductor is made by forming an ohmic contact on a semiconductor layer, and then forming a metal layer with good wire bondability such as Au + Aj by a vapor deposition method. A method is used in which this is heated to around 300 to 400° C. and a thin wire of Au+AI or the like is connected by pressure bonding or ultrasonication. However, when this method is applied to a compound semiconductor film formed on an insulating substrate or a substrate having an insulating layer on the surface, two problems arise.
その第−f′i、基板又は絶縁層と化合物半導体階とは
熱膨張率が異るため、ボンディング時に温度を十分に上
げることができない。通常行なわれているように300
〜400℃に電極部の温度を上けると、絶縁層と半導体
膜との界面に熱応力が巣申し、信頼性の低下もしくは絶
縁層と半導体薄膜との間のはく離を生じる。第二は絶縁
層と半導体膜とは一般に密着性が十分でないだめのパワ
ーの大きいエネルギーの超音波を印加するとはく離を生
じる。Since the -f'ith substrate or insulating layer and the compound semiconductor layer have different coefficients of thermal expansion, the temperature cannot be raised sufficiently during bonding. 300 as is normally done
When the temperature of the electrode portion is raised to ~400° C., thermal stress is generated at the interface between the insulating layer and the semiconductor film, resulting in a decrease in reliability or peeling between the insulating layer and the semiconductor thin film. Second, the insulating layer and the semiconductor film generally do not have sufficient adhesion, and peeling occurs when ultrasonic waves of high power and energy are applied.
また、半導体層の厚さは通常0.1〜10μmと薄く、
さらに一般に■−■族化合物半導体はヤング率が小さく
もろいので、パワーの大きい超音波の投入によシ、半導
体層そのものが破壊される。In addition, the thickness of the semiconductor layer is usually as thin as 0.1 to 10 μm,
Furthermore, since a ■-■ group compound semiconductor generally has a small Young's modulus and is brittle, the semiconductor layer itself is destroyed by the application of high-power ultrasonic waves.
〈発明の構成〉
この発明の目的は絶縁性の基板、すなわち基板自体が絶
縁材もしくは表面に絶縁層を有する基板上に形成さnた
厚さ0.1〜10μmの化合物半導体薄躾に低温で低い
エネルギーの超音波で高収率かつ高信頼性のワイヤボン
ディングを可能にし、磁電変換素子の収率を大幅に改善
し、センサーに不可欠な信頼性を飛−的に増大するとと
もに、工業的に童腫性の極めて大なるat変換累子を供
給することにある。<Structure of the Invention> The object of the present invention is to form a compound semiconductor thin film with a thickness of 0.1 to 10 μm formed on an insulating substrate, that is, a substrate itself made of an insulating material or having an insulating layer on its surface, at a low temperature. It enables high-yield and highly reliable wire bonding using low-energy ultrasonic waves, greatly improving the yield of magnetoelectric transducers, dramatically increasing the reliability essential to sensors, and making industrial use possible. The purpose is to supply extremely large pedomatous AT conversion molecules.
この発明によれば、表面に絶縁層を有する基板もしくは
絶縁材のみでなる基板などの絶縁性の基板上に厚さが0
.1〜10μm1電子濃度が5X101”〜5 X 1
0 ” aii’の範囲内にあり、室温で電子移動度が
2,000〜80,000c#/Vaecのat−V族
の高移動度化合物半導体膜が形成され、その半導体膜上
の所要の部分に電極が形成されるが、その電極はヤング
率が大きい中間層上にこれよシも小さいヤング率でポン
ディング性のよいボンディング層が形成されてなろう
く実 施 例〉
この発明の磁電変換素子の1つであるホール素子の1s
造の1例を第1図及び第2図に示す。第1図において、
ホール素子の絶縁性基板11は絶縁材でない基板12上
に絶縁層13が形成されて構成された場合である。感磁
部を構成する高電子移動度の半導体膜14が絶縁性基板
ll上に形成され、半導体膜14上にワイヤボッディン
グ用電極15が形成される。この電極15は半導体膜1
4と接続するコンタクト層16、その上の中間層17、
更にその上のボンディング層18よりなる。According to this invention, the thickness is 0.
.. 1~10μm 1 electron density is 5X101''~5X1
A high mobility compound semiconductor film of the at-V group with an electron mobility of 2,000 to 80,000 c#/Vaec at room temperature is formed, and a desired portion on the semiconductor film is formed. An electrode is formed on the intermediate layer having a large Young's modulus, and a bonding layer with a smaller Young's modulus and good bonding properties is formed on the intermediate layer. 1s of Hall element which is one of the elements
An example of this structure is shown in Figures 1 and 2. In Figure 1,
The insulating substrate 11 of the Hall element is constructed by forming an insulating layer 13 on a substrate 12 that is not an insulating material. A semiconductor film 14 with high electron mobility constituting a magnetically sensitive part is formed on an insulating substrate 11, and a wire bodding electrode 15 is formed on the semiconductor film 14. This electrode 15 is the semiconductor film 1
4, an intermediate layer 17 thereon,
Furthermore, there is a bonding layer 18 thereon.
電極間の中央部の半導体膜14は感磁部19である。電
極15はAu + A j + A J S 重合金等
の細線21でリードフレーム22に接続される。リード
フレーム22の端部を残して基板11、細#21などは
樹脂のモールド体23内に埋込まれる。The semiconductor film 14 in the center between the electrodes is a magnetically sensitive part 19 . The electrode 15 is connected to a lead frame 22 with a thin wire 21 made of Au+Aj+AJS heavy alloy or the like. The substrate 11, the thin #21, etc. are embedded in the resin mold body 23, leaving the ends of the lead frame 22 intact.
s2図はホール素子の絶縁性基板11は絶縁物のみで構
成され、特に表面に絶縁層13を有しない場合である。Figure s2 shows the case where the insulating substrate 11 of the Hall element is made of only an insulator, and in particular does not have the insulating layer 13 on the surface.
第3図は第1図又は第2図のホール素子を上面からみだ
状況を示す。FIG. 3 shows the Hall element shown in FIG. 1 or 2 exposed from above.
第4図及び第5図はホール素子チップをリードフレーム
22を介することなく、プリント配線板に直接取付けた
例である。すなわちプリント基板24に形成された配線
25に細線21が接続される。4 and 5 show examples in which the Hall element chip is directly attached to the printed wiring board without using the lead frame 22. FIG. That is, the thin wire 21 is connected to the wiring 25 formed on the printed circuit board 24.
この実施例ではワイヤボッディング用電極15はコンタ
クトld l 6 、中間層17、ボンディング層18
の3ノーよ構成る。つま少ボンディング性の良好な金属
層のボンディング層18と、半導体とのオーミクク接触
を保障しかつ界面の熱応力を緩和するコンタクト層16
との中間に、これら両層16.18に比して硬い金属層
などの中間層17を介在させることによシ、ボンディン
グ時に印加される超音波エネルギーをボンディング層1
8に集中させ、超音波衝激ないしは温f衝激に対して、
十分の耐性を持たない、絶縁性基板11上の半導体膜*
14に対し、低いパワーの超音波印加でかつ低温で高信
頼性のワイヤボンディング接合を形成することが可能と
なる。In this embodiment, the wire bonding electrode 15 includes a contact ld l 6 , an intermediate layer 17 , and a bonding layer 18 .
It consists of 3 nos. A bonding layer 18 that is a metal layer with good bonding properties and a contact layer 16 that ensures ohmic contact with the semiconductor and alleviates thermal stress at the interface.
By interposing an intermediate layer 17 such as a metal layer that is harder than these layers 16 and 18 between the bonding layer 1 and the bonding layer 1, ultrasonic energy applied during bonding can be transferred to the bonding layer 1.
8, and in response to ultrasonic shock or thermal shock,
Semiconductor film on insulating substrate 11 that does not have sufficient resistance*
In contrast to No. 14, it is possible to form a highly reliable wire bonding joint at a low temperature and by applying low power ultrasonic waves.
ボンディング層18は、AuvAu Ge付金、pt。The bonding layer 18 is made of AuvAu, PT.
AI + AI S重合金、’ Ag + Cu又はこ
れらの合金等のワイヤボンディング性の良好な金属より
成る。この層18に用いる金属はワイヤボンディング性
の良いものであれば何でも良いが、特にAuが好ましい
。この層18には11極15とAu + AI+ AJ
−8i 合金等の細麿21との強固かつ尚信頼性の結合
を保障するものである。ボンディング層18の形成には
、無電解メッキ法、′1tpsメッキ法、魚屑またはス
パッタリングによるリフトオフ法等の通常の半導体素子
の電極形成に用いる方法が用いられる。ボンディング層
18の層厚は特に限定されないが、通常は0.1〜30
μm1好ましくは0.1〜lOμmがよい。ボンディン
グの信頼性を向上する為にはボンディング層18は厚い
はど好ましいが、層厚の増大に伴う内部応力の増加によ
り層界面の密着性が低下すること、エツチングの切れが
低下すること、Ag + Au l P を等の貴金属
を用いる場合には、価格が増大することによ、りその上
限が決定される。It is made of a metal with good wire bondability, such as AI + AI S heavy alloy, 'Ag + Cu, or an alloy thereof. The metal used for this layer 18 may be any metal as long as it has good wire bonding properties, but Au is particularly preferred. This layer 18 has 11 poles 15 and Au + AI + AJ
This ensures a strong and reliable connection with the Hosomaro 21 made of -8i alloy or the like. For forming the bonding layer 18, methods used for forming electrodes of ordinary semiconductor devices, such as electroless plating, '1tps plating, and lift-off using fish scraps or sputtering, are used. The thickness of the bonding layer 18 is not particularly limited, but is usually 0.1 to 30
μm1 is preferably 0.1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the bonding layer 18 be thick, but as the layer thickness increases, internal stress increases, resulting in a decrease in adhesion at the layer interface, a decrease in etching cut, and a decrease in Ag. When using noble metals such as + Au l P , the upper limit is determined by the increase in price.
ボンディング層・1BにCu + Aj等の咳イヒされ
やすい金属を用いるときには、表面にAu + Ag等
の酸化されにくい金属のごく薄いJ−を形成し、ボンデ
ィング)−18を複数にする。こbによシ更にボンディ
ングの信頼性が同上する。第6図にこの′電極15の断
面形状金示す。第6図に於いて、中1司1−17上にH
Cu又はAj等のボンディング性カニ良好だが、さびや
すい4i属のホンディング本体層26が形成され、その
ボンディング本体層26上にAu又はAg等のボンディ
ング性が良好でさびにくい金属薄層27が形成され、ボ
ンディング本体層26及び金属薄層27でボンディング
層18妙工形成される。ボンディング本体層26にl
k用いるときには金属薄層27の形成には注意を要する
。When using a metal that is easily oxidized, such as Cu + Aj, for the bonding layer 1B, a very thin J- layer of a metal that is difficult to oxidize, such as Au + Ag, is formed on the surface, and a plurality of bonding layers (18) are formed. This also improves bonding reliability. FIG. 6 shows the cross-sectional shape of this 'electrode 15. In Figure 6, H
A bonding body layer 26 of the 4i group, such as Cu or Aj, which has good bonding properties but is easily rusted, is formed, and a thin metal layer 27 such as Au or Ag, which has good bonding properties and is not easily rusted, is formed on the bonding body layer 26. Then, the bonding layer 18 is formed by the bonding body layer 26 and the metal thin layer 27. l on the bonding body layer 26
When using k, care must be taken in forming the thin metal layer 27.
Ajは空気中で瞬時に酸化される力1らである。真空中
又は還元性の雰囲気中でボンディング本体層26、金属
薄層27を連続的に形成すること〃;好ましい。Aj is the instantaneous oxidation force 1 in air. It is preferable to form the bonding body layer 26 and the metal thin layer 27 continuously in a vacuum or in a reducing atmosphere.
また、ボンディング層18にAg、Pt 等の酸イヒさ
れにくい金属を用いる場合に於いても、その表面にボン
ディング性の蚊も優れているAuをごく薄く形成すると
、信頼性がさらに増大する。第7図にその断面構造を示
す。中間7117上に、Au以外のAg、Pt等のホン
ティング性が良好でさびにくい金属1−28を形成し、
その金属1@ 28上にAuの薄層29を形成する。Further, even when a metal such as Ag or Pt that is not susceptible to acid oxidation is used for the bonding layer 18, reliability is further increased by forming a very thin layer of Au, which has excellent bonding properties, on the surface thereof. FIG. 7 shows its cross-sectional structure. On the intermediate 7117, a metal 1-28 other than Au, such as Ag or Pt, which has good honting property and is resistant to rust, is formed,
A thin layer 29 of Au is formed on the metal 1@28.
中間層17はNi + Fe + Ti +W+ Cu
+ 等のボンディング層18に比して硬い金属l−よ
り成り、その形成にも無′dL′Isメッキ法、電解メ
ッキ法、魚屑またはスパッタリングによるリフトオフ法
など音用いることができる。この中間J−17の効果は
主として下記の3点より成る。The intermediate layer 17 is made of Ni + Fe + Ti + W + Cu
The bonding layer 18 is made of a metal l- which is harder than the bonding layer 18 such as +, and can be formed by a method such as a non-dL'Is plating method, an electrolytic plating method, a lift-off method using fish scraps or sputtering, or the like. The effects of this intermediate J-17 mainly consist of the following three points.
(a) ボンディング時にt極15の面に対して垂直方
向に作用する力を、この中間層17に集中し、この力が
半導体Ji!l14ないしは半導体膜14とコンタクト
層16との界面に遅するのを防止する。(a) During bonding, the force acting perpendicularly to the surface of the t-pole 15 is concentrated on this intermediate layer 17, and this force is applied to the semiconductor Ji! 114 or the interface between the semiconductor film 14 and the contact layer 16.
(b) ボンディング時の荷重を電極15の全体に分散
し、荷重がツールの先端のみに集中することを防止する
。(b) The load during bonding is distributed over the entire electrode 15 to prevent the load from being concentrated only on the tip of the tool.
(e) 超音波を中間層17とボンディング層18との
界面で反射し、超音波が半導体膜14又はその界面に悪
影響を与えることを防止する。それと同時に超音波工矛
ルキーをボンディング層18に集中シ、低いパワーの超
音波工不ルキーで確実なボンディングを保障する。(e) The ultrasonic waves are reflected at the interface between the intermediate layer 17 and the bonding layer 18 to prevent the ultrasonic waves from adversely affecting the semiconductor film 14 or its interface. At the same time, the ultrasonic wave key is concentrated on the bonding layer 18, ensuring reliable bonding with the low power ultrasonic wave key.
この(aJ又は(b)の目的の為には中間l−17はボ
ンディング層18あるいはコンタクト層16に比してヤ
ング率が大きく、弾性限界の大きい金属力;好ましい。For the purpose of this (aJ or (b)), the intermediate l-17 has a larger Young's modulus than the bonding layer 18 or the contact layer 16, and is preferably a metal having a large elastic limit.
(c)の効果を重視する時には、ボンディング層18又
はコンタクト層16での音速中間層17での音速とがで
きるだけ異なるものとなる金属を用いることが好ましい
。この時、音速の不整合が大きい為、ボンディング層1
8と中間層17との界面ないしはコンタクト層16と中
間層17との界面によって超音波が反射される。以上の
粂件を満たす金属の好ましい例としてN i* Cu
r W −b’ある。ボンディングJ@ 18 、コン
タクト層16にはAuを用いることが好ましいが、上記
の中間層17に好ましい金属はAuに比して2倍以上の
ヤング率を有し、音速度もAuの約2倍になる。ボンデ
ィング層18がAuでめるときは中間層17としてCu
を用いることも好ましい。When placing importance on the effect (c), it is preferable to use a metal that makes the sound speed in the bonding layer 18 or the contact layer 16 as different as possible from the sound speed in the intermediate layer 17. At this time, because the sound velocity mismatch is large, the bonding layer 1
The ultrasonic waves are reflected by the interface between the contact layer 8 and the intermediate layer 17 or the interface between the contact layer 16 and the intermediate layer 17. A preferable example of a metal that satisfies the above conditions is Ni*Cu.
There is r W -b'. It is preferable to use Au for the bonding J@ 18 and the contact layer 16, but the preferable metal for the intermediate layer 17 has a Young's modulus more than twice that of Au, and the sound velocity is about twice that of Au. become. When the bonding layer 18 is made of Au, the intermediate layer 17 is made of Cu.
It is also preferable to use
中間層17の厚さは籍に限短されないが、通常0.1〜
30μm1 よシ好ましくは0.1−10μmがよい。The thickness of the intermediate layer 17 is not limited to the above, but is usually 0.1~
The thickness is preferably 30 μm, preferably 0.1-10 μm.
中間層17の効果を有効に発揮する為には、層厚は大き
いほど好ましいが、層厚の増大に伴ない、内部応力が増
大し、層界面の密層性が低下すると同時に、エツチング
の切れが悠くlるのでその上限が存在する。中間層17
を余り薄くするとその機械的強度が小となシ、かつ容易
に超音波も透過し、中間層17を設けた意味がなくなる
。In order to effectively exhibit the effect of the intermediate layer 17, it is preferable that the layer thickness be as large as possible; however, as the layer thickness increases, internal stress increases, the density of the layer interface decreases, and etching breaks. There is an upper limit because it is easy to do. middle layer 17
If the intermediate layer 17 is made too thin, its mechanical strength will be low and ultrasonic waves will easily pass through it, so there is no point in providing the intermediate layer 17.
超音波の反射作用を有効に行なう為には、中間層17を
複数の金属層で構成することが好ましい。In order to effectively reflect ultrasonic waves, it is preferable that the intermediate layer 17 is composed of a plurality of metal layers.
隣接する層の音速が大きく異なる金属を組みられせれば
、超音波は界面を通過するごとに、界面の両側の金属の
音速の不整合の度合いに応じて反射されて、その振幅は
大幅に減衰する。この構成例を第8図に示す。第8図に
おいてボンディング層18はAu層で構成され、その下
にNi層31、Au層32、Ni層33が順次積層され
、これら3層31.32.33によシ中間層17を形成
する。超音波は層18と層31、層31と層32、層3
2と層33、層、33と層16の合計4つの界面で反射
される。If metals with significantly different sound velocities in adjacent layers are assembled, each time an ultrasonic wave passes through an interface, it will be reflected depending on the degree of mismatch between the sound velocities of the metals on both sides of the interface, and its amplitude will be significantly attenuated. do. An example of this configuration is shown in FIG. In FIG. 8, the bonding layer 18 is composed of an Au layer, and a Ni layer 31, an Au layer 32, and a Ni layer 33 are sequentially laminated thereunder, and the intermediate layer 17 is formed by these three layers 31, 32, and 33. . Ultrasonic waves are layer 18 and layer 31, layer 31 and layer 32, layer 3
It is reflected at a total of four interfaces: 2 and layer 33, and 33 and layer 16.
中間層17はヤング率(硬さ)、弾性限界、貴速の差の
全体の特性がポンディング層18に対し、50%以上の
差があればよい。It is sufficient that the intermediate layer 17 has a difference of 50% or more from the bonding layer 18 in overall characteristics such as Young's modulus (hardness), elastic limit, and difference in noble velocity.
コンタクト層16はCu 、、Au、、At、 kl−
8i合金、A u −G e合金、Ag、Pt または
、これらの合金等の化合物半導体と良好なオーム性接合
を形成し、化合物半導体と類似の熱膨張率を有し、かつ
前記化合物半導体と会同程度で軟らかい金属層呵り;成
る。The contact layer 16 is made of Cu, , Au, , At, kl-
Forms good ohmic contact with compound semiconductors such as 8i alloy, Au-Ge alloy, Ag, Pt, or alloys thereof, has a coefficient of thermal expansion similar to that of the compound semiconductor, and has a similar coefficient of thermal expansion to the compound semiconductor. Consists of a soft metal layer.
このコンタクト層16によシ、半導体膜14と電極15
との良好なオーミックコンタクトを確保し、かつ半導体
膜14と電極15との間の熱応力を緩和する。コンタク
ト層16の形成には無電解メッキ法、電解メッキ法、蒸
着又はスパッタリングを用いたリフトオフ法等が用いら
れる。層厚は特に限定されないが、通常0.1〜50μ
m1よシ好ましくkio、1〜10μmである。ポンデ
ィングの信頼性を向上する為にはコンタクト層16は厚
いはと好ましいが、層厚の増大に伴い内部応力が増加し
、層界面の密着性が低下すること、エツチング切れが低
下すること、Ag1AulPt等の貴金属を用いるとき
には価格が増加することによりその上限が存在する。Through this contact layer 16, the semiconductor film 14 and the electrode 15
This ensures good ohmic contact with the semiconductor film 14 and the electrode 15, and alleviates thermal stress between the semiconductor film 14 and the electrode 15. To form the contact layer 16, an electroless plating method, an electrolytic plating method, a lift-off method using vapor deposition or sputtering, or the like is used. Layer thickness is not particularly limited, but is usually 0.1 to 50μ
m1 is preferably kio, 1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the contact layer 16 be thick, but as the layer thickness increases, internal stress increases, the adhesion of the layer interface decreases, and etching breakage decreases. When using noble metals such as Ag1AulPt, there is an upper limit due to the increased price.
GuAs、InP等のオーミックコンタクトを形成する
のが困難な半導体を用いる場合、又はコンタクト層16
にA u + P t e A g等の高価な金属を大
量に用いたくない場合には、コンタクトjtlJ l
6を複数にし、まずAu−Ge等の薄い層で半導体膜1
4とのオーミック接合を形成した後に、中間層17に比
して軟らかい金属又は、中間層17に比して熱膨張率が
半導体膜14のそれに近い金属をその上に形成して、2
層でコンタクト層16を形成する。この例を第9図及び
第10図に示す。第9図において、半導体膜14はGa
v As層とした場合で、この半導体M14上に及び
Ge合金層34が形成される。この合金層34のGeの
比率は0.1〜103量脚てあシ、この層34によシG
a As半導体膜14と電極15とのオーミック接合を
確保する。Au−Ge合金層34上にCu層35が形成
され、これら2増34.35でコンタクト層16を形成
する。第1O図において、半導体膜14としてInAs
x5bt −x (o<x<i ) 118を形成した
場合で、この半導体膜14上にAu層36が形成され、
七のAuM136上にCu層37が形成され、これら2
層36.37でコンタクト/1ii16が形成される。When using a semiconductor in which it is difficult to form an ohmic contact such as GuAs or InP, or when using the contact layer 16
If you do not want to use a large amount of expensive metal such as A u + Pt e A g, contact jtlJ l
6 is made into a plurality of layers, first, the semiconductor film 1 is formed with a thin layer of Au-Ge, etc.
After forming an ohmic contact with the semiconductor film 14, a metal that is softer than the intermediate layer 17 or a metal whose coefficient of thermal expansion is closer to that of the semiconductor film 14 than the intermediate layer 17 is formed thereon.
The layer forms a contact layer 16. An example of this is shown in FIGS. 9 and 10. In FIG. 9, the semiconductor film 14 is made of Ga.
v In the case of an As layer, a Ge alloy layer 34 is formed on this semiconductor M14. The ratio of Ge in this alloy layer 34 is between 0.1 and 103,
a. Ensure ohmic contact between the As semiconductor film 14 and the electrode 15. A Cu layer 35 is formed on the Au-Ge alloy layer 34, and the contact layer 16 is formed by adding 34.35. In FIG. 1O, the semiconductor film 14 is made of InAs.
x5bt −x (o<x<i) 118, an Au layer 36 is formed on this semiconductor film 14,
A Cu layer 37 is formed on the seven AuM 136, and these two
A contact/1ii16 is formed in layer 36.37.
コンタクトノ111i16の形成には、無電解メッキ法
、電解メッキ法、蒸着又はスパッタリングによるリフト
オフ法等の通常半導体素子の電極形成に用いられる方法
を用いる。コンタクト層16の層厚は特に指定、しない
が、0.1〜10μmが好ましい。ボンディングの信頼
性を向上させる為にはコンタクト層16は厚いほど好ま
しいが、層厚の増大に伴い内部応力が増大し、層界面の
密着性が低下すること、エツチング切れが低下すること
、Au+Ag+Pt等の貴金属を用いる場合には価格の
増大にょシその上限が決定される。For forming the contact holes 111i16, methods commonly used for forming electrodes of semiconductor devices, such as electroless plating, electrolytic plating, and lift-off by vapor deposition or sputtering, are used. The thickness of the contact layer 16 is not particularly specified, but is preferably 0.1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the contact layer 16 be thicker, but as the layer thickness increases, internal stress increases, the adhesion of the layer interface decreases, the etching breakage decreases, and the contact layer 16 becomes thicker. When using precious metals, the upper limit of price increase is determined.
中間層j7−に用いる金属が半導体膜14と良好なオー
ミック接合を形成し、かつ半導体膜14との密着性が良
好な場合には、コンタク) 4416は省略してもよい
。この時、中間層17に用いる金属はその熱膨張係数が
半導体膜14のそれに近く、かつ半導体膜14に比して
ヤング率のあまり大きくないがホンディング層18より
は大=きいヤング率をもつ毒のが好ましい。この構成例
を第11図に示す。第11図において、半導体層14と
してInAsx8bt −x (0≦×く1)を用いた
揚台で、この半導体層14上に直接、中間Nl17とし
てCu層が形成され、その上にボンディング層18とし
てAu層が形成される。If the metal used for the intermediate layer j7- forms a good ohmic contact with the semiconductor film 14 and has good adhesion to the semiconductor film 14, the contact 4416 may be omitted. At this time, the metal used for the intermediate layer 17 has a coefficient of thermal expansion close to that of the semiconductor film 14, and has a Young's modulus that is not so large compared to the semiconductor film 14, but is larger than that of the bonding layer 18. Preferably poisonous. An example of this configuration is shown in FIG. In FIG. 11, on a platform using InAsx8bt-x (0≦×1) as the semiconductor layer 14, a Cu layer is formed directly on the semiconductor layer 14 as an intermediate Nl 17, and a bonding layer 18 is formed on the Cu layer. An Au layer is formed.
この発明の素子の基板11は、一般の磁電変挨素子に用
いられているものでよく、単結晶もしくは焼結フェライ
ト基板、セラミック基板、ガラス基板、シリコン基板、
サファイア基板、半絶縁性のGaAs基板、■nP基板
等や耐熱性の樹脂基板、強磁性体である鉄、パーマロイ
等の基板で表面を絶縁処理したもの等が用いられる。The substrate 11 of the element of the present invention may be one used in general magnetoelectric transformation elements, such as a single crystal or sintered ferrite substrate, a ceramic substrate, a glass substrate, a silicon substrate,
A sapphire substrate, a semi-insulating GaAs substrate, an nP substrate, etc., a heat-resistant resin substrate, a substrate made of ferromagnetic iron, permalloy, etc. whose surface is insulated are used.
基板の表面の絶縁層13は無機質、特に酸化物や窒化物
の絶縁体層もしくは、w脂の絶縁体層が好ましく用いら
れる。酸化物や窒化物の絶縁体層は、通常、基板の表面
の絶縁処理コーティングに用いられているもので、アル
ミナ、5i(h 、、窒化シリコン又はこれらの混合又
は多層の絶縁層が好ましく用いられる。又、゛厚さは、
通常無機質の絶縁層の場合10μm以下でよく、蒸着、
スノ<フタ−、化学気相蒸着、(CVD)、分子線蒸着
等の方法で形成される。樹脂の絶縁体層13は、通常、
基板11と高移動度半導体膜14.との接着層として好
ましく用いられているものでロシ、通常用いられている
熱硬化性のエポキシ樹脂、フェノールエポキシ樹脂等が
用いられる。又、その絶縁体層13の厚さは、特に限定
されないが、好ましくは、60μm以下でおる。The insulating layer 13 on the surface of the substrate is preferably an inorganic insulating layer, particularly an oxide or nitride insulating layer, or a wax insulating layer. The insulating layer of oxide or nitride is normally used for insulation treatment coating on the surface of the substrate, and alumina, 5i(h), silicon nitride, or a mixture or multilayer insulation layer of these is preferably used. .Also, the thickness is
In the case of an inorganic insulating layer, the thickness is usually 10 μm or less.
It is formed by a method such as snowdrop, chemical vapor deposition, (CVD), or molecular beam deposition. The resin insulator layer 13 is usually
Substrate 11 and high mobility semiconductor film 14. As the adhesive layer, resin, commonly used thermosetting epoxy resin, phenol epoxy resin, etc. are used. Further, the thickness of the insulating layer 13 is not particularly limited, but is preferably 60 μm or less.
感磁部半導体膜14は、通常の磁電変換素子として用い
られている高移動度の半導体薄膜がよく、InSb +
GaAs + I nSb + GaAs 、 I
nAs 、bSySrm InxAvPz。The magnetically sensitive semiconductor film 14 is preferably a high-mobility semiconductor thin film used as a normal magnetoelectric transducer, and is made of InSb +
GaAs + I nSb + GaAs, I
nAs, bSySrm InxAvPz.
InxGaySbz (x+y + z=2 )、 I
naGatAsuPv (S+ t+u+y=2)等の
1t−v族の2元、3元、4元の金属間化合物の半導体
で電子移動g2.UUO〜80、001Jan’/Vs
ecの範囲内にip、単結晶もしくは多結晶の薄膜が用
いられる。InxGaySbz (x+y+z=2), I
Electron transfer g2. UUO~80,001Jan'/Vs
IP, single crystal or polycrystalline thin films are used within the EC range.
磁電変換素子の電極15はAu+Aj+Aj−8i合金
等の通常ワイヤポンディングに用いられる細線21によ
り、リードフレーム22又はプリント基板上に形成され
た配線パターン25等の導体に電気的に結合される。リ
ードフレーム22に結線する場合リードフレームの材質
はCu、’Jン青銅等、通常の半導体素子のリードに用
いるものを利用できる。また、ボンディング性を向上す
る為にリードの表面にA u + A g等のボンディ
ング性の良好な金属の薄層を形成することも好ましく行
なわれる。The electrode 15 of the magnetoelectric conversion element is electrically coupled to a conductor such as a lead frame 22 or a wiring pattern 25 formed on a printed circuit board by a thin wire 21 made of Au+Aj+Aj-8i alloy or the like which is normally used for wire bonding. When connecting to the lead frame 22, the material of the lead frame may be Cu, J-bronze, or the like, which is used for leads of ordinary semiconductor devices. Furthermore, in order to improve bonding properties, it is also preferred to form a thin layer of a metal with good bonding properties, such as A u + A g, on the surface of the lead.
プリント基板24上に結線する場合において、用いるプ
リント1板24は通常の電子部品の配線に用いられるも
のでよい。その配線導体上にAu+Ag等のボンディン
グ性の良好な薄層を形成することも好ましく行なわれる
。In the case of wiring on the printed circuit board 24, the printed circuit board 24 used may be one used for the wiring of ordinary electronic components. It is also preferable to form a thin layer of Au+Ag or the like having good bonding properties on the wiring conductor.
゛ 、 ロ ゛ ° ロ 。゛ 、 Ro ゛ ° Ro .
+11 0 − ° 。+11 0 − °.
モールド樹脂23の材質は、一般に電子素子のモールド
に使用されている樹脂でよい。好ましいものは、熱硬化
性樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等が
ある。そのモールド方法は、通常の電子部品で行なわれ
ている方法でよく、例エバ、注型モールド、トランスフ
ァーモールド、固型ペレットを素子上に置き加熱溶融後
、硬化してモールドする等の方法がある。The material of the mold resin 23 may be a resin generally used for molding electronic devices. Preferred are thermosetting resins, such as epoxy resins and phenol epoxy resins. The molding method may be a method used for ordinary electronic components, such as evaporation, cast molding, transfer molding, placing a solid pellet on the element, heating and melting it, and then hardening and molding. .
以上この発明の磁電変換素子の1例としてホール素子を
例にと9説明してきたが、他の素子、例えば磁気抵抗効
果素子についてもホール素子と電極形状、端子電極の個
数、感磁部のパターンが異るが、ホール素子と同く同様
に電極形成がなされ、基本構成については同一である。Although the Hall element has been described above as an example of the magnetoelectric transducer of the present invention, other elements such as magnetoresistive elements may also be used such as the Hall element, the shape of the electrodes, the number of terminal electrodes, and the pattern of the magnetically sensitive part. However, the electrodes are formed in the same way as the Hall element, and the basic configuration is the same.
以下、この発明を具体例をもって説明するが、この発明
はこれらの例のみに限定されるものではなく、先に述べ
た基本構造を持つ全ての磁電変換素子に及ぶものである
。The present invention will be explained below using specific examples, but the present invention is not limited to these examples, but extends to all magnetoelectric transducers having the basic structure described above.
第 1 例
表面が平滑な単結晶マイカ基板上に、厚さ1μm1電子
移動度30.000 aIr/V secのInSb薄
膜を真空蒸着によ多形成して半導体膜14を作った。次
に、この上に真空蒸着法により、厚さ3.00 OAの
AjzO,s換を形成した。このAJzOs薄膜の表面
にエポキシ樹脂を塗布し、厚さ0.3+++a+、−辺
が4511Ifflの正方形をしたフェライト基板12
上に接層した。ついで前記マイカを除去した。その後フ
ォトレジストを使用し、通常行なわれている方法でIn
Sb薄膜の感磁部の表面上に7オトレジスト被膜を形成
した。次に、無電解メッキを行ない、銅を厚さ0.3μ
m所要の部位のみに付着させた。さらに銅の厚付けを行
なう為、電解銅メッキを行ない、厚さ4μmのコンタク
ト層16を形成した。次に上記のフォトレジストを再度
用い、電極部のみに厚さ2μmのNi層の中間層17を
電解メッキ法により形成した。烙・らにその上に電解メ
ッキによシ厚さ2μmのAuJ−のボンディング層18
を形成した。次に上記のフォトレジストを再度用い、フ
ォトリソグラフィーの手法により、不要なInSb薄膜
及び、一部の不要な−を塩化i@2鉄の塩酸々性溶液で
エツチング除去し、ホール素子の感磁部及び4つの電極
部を形成した。後にシリコン樹脂によシ感磁部の真上に
磁気収束用のフェライトのチップを接着した。次に、こ
のウェーッ1−をグイシングカッターにかけ、1. I
X 1.1 amの方形のホール素子チップに切断し
た。次にこれをリードフレーム22のダイ上に接着した
。次にペレットの電極15とリードフレーム22とを高
速ワイヤーボンダーを用い、Aua線2上21合した。First Example A semiconductor film 14 was formed by vacuum evaporating an InSb thin film having a thickness of 1 μm and an electron mobility of 30.000 aIr/V sec on a single-crystal mica substrate with a smooth surface. Next, a 3.00 OA thick AjzO,s layer was formed thereon by vacuum evaporation. The surface of this AJzOs thin film is coated with epoxy resin, and a ferrite substrate 12 is formed into a square shape with a thickness of 0.3+++a+ and a − side of 4511Iffl.
layered on top. The mica was then removed. After that, using photoresist, In
A 7-photoresist film was formed on the surface of the magnetically sensitive part of the Sb thin film. Next, conduct electroless plating to coat copper to a thickness of 0.3 μm.
m was attached only to the required areas. Furthermore, in order to thicken the copper, electrolytic copper plating was performed to form a contact layer 16 with a thickness of 4 μm. Next, using the above photoresist again, an intermediate layer 17 of a Ni layer having a thickness of 2 μm was formed only on the electrode portion by electrolytic plating. A bonding layer 18 of AuJ- with a thickness of 2 μm is formed on it by electrolytic plating.
was formed. Next, using the above photoresist again, the unnecessary InSb thin film and some unnecessary - were removed by etching with a hydrochloric acid solution of i@2 iron chloride by photolithography, and the magnetically sensitive part of the Hall element was removed. and four electrode parts were formed. Later, a ferrite chip for magnetic convergence was glued using silicone resin directly above the magnetically sensitive part. Next, apply this wafer 1- to a guissing cutter, 1. I
It was cut into square Hall element chips of x 1.1 am. This was then adhered onto the die of lead frame 22. Next, the pellet electrode 15 and the lead frame 22 were bonded together on the Aua wire 2 using a high-speed wire bonder.
エポキシ樹脂によりトランスファーモールド法でパッケ
ージ化した。Packaged using epoxy resin using transfer molding method.
このようにして製作したこの発明を適用したホール素子
のワイヤーボンディング時の不良率は第1表中の■の如
くであった。The failure rate of the Hall element manufactured in this manner to which the present invention was applied during wire bonding was as shown in (■) in Table 1.
第 1 表
3@1表に於いて■は中間層17のNi層を省略し、コ
ンタクト層16であるCu層を6μmにした場合でおる
。■はJn’Sb薄膜上に直接2μmのAu層を形成し
た場合である。■はInSb上に6μmのNi層の中間
層17をつけ、その上に2μmのAu層のボンディング
層18を形成し、中間層17であるNi層がコンタクト
層16をかねている場合でおる。それぞれの場合におい
てボンディング時の素子の温度は100℃である。又超
音波エネルギーはそれぞれの場合について不良率が最小
になるように選んである。また、サンプル数は各2.0
0’0個でるる。不良率は1接合あたシの値である。電
極とAua線2上21間の引張シ強度が2g以下のもの
は不良とした。それぞれの場合についての不良原因につ
いては、■はAu線21と電極間との接合の強直不足が
ほとんどであシ、■はAu層及び電極間の接合の強度不
足、半導体膜とAltos層間のはくりがほぼ同数あっ
た。■については、はとんどが半導体膜とAhOi層間
のはくりでおった。In Table 1, Table 3@Table 1, ■ indicates the case where the Ni layer of the intermediate layer 17 is omitted and the Cu layer, which is the contact layer 16, is made to have a thickness of 6 μm. (2) is the case where a 2 μm thick Au layer was directly formed on the Jn'Sb thin film. (2) is a case in which an intermediate layer 17 of a 6 μm Ni layer is formed on InSb, a bonding layer 18 of a 2 μm Au layer is formed thereon, and the Ni layer serving as the intermediate layer 17 also serves as the contact layer 16. In each case, the temperature of the element during bonding was 100°C. Also, the ultrasonic energy is chosen in each case to minimize the failure rate. Also, the number of samples is 2.0 each.
0'0 comes out. The defective rate is a value per one junction. Those with a tensile strength of 2 g or less between the electrode and the Aua wire 2 were judged to be defective. Regarding the causes of failure in each case, ■ is mostly due to insufficient strength of the bond between the Au wire 21 and the electrode, and ■ is due to insufficient strength of the bond between the Au layer and the electrode, and the gap between the semiconductor film and the Altos layer. There were almost the same number of chestnuts. Regarding (2), most of the damage was caused by peeling between the semiconductor film and the AhOi layer.
■については、はとんどがNi層と半導体、膜との間の
はくシであった。以上の結果よシ下記の2点がわかる。As for (2), most of it was a foil between the Ni layer, the semiconductor, and the film. The above results reveal the following two points.
■ 中間層17がおる場合は、これがない場合に比して
不良率が激減する。(2) When the intermediate layer 17 is present, the defective rate is drastically reduced compared to when it is not present.
■ 中間層17かめる場合でもコンタクト層16を省略
すると不良率が増加する。(2) If the contact layer 16 is omitted even when the intermediate layer 17 is inserted, the defective rate will increase.
また不良原因より、中間層17をはぶくと超音′ 波エ
ネルギーが半導体膜14とAItOs層間に集中し、コ
ンタクト)flj 16を省略すると、中間層と半導体
膜間に集中することがわかる。Also, due to the cause of the failure, it can be seen that when the intermediate layer 17 is blown off, the ultrasonic energy is concentrated between the semiconductor film 14 and the AItOs layer, and when the contact flj 16 is omitted, it is concentrated between the intermediate layer and the semiconductor film.
上記の素子の断面構造を第12図に示す。第12図に於
てエポキシ樹脂層13aとアルミナ層13bとによシ絶
縁1@13を構成している。感磁部19上にシリコン樹
脂層41を介して磁気収束チップであるフェライト42
が付けられている。The cross-sectional structure of the above element is shown in FIG. In FIG. 12, an epoxy resin layer 13a and an alumina layer 13b constitute an insulation 1@13. A ferrite 42 which is a magnetic convergence chip is placed on the magnetically sensitive part 19 via a silicone resin layer 41.
is attached.
第 2 例
表面が平滑なマイカ基板上に厚さ1.2μm電子移動度
10.000at/VsecのInAs膜をMBE法(
分子性エポキシ樹脂)によシ形成した。次にその半導体
膜上に真空蒸着法によシ5iftの層を1,000^形
成した。この5iOJii上に厚さ0.3鰭−辺が45
關イヤボンディング時の不良率は第2表の如くでめった
。Second example: An InAs film with a thickness of 1.2 μm and an electron mobility of 10.000 at/Vsec was deposited on a mica substrate with a smooth surface using the MBE method (
It was formed using a molecular epoxy resin. Next, a 1,000 layer of 5 ift thick was formed on the semiconductor film by vacuum evaporation. On this 5iOJii, the thickness is 0.3 fin - the side is 45
The failure rate during ear bonding was as shown in Table 2.
第 2 表
第2表において■はこの発明を適用したもの、■は中間
層でるるNi層をはふき、コンタクト層であるCu層を
6μmにした場合である。■はInA3薄膜上に直接2
μm+7)Au層を形成した場合でめる。■はInA+
s¥MI膜上に6μmのNi層を形成し、その上にAu
層を2μm形成し、中間層であるNi層がコンタクト層
をかねている場合である。それぞれの場合においてボン
ディング時の素子の温度は100℃である。又超音波エ
ネルギーはそれぞれの場合について不良率が最小になる
ように選んでめる。また、サンプル数は各々4000個
であり、不良率はl接合らたりの値である。また、1i
E他とAu#i?IM間の引り張シ強度が2g以下のも
のは不良とした。それぞれの場合についての不良原因に
ついては、■はAu11111と電極間接合の強度不足
がはとんどでめシ、■はAu線と電極間接曾の強度不足
、−半導体膜とSing層間のはくシがほぼ同数でおっ
た。■についてはほとんどが半導体膜と5iOz層間の
はくりでめった。■については#1とんどかNi層とI
nSb層間のはくシであった。Table 2 In Table 2, ■ indicates the case where the present invention was applied, and ■ indicates the case where the intermediate Ni layer was removed and the Cu layer serving as the contact layer was made to have a thickness of 6 μm. ■ is 2 directly on the InA3 thin film.
μm+7) When an Au layer is formed. ■ is InA+
A 6 μm Ni layer is formed on the s\MI film, and an Au layer is formed on it.
This is a case where the layer is formed to have a thickness of 2 μm, and the intermediate Ni layer also serves as a contact layer. In each case, the temperature of the element during bonding was 100°C. Also, the ultrasonic energy is selected in each case so as to minimize the defective rate. Further, the number of samples was 4000 for each, and the defective rate was a value per l junction. Also, 1i
E and others and Au#i? Those with a tensile strength between IMs of 2 g or less were judged as defective. Regarding the causes of failure in each case, ■ is due to insufficient strength between the Au11111 and the electrode, ■ is due to insufficient strength between the Au wire and the electrode, and - foil between the semiconductor film and the Sing layer. There were almost the same number of shi. Regarding (2), most of the failures were due to peeling between the semiconductor film and the 5iOz layer. ■For #1 Tondoka Ni layer and I
It was a foil between the nSb layers.
以上の結果よシ、下記の2点がわかる。As a result of the above, we understand the following two points.
■ 中間層がある場合は、中間層がない場合に比して、
不良率が激減する。■ With a middle tier, the
The defective rate is drastically reduced.
■ 中間l−がめる場合でもコンタクト層を省略すると
不良率が増加する。(2) If the contact layer is omitted even when the intermediate l-layer is used, the defective rate will increase.
また、不良原因よシ、中間層をはふくと超音波エネルギ
ーが半導体膜とSing層間に集中し、コンタクト層を
省略すると、中間層と半導体膜に集中することがわかる
。Furthermore, as a cause of failure, it can be seen that when the intermediate layer is removed, the ultrasonic energy is concentrated between the semiconductor film and the Sing layer, and when the contact layer is omitted, the ultrasonic energy is concentrated on the intermediate layer and the semiconductor film.
第1図はこの発明によるat変換素子の実施例を示す断
面図、第2図はこの発明の他の実施例を示す断面図、第
3図は第1図の平面図、第4図は更に他の実施例の平面
図、第5図は第4図の断面図、第6図はボンデイン層1
8が複数の釡属層より晟る場合の電極構造の例を示すl
IT面図、第7図はボンディング層が複数の金属層よシ
成る場合の電極構造の他の例を示す断面図、第8図は中
間層が複数の金属層よシ成る場合の電極構造の例を示す
断面図、第9図はボンディング層が複数の金属層よシ成
る場合の電極構造の例を示す断面図、第10図はボンデ
ィングノーが複数の金属層よシ成る場合の電極構造の他
の例を示す断面図、第11図は中間層がコンタクト層を
兼ねる場合のt極構造の例を示す断面図、第12図は第
1例のホール素子の断面図でおる。
11・・・絶縁性基板、12・・・基板、13・・・絶
縁層、14・−・半導体膜、15・・・電極、16・・
・コンタクト層、17・・・中間層、18・・・ボンデ
ィング層、19・・・感磁部、21・・・ワイヤボンデ
ィングされた金鵬細婦、22・・・リードフレーム、2
3・・・モールド@BFl、24・・・プリン)d板、
25・・・プリント基根上の配M パターン、26・・
・ボンディング性が良好でさびやすい層、27・・・ボ
ンディング性が良好でさびにくい金属、28・・・ボン
ディング性が良好でさびにくいAu以外の金属、29=
Au層、3l−=Ni層、32−Au層、33−=Ni
層、34・・・Au−Ge合金層、35−・・Cu1f
lJ、36−Au層、3l−Cu層、42 ・・・フェ
ライト。
特許出願人 旭化成工業株式会社
代理人・草野 車
丼 1 図
】5
7j72 図
−一一一〜−w
′7I′73 良
丼 4 図
7175 図
71=6 図
オ 7 図
7178 図
オ 9図
″7P10図
71711 図
24121
115FIG. 1 is a sectional view showing an embodiment of an AT conversion element according to the present invention, FIG. 2 is a sectional view showing another embodiment of the invention, FIG. 3 is a plan view of FIG. 1, and FIG. A plan view of another embodiment, FIG. 5 is a sectional view of FIG. 4, and FIG. 6 is a bonding layer 1.
8 shows an example of an electrode structure when the electrode structure consists of multiple metal layers.
IT plan view, FIG. 7 is a sectional view showing another example of the electrode structure when the bonding layer consists of a plurality of metal layers, and FIG. 8 shows an electrode structure when the intermediate layer consists of a plurality of metal layers. FIG. 9 is a cross-sectional view showing an example of an electrode structure when the bonding layer is made up of multiple metal layers, and FIG. 10 is a cross-sectional view showing an example of the electrode structure when the bonding layer is made up of multiple metal layers. FIG. 11 is a cross-sectional view showing another example of the t-pole structure when the intermediate layer also serves as a contact layer, and FIG. 12 is a cross-sectional view of the Hall element of the first example. DESCRIPTION OF SYMBOLS 11... Insulating substrate, 12... Substrate, 13... Insulating layer, 14... Semiconductor film, 15... Electrode, 16...
・Contact layer, 17... Intermediate layer, 18... Bonding layer, 19... Magnetically sensitive part, 21... Wire bonded Jinpeng wife, 22... Lead frame, 2
3... Mold @BFl, 24... Pudding) d board,
25... M pattern on the print base, 26...
・Layer with good bonding properties and easy to rust, 27... Metal with good bonding properties and easy to rust, 28... Metal other than Au with good bonding properties and easy to rust, 29 =
Au layer, 3l-=Ni layer, 32-Au layer, 33-=Ni
Layer, 34...Au-Ge alloy layer, 35-...Cu1f
lJ, 36-Au layer, 3l-Cu layer, 42...ferrite. Patent Applicant Asahi Kasei Kogyo Co., Ltd. Agent Kusano Kurumadon 1 Figure】5 7j72 Figure-111~-w '7I'73 Ryodon 4 Figure 7175 Figure 71=6 Figure O 7 Figure 7178 Figure O 9 Figure "7P10 Figure 71711 Figure 24121 115
Claims (1)
動度が2.000〜80.000aIP/V secの
1n−v族化合物半導体膜が形成され、その半導体膜上
に中間層が形成され、その中間層上にボンディング層が
形成されて電極が構成され、上記中間層は上記ボンディ
ングノーよりも硬い金属材にて構成されている磁電変換
素子。(1) A 1n-v group compound semiconductor film with a thickness of 0.1-10 μm and an electron mobility of 2.000-80.000aIP/V sec is formed on an insulating substrate, and an intermediate layer is formed on the semiconductor film. and a bonding layer is formed on the intermediate layer to constitute an electrode, and the intermediate layer is made of a metal material harder than the bonding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59066550A JPH0671105B2 (en) | 1984-04-02 | 1984-04-02 | Method for manufacturing magnetoelectric conversion element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59066550A JPH0671105B2 (en) | 1984-04-02 | 1984-04-02 | Method for manufacturing magnetoelectric conversion element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4287926A Division JP2556802B2 (en) | 1992-10-26 | 1992-10-26 | Magnetoelectric conversion element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60208882A true JPS60208882A (en) | 1985-10-21 |
JPH0671105B2 JPH0671105B2 (en) | 1994-09-07 |
Family
ID=13319128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59066550A Expired - Lifetime JPH0671105B2 (en) | 1984-04-02 | 1984-04-02 | Method for manufacturing magnetoelectric conversion element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0671105B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116982A (en) * | 2003-10-10 | 2005-04-28 | Tdk Corp | Magnetoresistance effect element, magnetic memory cell and magnetic memory device |
JP2007278733A (en) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | Magnetic sensor and its manufacturing method |
US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5580366A (en) * | 1978-12-13 | 1980-06-17 | Toshiba Corp | Production of compound semiconductor element |
JPS58153384A (en) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | Magnetoelectric conversion element and method for manufacturing the magnetoelectric conversion element |
-
1984
- 1984-04-02 JP JP59066550A patent/JPH0671105B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5580366A (en) * | 1978-12-13 | 1980-06-17 | Toshiba Corp | Production of compound semiconductor element |
JPS58153384A (en) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | Magnetoelectric conversion element and method for manufacturing the magnetoelectric conversion element |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116982A (en) * | 2003-10-10 | 2005-04-28 | Tdk Corp | Magnetoresistance effect element, magnetic memory cell and magnetic memory device |
JP2007278733A (en) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | Magnetic sensor and its manufacturing method |
US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0671105B2 (en) | 1994-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4908685A (en) | Magnetoelectric transducer | |
US6734671B2 (en) | Magnetic sensor and manufacturing method therefor | |
JPS60208882A (en) | Magnetoelectric conversion element | |
JP2556802B2 (en) | Magnetoelectric conversion element | |
JPS6120378A (en) | magnetoelectric conversion element | |
JPS58175852A (en) | Semiconductor device | |
JPS61256776A (en) | Magnetoelectric device | |
JPS63293930A (en) | Electrode in semiconductor device | |
JP2000068396A (en) | Cover for hermetic seal | |
JPH0462475B2 (en) | ||
JP3085147B2 (en) | Magnetoelectric conversion element | |
JPS615562A (en) | Semiconductor device | |
JPH11330586A (en) | Magnetoelectric transducer, magnetic sensor using the transducer, and manufacture of the magnetoelectric transducer | |
JPH05308162A (en) | Ferromagnetic magnetoresistance element | |
JPH065701B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
JPH07130790A (en) | Construction of electrode of semiconductor device | |
JP2932824B2 (en) | Magnetoresistive sensor | |
JPS63313839A (en) | Semiconductor device | |
JP4123719B2 (en) | Tape carrier and semiconductor device using the same | |
JPS5928070B2 (en) | semiconductor displacement transducer | |
JPS60119765A (en) | Resin-encapsulated semiconductor device and lead frame used therefor | |
JPH0471351B2 (en) | ||
JPH01160025A (en) | Semiconductor device | |
JPS61112361A (en) | Semiconductor device | |
JPS62115789A (en) | Magnetoresistance effect element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |