JPH06105802B2 - Magnetoelectric conversion element - Google Patents

Magnetoelectric conversion element

Info

Publication number
JPH06105802B2
JPH06105802B2 JP59141678A JP14167884A JPH06105802B2 JP H06105802 B2 JPH06105802 B2 JP H06105802B2 JP 59141678 A JP59141678 A JP 59141678A JP 14167884 A JP14167884 A JP 14167884A JP H06105802 B2 JPH06105802 B2 JP H06105802B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor film
substrate
bonding
magnetoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59141678A
Other languages
Japanese (ja)
Other versions
JPS6120378A (en
Inventor
隆 揖野
一郎 柴崎
Original Assignee
旭化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成工業株式会社 filed Critical 旭化成工業株式会社
Priority to JP59141678A priority Critical patent/JPH06105802B2/en
Publication of JPS6120378A publication Critical patent/JPS6120378A/en
Publication of JPH06105802B2 publication Critical patent/JPH06105802B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はホール素子、磁気抵抗効果素子など磁界乃至
磁束を電気信号に変換する磁電変換素子に関するもので
ある。
TECHNICAL FIELD The present invention relates to a magnetoelectric conversion element for converting a magnetic field or magnetic flux into an electric signal such as a Hall element and a magnetoresistive effect element.

「従来の技術」 従来III−V族化合物半導体を用いた磁電変換素子の感
磁部は、半導体をフェライト等の基板上に接着したも
の、半絶縁性の半導体基板上に、その基板と同種の半
導体の活性層を形成したもの、絶縁体基板上に半導体
層を形成したものに大別される。
"Prior Art" Conventionally, the magnetic sensitive portion of a magnetoelectric conversion element using a III-V group compound semiconductor has a semiconductor bonded to a substrate such as ferrite, a semi-insulating semiconductor substrate, and the same kind of substrate as that substrate. A semiconductor active layer is formed and a semiconductor layer is formed on an insulating substrate.

の例はInSbウエーハをフェライト基板上に樹脂で接着
し、その後、研磨法にてInSbの薄層を形成して作成した
磁気抵抗素子、の例はGaAsの半絶縁性基板上にイオン
注入により活性層を形成したホール素子、の例はアル
ミナ基板上に蒸着法によりInAsの半導体層を形成して作
ったホール素子等がある。
Is a magnetoresistive element made by bonding an InSb wafer on a ferrite substrate with resin, and then forming a thin layer of InSb by a polishing method.The example of is an active magnetoresistive element on a GaAs semi-insulating substrate by ion implantation. An example of the Hall element formed with a layer is a Hall element formed by forming a semiconductor layer of InAs on an alumina substrate by a vapor deposition method.

においては、磁電変換素子の性能に多大の影響を与え
る半導体活性層の厚さを所定値にするのが難しく、また
樹脂層の存在のため製作工程が複雑化する。について
は一般に半絶縁性基板を作成可能な半導体材料はバンド
ギャップが大きく、移動度が小さいために十分な感度が
得られない。の場合は基板がアモルファスまたは多結
晶であるので、その上に良好な単結晶の半導体層を形成
することが難しい。
In the above, it is difficult to set the thickness of the semiconductor active layer to a predetermined value, which greatly affects the performance of the magnetoelectric conversion element, and the presence of the resin layer complicates the manufacturing process. With regard to (1), generally, a semiconductor material capable of forming a semi-insulating substrate has a large band gap and a low mobility, so that sufficient sensitivity cannot be obtained. In this case, since the substrate is amorphous or polycrystalline, it is difficult to form a good single crystal semiconductor layer thereon.

また従来技術においてCrドープの半絶縁性GaAsの結晶性
が優れた基板上に蒸着やMBEやCVDなどにより化合物半導
体薄膜を形成することが知られていた。しかしこの場合
は格子定数を整合させるために化合物半導体薄膜の種類
が限定されていた。つまりGaAs基板に対しては同一材料
であるGaAsの半導体薄膜を形成するが、GaAsに対する格
子定数の差がわずか0.14%程度しか違いのないAlAsの半
導体薄膜を形成することしか知られていなかった。GaAs
の薄膜によりホール素子を作っても、その電子移動度は
5,000cm2/Vsec程度でしかなく高感度の素子は得られな
かった。AlAsは絶縁材であって磁電変換素子を作ること
はできない。
In addition, it has been known in the prior art to form a compound semiconductor thin film by vapor deposition, MBE, CVD, or the like on a substrate having excellent crystallinity of Cr-doped semi-insulating GaAs. However, in this case, the type of compound semiconductor thin film was limited to match the lattice constant. That is, a GaAs semiconductor thin film, which is the same material, is formed on a GaAs substrate, but it has been known only to form an AlAs semiconductor thin film having a difference in lattice constant from GaAs of only about 0.14%. GaAs
Even if a Hall element is made from the thin film of, its electron mobility is
It was only about 5,000 cm 2 / Vsec, and a highly sensitive element could not be obtained. AlAs is an insulating material and cannot be used as a magnetoelectric conversion element.

そこでこの発明の目的は半絶縁性の単結晶基板上に、こ
れよりも移動度の大きいIII−V族化合物半導体の良質
の膜を形成し、その半導体膜として各種のものを用いる
ことができ、しかも高感度かつ高信頼性の磁電変換素子
を提供することである。
Therefore, an object of the present invention is to form a good quality film of a III-V group compound semiconductor having a higher mobility than this on a semi-insulating single crystal substrate, and various kinds of semiconductor films can be used, Moreover, it is to provide a highly sensitive and highly reliable magnetoelectric conversion element.

「課題を解決するための手段」 この発明の磁電変換素子によれば、半絶縁性のGaAs単結
晶基板の(111),(100)面、またはその面より10°以
内の傾きを持つ面上に、厚さが0.1〜10μm,電子濃度が
5×1015〜5×1018cm-3の範囲内、室温で電子移動度が
4,000〜80,000cm2/VsecのInxAsy(X+Y=2),また
はInxAsySbzまたはInxGayAsz(X+Y+Z=2)の2元
もしくは3元のIII−V族の高移動度化合物半導体膜が
形成され、その半導体膜上の所要の部分に電極が形成さ
れている。
[Means for Solving the Problems] According to the magnetoelectric conversion element of the present invention, on the (111) and (100) planes of a semi-insulating GaAs single crystal substrate, or on a plane having an inclination within 10 ° from the plane. In addition, the thickness is 0.1 to 10 μm, the electron concentration is in the range of 5 × 10 15 to 5 × 10 18 cm -3 , and the electron mobility is at room temperature.
4,000 to 80,000 cm 2 / Vsec of InxAsy (X + Y = 2) or InxAsySbz or InxGayAsz (X + Y + Z = 2) binary or ternary III-V group high mobility compound semiconductor film is formed on the semiconductor film An electrode is formed on a required portion of the.

さらに、その電極は感磁部(半導体膜)とオーミックコ
ンタクトする金属からなるコンタクト層と、そのコンタ
クト層上に形成され、ヤング率がAuのそれの2倍以上の
金属からなる中間層と、その中間層上に形成されたAuか
らなるボンディング層とを有する。
Further, the electrode is a contact layer made of a metal that makes ohmic contact with the magnetic sensing portion (semiconductor film), an intermediate layer made of a metal having a Young's modulus twice or more that of Au, and a contact layer made of the metal. And a bonding layer made of Au formed on the intermediate layer.

半絶縁性のGaAs単結晶基板を用い、しかも半導体薄膜形
成面を前記面とすることにより、格子定数の差が比較的
大きいが、III−V族の高移動度の各種の化合物半導体
薄膜の良質なものが得られ、従って移動度も大きく、高
感度のホール素子、磁気抵抗素子が工業的に容易に製造
可能になる。ちなみにGaAsに対する格子定数の差はInAs
が約7.2%,InAs1-ySbyが7.2〜14.6%程度、InxGa1-xAs
(0.3<x<1.0)が2.2〜7.2%程度である。
By using a semi-insulating GaAs single crystal substrate and using the semiconductor thin film forming surface as the above surface, the difference in lattice constant is relatively large, but the quality of various compound semiconductor thin films of III-V group with high mobility is high. Therefore, a Hall element and a magnetoresistive element having high mobility and high sensitivity can be industrially easily manufactured. By the way, the difference in the lattice constant for GaAs is InAs
Is about 7.2%, InAs 1-y Sby is about 7.2 to 14.6%, InxGa 1-x As
(0.3 <x <1.0) is about 2.2 to 7.2%.

またGaAsと他のIII−V族の化合物半導体との熱膨張係
数が非常に近いため、半導体膜作成時に発生する熱応力
が非常に小さい。また、基板からのGaまたはAsのオート
ドープがごくわずかあるが、半導体膜の電気的特性には
ほとんど影響を与えない。また基板と半導体膜との間に
熱の不良導体の層がなく、GaAsそのものが熱伝導が非常
に良いので、高温域での磁電変換素子の信頼性が非常に
高くなる。
In addition, since the thermal expansion coefficient of GaAs and other III-V group compound semiconductors is very close to each other, the thermal stress generated during semiconductor film formation is very small. Moreover, although there is a slight amount of Ga or As autodoping from the substrate, it has almost no effect on the electrical characteristics of the semiconductor film. Further, since there is no layer of a poor heat conductor between the substrate and the semiconductor film, and GaAs itself has very good heat conduction, the reliability of the magnetoelectric conversion element in the high temperature region becomes very high.

以上のような理由で、半絶縁性のGaAs単結晶基板上に他
の高移動度の化合物半導体膜を形成することにより、高
感度で高い信頼性を有する磁電変換素子を工業的に容易
に製造することができる。
For the above reasons, by forming another high mobility compound semiconductor film on a semi-insulating GaAs single crystal substrate, a highly sensitive and highly reliable magnetoelectric conversion element can be easily manufactured industrially. can do.

「実施例」 この発明の磁電変換素子の1つであるホール素子の構造
の一例を第1図に示す。第1図において半絶縁性のGaAs
単結晶基板11の(111)面または(100)面、あるいはこ
れらの面に対し10°以下の傾きを持つ面上に、感磁部を
構成する高電子移動度の半導体膜14が形成され、半導体
膜14上にワイヤボンディング用電極15が形成される。こ
の電極15は半導体膜14と接続するコンタクト層16,その
上の中間層17,さらにその上のボンディング層18よりな
る。電極間の中央部の半導体膜14は感磁部19である。電
極15はAu,Al,Al−Si合金等の細線21でリードフレーム22
に接続される。リードフレーム22の端部を残して基板1
1,細線21などは、樹脂のモールド体23内に埋め込まれ
る。
[Example] Fig. 1 shows an example of the structure of a Hall element, which is one of the magnetoelectric conversion elements of the present invention. In Figure 1, semi-insulating GaAs
On the (111) plane or (100) plane of the single crystal substrate 11 or on a plane having an inclination of 10 ° or less with respect to these planes, a semiconductor film 14 having a high electron mobility which constitutes a magnetic sensing section is formed, A wire bonding electrode 15 is formed on the semiconductor film 14. The electrode 15 is composed of a contact layer 16 connected to the semiconductor film 14, an intermediate layer 17 thereon, and a bonding layer 18 thereon. The semiconductor film 14 in the central portion between the electrodes is the magnetic sensitive portion 19. The electrode 15 is a fine wire 21 made of Au, Al, Al-Si alloy, etc.
Connected to. Substrate 1 leaving the end of the lead frame 22
The thin wires 21 and the like are embedded in a resin mold body 23.

第2図は第1図のホール素子を上面からみた状況を示
す。
FIG. 2 shows the state of the Hall element of FIG. 1 viewed from above.

第3図及び第4図はホール素子チップをリードフレーム
22を介することなく、プリント配線板に直接付けた例で
ある。すなわちプリント基板24に形成された配線25に細
線21が接続される。
3 and 4 show the Hall element chip as a lead frame.
This is an example in which it is directly attached to the printed wiring board without passing through 22. That is, the thin wire 21 is connected to the wiring 25 formed on the printed board 24.

この発明の磁電変換素子の電極構造は注意を要する。従
来III−V族半導体を用いた磁電変換素子の電極構造は
半導体膜にオーミックコンタクトを形成後、蒸着法等に
よりAu,Al等のワイヤボンディング性の良好な金属層を
形成し、これを300〜400℃付近に加熱して圧着もしくは
超音波によりAu,Al等の細線を接続する方法が用いられ
ている。しかるにこの方法をこの発明の磁電変換素子に
適用しようとすると2つの問題を生じる。その第1は基
板であるGaAs11と、その上に形成されたGaAs以外の化合
物半導体膜14とでは熱膨張率が異なるため、ボンディン
グ時に温度を十分に上げることができない。通常行われ
ているように300〜400℃に電極部の温度を上げると、基
板11と半導体膜14との界面に熱応力が集中し、信頼性の
低下もしくは基板11と半導体膜14との間のはく離が生じ
る。第2は基板11と半導体膜14とは、一般に密着性が十
分でないため、パワーの大きいエネルギーの超音波を与
えるとはく離が生じる。
The electrode structure of the magnetoelectric conversion element of the present invention requires caution. Conventionally, the electrode structure of a magnetoelectric conversion element using a III-V semiconductor is such that after forming an ohmic contact on a semiconductor film, a metal layer having good wire bonding property such as Au or Al is formed by a vapor deposition method or the like. A method is used in which thin wires such as Au and Al are connected by heating at around 400 ° C and by pressure bonding or ultrasonic waves. However, when this method is applied to the magnetoelectric conversion element of the present invention, two problems occur. First, since the coefficient of thermal expansion differs between the substrate GaAs 11 and the compound semiconductor film 14 other than GaAs formed thereon, the temperature cannot be sufficiently raised during bonding. When the temperature of the electrode part is raised to 300 to 400 ° C. as usual, thermal stress concentrates on the interface between the substrate 11 and the semiconductor film 14, resulting in a decrease in reliability or a gap between the substrate 11 and the semiconductor film 14. Flaking occurs. Secondly, since the substrate 11 and the semiconductor film 14 generally do not have sufficient adhesiveness, they are peeled off when an ultrasonic wave having high power is applied.

そこで、半導体膜14とオーミック接合を形成し、かつ、
電極15と半導体膜間の熱応力をおさえるやわらかい金属
のコンタクト層16を形成し、その上に超音波を反射し、
外力が半導体膜14に加わることを防止するボンディング
層18に比して硬い中間層17を形成し、さらにその上にボ
ンディング性の良好な金属のボンディング層18を形成す
る。このようにして低温かつ弱い超音波パワーで高信頼
性のワイヤボンディング接合を可能としている。
Therefore, an ohmic junction is formed with the semiconductor film 14, and
A soft metal contact layer 16 that suppresses thermal stress between the electrode 15 and the semiconductor film is formed, and ultrasonic waves are reflected on the contact layer 16.
An intermediate layer 17 that is harder than the bonding layer 18 that prevents external force from being applied to the semiconductor film 14 is formed, and a metal bonding layer 18 having good bonding properties is further formed thereon. In this way, highly reliable wire bonding can be performed at low temperature and weak ultrasonic power.

ボンディング層18にはAuが用いられ、Au,Al,Al−Si合金
等の細線21との強固かつ高信頼性の結合を保障する。ボ
ンディング層18の形成には、無電解メッキ法、電界メッ
キ法、蒸着またはスパッタリングによるリフトオフ法等
の通常の半導体素子の電極形成に用いる方法が用いられ
る。ボンディング層18の層厚は特に限定されないが、通
常は0.1〜30μm,好ましくは0.1〜10μmがよい。ボンデ
ィングの信頼性を向上するためにはボンディング層18は
厚いほど好ましいが、厚層の増大に伴う内部応力の増加
により層界面の密着性が低下すること、エッチングの切
れが低下すること、価格が増大することによりその上限
が決定される。
Au is used for the bonding layer 18, and secures a strong and highly reliable connection with the fine wire 21 such as Au, Al, or Al-Si alloy. For forming the bonding layer 18, a method used for forming electrodes of a usual semiconductor element such as an electroless plating method, an electric field plating method, a lift-off method by vapor deposition or sputtering is used. The thickness of the bonding layer 18 is not particularly limited, but is usually 0.1 to 30 μm, preferably 0.1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the bonding layer 18 is thicker, but the increase in the internal stress due to the increase in the thickness of the layer lowers the adhesion at the layer interface, reduces the etching breakage, and reduces the price. By increasing, the upper limit is determined.

中間層17はNi,Fe,Ti,W,Cu等のボンディング層18に比し
て硬い金属層より成り、その形成にも無電解メッキ法、
電解メッキ法、蒸着またはスパッタリングによるリフト
オフ法などを用いることができる。この中間層17の効果
は主として下記の3点より成る。
The intermediate layer 17 is made of a metal layer that is harder than the bonding layer 18 made of Ni, Fe, Ti, W, Cu or the like.
An electrolytic plating method, a lift-off method using vapor deposition or sputtering, or the like can be used. The effect of the intermediate layer 17 mainly consists of the following three points.

(a)ボンディング時に電極15の面に対して垂直方向に
作用する力を、この中間層17に集中し、この力が半導体
膜14ないしは半導体膜14とコンタクト層16との界面に達
するのを防止する。
(A) A force acting in the direction perpendicular to the surface of the electrode 15 at the time of bonding is concentrated on the intermediate layer 17 to prevent the force from reaching the semiconductor film 14 or the interface between the semiconductor film 14 and the contact layer 16. To do.

(b)ボンディング時の荷重を電極15の全体に分散し、
荷重がツールの先端のみに集中することを防止する。
(B) The load during bonding is distributed over the entire electrode 15,
Prevents the load from being concentrated only on the tip of the tool.

(c)超音波を中間層17とボンディング層18との界面で
反射し、超音波が半導体膜14またはその界面に悪影響を
与えることを防止する。それと同時に超音波エネルギー
をボンディング層18に集中し、低いパワーの超音波エネ
ルギーで確実なボンディングを保障する。
(C) The ultrasonic waves are reflected at the interface between the intermediate layer 17 and the bonding layer 18 to prevent the ultrasonic waves from adversely affecting the semiconductor film 14 or the interface thereof. At the same time, ultrasonic energy is concentrated on the bonding layer 18 to ensure reliable bonding with ultrasonic power of low power.

この(a)または(b)の目的のためには中間層17はボ
ンディング層18あるいはコンタクト層16に比してヤング
率が大きく、弾性限界の大きい金属が好ましい。(c)
の効果を重視する時には、ボンディング層18またはコン
タクト層16での音速と中間層17での音速とができるだけ
異なるものとなる金属を用いることが好ましい。この
時、音速の不整合が大きいため、ボンディング層18と中
間層17との界面ないしはコンタクト層16と中間層17との
界面によって超音波が反射される。以上の条件を満たす
金属の好ましい例としてNi,Cu,Wがある。上記の中間層1
7に好ましい金属はAuに比して2倍以上のヤング率を有
し、音速度もAuの約2倍になる。中間層17としてCuを用
いることも好ましい。
For the purpose of (a) or (b), the intermediate layer 17 is preferably a metal having a large Young's modulus and a large elastic limit as compared with the bonding layer 18 or the contact layer 16. (C)
When the effect of is emphasized, it is preferable to use a metal that makes the sound velocity in the bonding layer 18 or the contact layer 16 and the sound velocity in the intermediate layer 17 as different as possible. At this time, since the sound velocity mismatch is large, ultrasonic waves are reflected by the interface between the bonding layer 18 and the intermediate layer 17 or the interface between the contact layer 16 and the intermediate layer 17. Ni, Cu, and W are preferable examples of metals that satisfy the above conditions. Middle layer 1 above
The preferred metal for 7 has a Young's modulus more than twice that of Au, and the sound velocity is about twice that of Au. It is also preferable to use Cu as the intermediate layer 17.

中間層17の厚さは特に限定されないが、通常0.1〜30μ
m,より好ましくは0.1〜10μmがよい。中間層17の効果
を有効に発揮するためには、層厚は大きいほど好ましい
が、層厚の増大に伴い、内部応力が増大し、層界面の密
着性が低下すると同時に、エッチングの切れが悪くなる
のでその上限が存在する。中間層17を余り薄くするとそ
の機械的強度が小となり、かつ容易に超音波も透過し、
中間層17を設けた意味がなくなる。
The thickness of the intermediate layer 17 is not particularly limited, but is usually 0.1 to 30 μm.
m, more preferably 0.1 to 10 μm. In order to effectively exert the effect of the intermediate layer 17, the larger the layer thickness, the more preferable, but as the layer thickness increases, the internal stress increases, the adhesion at the layer interface decreases, and at the same time, the etching cutoff is poor. So there is an upper limit. If the intermediate layer 17 is made too thin, its mechanical strength becomes small, and ultrasonic waves easily pass through,
There is no point in providing the intermediate layer 17.

超音波の反射作用を有効に行うためには、中間層17を複
数の金属層で構成することが好ましい。隣接する層の音
速が大きく異なる金属を組み合わせれば、超音波は界面
を通過するごとに、界面の両側の金属の音速の不整合の
度合いに応じて反射されて、その振幅は大幅に減衰す
る。この構成例を第5図に示す。第5図においてAuのボ
ンディング層18の下にNi層31,Au層32,Ni層33が順次積層
され、これら3層31,32,33により中間層17を形成する。
超音波は層18と層31,層31と層32,層32と層33,層33と層1
6の合計4つの界面で反射される。中間層17はヤング率
(硬さ),弾性限界、音速の差の全体の特性がボンディ
ング層18に対し50%以上の差があればよい。
In order to effectively perform the ultrasonic wave reflecting action, it is preferable that the intermediate layer 17 is composed of a plurality of metal layers. By combining metals with greatly different sound velocities in adjacent layers, each time an ultrasonic wave passes through the interface, it is reflected according to the degree of mismatch of the sound velocities of the metals on both sides of the interface, and its amplitude is greatly attenuated. . An example of this structure is shown in FIG. In FIG. 5, a Ni layer 31, an Au layer 32, and a Ni layer 33 are sequentially stacked under the Au bonding layer 18, and the intermediate layer 17 is formed by these three layers 31, 32, and 33.
The ultrasonic waves are layer 18 and layer 31, layer 31 and layer 32, layer 32 and layer 33, layer 33 and layer 1.
It is reflected at a total of 4 interfaces of 6. The intermediate layer 17 may have a difference in overall characteristics of Young's modulus (hardness), elastic limit and difference in sound velocity of 50% or more with respect to the bonding layer 18.

コンタクト層16はCu,Au,Al,Al−Si合金、Au−Ge合金、A
g,Ptまたは、これらの合金等の化合物半導体膜14と良好
なオーム性接合を形成し、化合物半導体膜14と類似の熱
膨張率を有し、かつ前記化合物半導体膜14と同程度で軟
らかい金属層より成る。このコンタクト層16により、半
導体膜14と電極15との良好なオーミックコンタクトを確
保し、かつ半導体膜14と電極15との間の熱応力を緩和す
る。コンタクト層16の形成には無電解メッキ法、電解メ
ッキ法、蒸着またはスパッタリングを用いたリフトオフ
法等が用いられる。層厚は特に限定されないが、通常0.
1〜50μm,より好ましくは0.1〜10μmである。ボンディ
ングの信頼性を向上するためにはコンタクト層16は厚い
ほど好ましいが、層厚の増大に伴い内部応力が増加し、
層界面の密着性が低下すること、エッチング切れが低下
すること、Ag,Au,Pt等の貴金属を用いるときには価格が
増加することによりその上限が存在する。
The contact layer 16 is Cu, Au, Al, Al-Si alloy, Au-Ge alloy, A
g, Pt, or a metal that forms a good ohmic junction with the compound semiconductor film 14 such as an alloy thereof, has a coefficient of thermal expansion similar to that of the compound semiconductor film 14, and is as soft as the compound semiconductor film 14. Consists of layers. The contact layer 16 ensures good ohmic contact between the semiconductor film 14 and the electrode 15, and relaxes thermal stress between the semiconductor film 14 and the electrode 15. To form the contact layer 16, an electroless plating method, an electrolytic plating method, a lift-off method using vapor deposition or sputtering, or the like is used. The layer thickness is not particularly limited, but is usually 0.
It is 1 to 50 μm, and more preferably 0.1 to 10 μm. In order to improve the reliability of bonding, it is preferable that the contact layer 16 is thicker, but as the layer thickness increases, the internal stress increases,
There is an upper limit because the adhesion at the layer interface decreases, the etching cut-off decreases, and the price increases when a precious metal such as Ag, Au, or Pt is used.

InGaAs等の半導体膜14のようにオーミックコンタクトを
形成するのが困難なものを用いる場合、コンタクト層16
を複数にし、まずAu−Ge等の薄い層で半導体膜14とのオ
ーミック接合を形成した後に、中間層17に比して軟らか
い金属または中間層17に比して熱膨張率が半導体膜14の
それに近い金属をその上に形成して、2層でコンタクト
層16を形成する。この例を第6図及び第7図に示す。第
6図において、半導体膜14はInAs層とした場合で、この
半導体膜14上にAu及びGe合金層34が形成される。この合
金層34のGeの比率は0.1〜10重量%であり、この層34に
よりGaAs半導体膜14と電極15とのオーミック接合を確保
する。Au−Ge合金層34上にCu層35が形成され、これら2
層34,35でコンタクト層16を形成する。第7図におい
て、半導体膜14としてInAsxSb1-x(0×1)膜を形
成した場合で、この半導体膜14上にAu層36が形成され、
そのAu層36上にCu層37が形成され、これら2層36,37で
コンタクト層16が形成される。コンタクト層16の形成に
は、無電解メッキ法、電解メッキ法、蒸着またはスパッ
タリングによるリフトオフ法等の通常半導体素子の電極
形成に用いられる方法を用いる。コンタクト層16の層厚
は特に指定しないが、0.1〜10μmが好ましい。ボンデ
ィングの信頼性を向上させるためにはコンタクト層16は
厚いほど好ましいが、層厚の増大に内部応力が増大し、
層界面の密着性が低下すること、エッチング切れが低下
すること、Au,Ag,Pt等の貴金属を用いる場合には価格の
増大によりその上限が決定される。
When a semiconductor film such as InGaAs, which is difficult to form an ohmic contact, is used, the contact layer 16
Multiple, first, after forming an ohmic junction with the semiconductor film 14 in a thin layer such as Au-Ge, a softer metal than the intermediate layer 17 or a thermal expansion coefficient of the semiconductor film 14 compared to the intermediate layer 17. A metal close to that is formed thereon, and the contact layer 16 is formed of two layers. This example is shown in FIGS. 6 and 7. In FIG. 6, when the semiconductor film 14 is an InAs layer, the Au and Ge alloy layer 34 is formed on the semiconductor film 14. The Ge ratio of the alloy layer 34 is 0.1 to 10% by weight, and the layer 34 ensures the ohmic contact between the GaAs semiconductor film 14 and the electrode 15. The Cu layer 35 is formed on the Au-Ge alloy layer 34, and these 2
The contact layer 16 is formed by the layers 34 and 35. In FIG. 7, when an InAsxSb 1-x (0 × 1) film is formed as the semiconductor film 14, an Au layer 36 is formed on the semiconductor film 14.
A Cu layer 37 is formed on the Au layer 36, and the contact layer 16 is formed by these two layers 36 and 37. The contact layer 16 is formed by using a method usually used for forming electrodes of semiconductor elements, such as an electroless plating method, an electrolytic plating method, a lift-off method by vapor deposition or sputtering. The layer thickness of the contact layer 16 is not particularly specified, but is preferably 0.1 to 10 μm. The contact layer 16 is preferably as thick as possible in order to improve the reliability of bonding, but an increase in the layer thickness causes an increase in internal stress.
The upper limit is determined by a decrease in the adhesion at the layer interface, a decrease in etching cutoff, and an increase in the price when a precious metal such as Au, Ag, or Pt is used.

半導体膜14の形成方法は、真空蒸着法、MBE法、CVD法、
MOCVD法、LPE法等通常の半導体膜を形成する方法であれ
ば何でもよい。特にMBE法は良質の多結晶もしくは単結
晶薄膜が形成できること、膜厚の制御性が非常に優れて
いること、膜形成が低温で出来るために基板からのオー
トドーピングが少なく、また熱応力も小さい等の理由で
非常に好ましい。
The semiconductor film 14 is formed by a vacuum vapor deposition method, an MBE method, a CVD method,
Any ordinary method for forming a semiconductor film such as MOCVD method and LPE method may be used. In particular, the MBE method can form a high-quality polycrystalline or single-crystal thin film, has excellent film thickness controllability, and since film formation can be performed at low temperatures, there is little autodoping from the substrate and thermal stress is also small. It is very preferable because of the above reasons.

基板11に用いるGaAs単結晶基板は出来るだけ高抵抗であ
ることが好ましい。抵抗値は特に指定しないが、104Ω
−cm以上であることが好ましい。通常はHB法もしくはLE
C法により形成されたCrドープもしくはアンドープの単
結晶インゴットより切り出した基板を用いる。基板の表
面は出来るだけ平滑であることが好ましい。結晶方位は
(1,1,1),(1,0,0)もしくはこれより1〜10°傾斜し
た方向に切り出した基板が用いられる。
It is preferable that the GaAs single crystal substrate used for the substrate 11 has as high resistance as possible. Resistance value is not specified, but 10 4 Ω
It is preferably −cm or more. Usually HB method or LE
A substrate cut out from a Cr-doped or undoped single crystal ingot formed by the C method is used. The surface of the substrate is preferably as smooth as possible. A substrate cut out in a crystal orientation of (1,1,1), (1,0,0) or a direction inclined by 1 to 10 ° is used.

磁電変換素子の電極15はAu,Al,Al−Si合金等の通常ワイ
ヤボンディングに用いられる細線21により、リードフレ
ーム22またはプリント基板上に形成された配線パターン
25等の導体に電気的に結合される。リードフレーム22に
結線する場合リードフレームの材質はCu,リン青銅等、
通常の半導体素子のリードに用いるものを利用できる。
また、ボンディング性を向上するためにリードの表面に
Au,Ag等のボンディング性の良好な金属の薄層を形成す
ることも好ましく行われる。
The electrode 15 of the magnetoelectric conversion element is a wiring pattern formed on a lead frame 22 or a printed circuit board by a fine wire 21 usually used for wire bonding of Au, Al, Al-Si alloy or the like.
It is electrically coupled to a conductor such as 25. When connecting to the lead frame 22, the material of the lead frame is Cu, phosphor bronze, etc.
It is possible to use the one used for the lead of a general semiconductor element.
In addition, to improve the bondability,
It is also preferable to form a thin layer of a metal such as Au or Ag having good bonding properties.

プリント基板24上に結線する場合において、用いるプリ
ント基板24は通常の電子部品の配線に用いられるもので
よい。その配線導体上にAu,Ag等のボンディング性の良
好な薄層を形成することも好ましく行われる。
The printed board 24 used in the case of wiring on the printed board 24 may be one that is used for wiring of ordinary electronic components. It is also preferable to form a thin layer of Au, Ag or the like having good bondability on the wiring conductor.

モールド樹脂23の材質は、一般に電子素子のモールドに
使用されている樹脂でよい。好ましいものは、熱硬化性
樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等があ
る。そのモールド方法は、通常の電子部品で行われてい
る方法でよく、例えば注型モールド、トランスファーモ
ールド、固型ペレットを素子上に置き加熱溶融後、硬化
してモールドする等の方法がある。
The material of the molding resin 23 may be a resin generally used for molding an electronic element. Preferred are thermosetting resins such as epoxy resins and phenol epoxy resins. The molding method may be a method that is generally used for electronic parts, and examples thereof include casting molding, transfer molding, and solid pellets placed on an element, heated and melted, and then cured and molded.

以上この発明の磁電変換素子の一例としてホール素子を
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についてもホール素子と電極形状、端子電極の個
数、感磁部のパターンが異なるが、ホール素子と全く同
様に電極形成がなされ、基本構成については同一であ
る。
Although the Hall element has been described above as an example of the magnetoelectric conversion element of the present invention, other elements, for example, the magnetoresistive effect element, are different from the Hall element in the electrode shape, the number of terminal electrodes, and the pattern of the magnetic sensitive portion. The electrodes are formed in exactly the same manner as the Hall element, and the basic configuration is the same.

以下、この発明を具体例を持って説明するが、この発明
はこれらの例のみに限定されるものではなく、先に述べ
た基本構造を持つ全ての磁電変換素子に及ぶものであ
る。
Hereinafter, the present invention will be described with reference to specific examples, but the present invention is not limited to these examples and extends to all magnetoelectric conversion elements having the basic structure described above.

第1例 表面を鏡面研磨した(1,0,0)GaAs単結晶基板11上に厚
さ1.5μm,電子移動度15,000cm2/VsecのInAs膜をMBE法に
より形成して半導体膜14を作った。次にフォトレジスト
を使用し、通常行われている方法でInAs膜14中の感磁部
19の表面上にフォトレジスト被膜を形成した。その後無
電解メッキを行い、銅を厚さ0.3μm所要の部位のみに
付着させた。さらに銅の厚付けを行うため、電解銅メッ
キを行い、厚さ4μmのコンタクト層16を形成した。次
に上記のフォトレジストを再度用い、電極部のみに厚さ
2μmのNi層の中間層17を電解メッキ法により形成し
た。さらにその上に電解メッキにより厚さ2μmのAu層
のボンディング層18を形成した。次に上記のフォトレジ
ストを再度用い、フォトリングラフィーの手法により、
GaAs基板11の表面の一部、不要なInAs膜14及び、Au層中
のボンディング層18に不要な部分を塩化第二鉄の塩酸性
溶液でエッチング除去し、ホール素子の感磁部19及び4
つの電極部15を形成した。次に応力緩和用のシリコン樹
脂を感磁部の上に塗布した。
Example 1 A semiconductor film 14 is formed by forming an InAs film with a thickness of 1.5 μm and an electron mobility of 15,000 cm 2 / Vsec on a (1,0,0) GaAs single crystal substrate 11 whose surface is mirror-polished by the MBE method. It was Next, using a photoresist, the magnetically sensitive portion in the InAs film 14 is formed by the usual method.
A photoresist coating was formed on the surface of 19. After that, electroless plating was performed, and copper was adhered only to a required portion having a thickness of 0.3 μm. Further, in order to thicken copper, electrolytic copper plating was performed to form a contact layer 16 having a thickness of 4 μm. Next, using the above photoresist again, an intermediate layer 17 of a Ni layer having a thickness of 2 μm was formed only on the electrode portion by the electrolytic plating method. Further, a 2 μm thick Au bonding layer 18 was formed thereon by electrolytic plating. Next, using the above photoresist again, by the technique of photolinography,
Part of the surface of the GaAs substrate 11, the unnecessary InAs film 14 and the unnecessary portion of the bonding layer 18 in the Au layer are removed by etching with a hydrochloric acid solution of ferric chloride, and the magnetic sensitive portions 19 and 4 of the Hall element are removed.
Two electrode parts 15 were formed. Next, a stress-relieving silicone resin was applied on the magnetic sensing portion.

このウエーハーをダイシングカッターにかけ、1.1×1.1
mmの方形のホール素子チップに切断した。次にこれをリ
ードフレーム22のタイ上に接着した。次にペレットの電
極15とリードフレーム22とを高速ワイヤーボンダーを用
い、Au細線21で接合した。エポキシ樹脂によりトランス
ファーモールド法でパッケージ化した。
Put this wafer on a dicing cutter, 1.1 × 1.1
Cut into square mm Hall element chips. This was then glued onto the tie of leadframe 22. Next, the electrode 15 of the pellet and the lead frame 22 were joined with the Au thin wire 21 using a high-speed wire bonder. It was packaged by epoxy resin transfer molding.

「発明の効果」 このようにして製作したこの発明を適用したホール素子
の感度は第1表中のの如くであった。
"Effects of the Invention" The sensitivity of the Hall element manufactured in this way and to which the present invention is applied is as shown in Table 1.

第1表において、は半絶縁性GaAs基板上にイオン注入
法により感磁部を形成したホール素子、は石英基板上
にMBD法によりInAs膜を形成し、これを感磁部に用いた
ホール素子である。第1表の値は入力電圧1V,印加磁場5
00Gにおける出力電圧である。が高感度であることが
わかる。
In Table 1, is the Hall element in which the magnetic sensitive portion was formed on the semi-insulating GaAs substrate by the ion implantation method, is the InAs film formed on the quartz substrate by the MBD method, and was used for the magnetic sensitive portion. Is. The values in Table 1 are input voltage 1V, applied magnetic field 5
This is the output voltage at 00G. It can be seen that is highly sensitive.

また260℃10分の熱衝撃試験における抵抗の変化率を第
2表に示す。第2表において、はこの発明のホール素
子、は半絶縁性GaAs基板上にイオン注入法により感磁
部を形成したホール素子、は樹脂によって基板に接着
されたInSbの感磁部を有するホール素子である。この発
明のホール素子の耐熱性がイオン注入法によるGaAsホー
ル素子と同程度に優れていることがわかる。
Table 2 shows the rate of change in resistance in the thermal shock test at 260 ° C for 10 minutes. In Table 2, is a Hall element of the present invention, is a Hall element in which a magnetic sensitive portion is formed on a semi-insulating GaAs substrate by an ion implantation method, and is a Hall element having an InSb magnetic sensitive portion adhered to a substrate by a resin. Is. It can be seen that the heat resistance of the Hall element of the present invention is as excellent as that of the GaAs Hall element by the ion implantation method.

このようにこの発明の磁電変換素子は高感度かつ高信頼
性を有する今までにない優れた総合性能を示しているこ
とがわかる。しかもこの発明によれば化合物導体膜の形
成面をGaAsの(111),(100)またはこれと10°以下の
傾きを持つ面としているため、III−V族の各種の高移
動度化合物半導体膜を形成することができ、それだけ材
料選択の自由度が増加し、かつ高感度の磁電変換素子を
得ることができる。ちなみにInAsの1μmの膜の電子移
動度は15,000cm2/Vsec程度であり、GaAsの5,000cm2/Vse
cより著しく高い。
As described above, it is understood that the magnetoelectric conversion element of the present invention has an unprecedented excellent overall performance with high sensitivity and high reliability. Moreover, according to the present invention, the compound conductor film formation surface is formed of GaAs (111), (100) or a surface having an inclination of 10 ° or less with respect to GaAs. Therefore, various high mobility compound semiconductor films of III-V group are formed. Can be formed, the degree of freedom in material selection is increased, and a highly sensitive magnetoelectric conversion element can be obtained. By the way, the electron mobility of a 1 μm film of InAs is about 15,000 cm 2 / Vsec, and that of GaAs is 5,000 cm 2 / Vse.
significantly higher than c.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明による磁電変換素子の実施例を示す断
面図、第2図は第1図の磁電変換素子のモールド体を付
せる前の平面図、第3図はこの発明の他の実施例を示す
平面図、第4図は第3図の断面図、第5図は中間層17が
複数の金属層より成る場合の電極構造の例を示す断面
図、第6図はコンタクト層16が複数の金属層より成る場
合の電極構造の例を示す断面図、第7図はコンタクト層
16が複数の金属層より成る場合の電極構造の他の例を示
す断面図である。 11:絶縁性GaAs単結晶基板、14:半導体膜、15:電極、16:
コンタクト層、17:中間層、18:ボンディング層、19:感
磁部、21:細線、22:リードフレーム、23:モールド体。
FIG. 1 is a sectional view showing an embodiment of a magnetoelectric conversion element according to the present invention, FIG. 2 is a plan view of the magnetoelectric conversion element of FIG. 1 before a mold body is attached, and FIG. 3 is another embodiment of the present invention. Fig. 4 is a plan view showing an example, Fig. 4 is a cross-sectional view of Fig. 3, Fig. 5 is a cross-sectional view showing an example of an electrode structure in the case where the intermediate layer 17 is composed of a plurality of metal layers, and Fig. 6 shows a contact layer 16 FIG. 7 is a sectional view showing an example of an electrode structure in the case of being composed of a plurality of metal layers, and FIG.
FIG. 7 is a cross-sectional view showing another example of the electrode structure when 16 is composed of a plurality of metal layers. 11: Insulating GaAs single crystal substrate, 14: Semiconductor film, 15: Electrode, 16:
Contact layer, 17: intermediate layer, 18: bonding layer, 19: magnetic sensitive part, 21: thin wire, 22: lead frame, 23: molded body.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半絶縁性のGaAs単結晶基板の(111),(1
00)面、または該面より10°以内の傾きを持つ面上にエ
ピタキシャル成長技術で形成されたInxAsy(x+y=
2)の2元、もしくはInxAsySbz、またはInxGayAsz(x
+y+z=2)の3元のIII−V族化合物半導体膜より
なる感磁部と、 その感磁部と電気的に接続された電極部とを有し、 上記電極部は、上記化合物半導体膜とオーミックコンタ
クトする金属からなるコンタクト層と、 そのコンタクト層上に形成され、ヤング率がAuのそれの
2倍以上の金属からなる中間層と、 その中間層上に形成されたAuからなるボンディング層と
を有することを特徴とする磁電変換素子。
1. A semi-insulating GaAs single crystal substrate of (111), (1)
InxAsy (x + y =) formed by the epitaxial growth technique on the (00) plane or a plane having an inclination of 10 ° or less
2) binary, or InxAsySbz, or InxGayAsz (x
+ Y + z = 2) having a magnetism-sensing part made of a ternary III-V group compound semiconductor film and an electrode part electrically connected to the magnetism-sensing part, wherein the electrode part is the compound semiconductor film. A contact layer made of a metal that makes ohmic contact, an intermediate layer formed on the contact layer and having a Young's modulus of at least twice that of Au, and a bonding layer made of Au formed on the intermediate layer. A magnetoelectric conversion element comprising:
JP59141678A 1984-07-09 1984-07-09 Magnetoelectric conversion element Expired - Lifetime JPH06105802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59141678A JPH06105802B2 (en) 1984-07-09 1984-07-09 Magnetoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59141678A JPH06105802B2 (en) 1984-07-09 1984-07-09 Magnetoelectric conversion element

Publications (2)

Publication Number Publication Date
JPS6120378A JPS6120378A (en) 1986-01-29
JPH06105802B2 true JPH06105802B2 (en) 1994-12-21

Family

ID=15297655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59141678A Expired - Lifetime JPH06105802B2 (en) 1984-07-09 1984-07-09 Magnetoelectric conversion element

Country Status (1)

Country Link
JP (1) JPH06105802B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1297999C (en) * 1988-12-23 1992-03-24 Joseph Pierre Heremans Indium arsenide magnetoresistor
JP2557998B2 (en) * 1990-04-04 1996-11-27 旭化成工業株式会社 InAs Hall effect element
US5453727A (en) * 1991-07-16 1995-09-26 Asahi Kasai Kogyo Kabushiki Kaisha Semiconductor sensors and method for fabricating the same
FR2691839B1 (en) * 1992-05-27 1994-08-05 Schlumberger Ind Sa HALL EFFECT SENSOR.
JP5171725B2 (en) * 2009-04-30 2013-03-27 日置電機株式会社 Hall element manufacturing method and hall element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580366A (en) * 1978-12-13 1980-06-17 Toshiba Corp Production of compound semiconductor element
JPS58175833A (en) * 1982-04-08 1983-10-15 Asahi Chem Ind Co Ltd Manufacture of compound semiconductor thin-film structure
JPS59114882A (en) * 1982-12-21 1984-07-03 Asahi Chem Ind Co Ltd Indium-antimony series composite crystal semiconductor and manufacture thereof

Also Published As

Publication number Publication date
JPS6120378A (en) 1986-01-29

Similar Documents

Publication Publication Date Title
KR910002313B1 (en) Magneto-electric converting element
CN107210241B (en) Power semiconductor device
JP4402865B2 (en) Magnetoelectric transducer and method for producing the same
EP0247644A1 (en) Integrated circuit die-to-lead frame connection using an intermediate bridging member
JPS63263782A (en) Magnetoelectric converter
TWI339425B (en) Thin gaas die with copper back-metal structure
JPS6410112B2 (en)
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
EP0460785B1 (en) Semiconductor device having a heat sink
JPH0444347A (en) Semiconductor device
JPH06105802B2 (en) Magnetoelectric conversion element
JP4480318B2 (en) Composite semiconductor device and manufacturing method thereof
JP2556802B2 (en) Magnetoelectric conversion element
JP2005123383A (en) Electromagnetic transducer element
JPH0671105B2 (en) Method for manufacturing magnetoelectric conversion element
JP2849100B2 (en) Magnetoelectric conversion element and method of manufacturing the same
JP2007317913A (en) Semiconductor light emitting element, and its manufacturing method
JP2005019566A (en) Magnetoelectric transducer
JPS61294838A (en) Electrode and wiring of semiconductor device
JPH0462474B2 (en)
JPH0462475B2 (en)
JPH0471351B2 (en)
JPS61259583A (en) Semiconductor magnetoelectric converter
JPS6352451A (en) Resin-sealed semiconductor device
JPH11330584A (en) Magnetoelectric transducer, magnetic sensor using the transducer, and manufacture of the magnetoelectric transducer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term