JP5171725B2 - Hall element manufacturing method and hall element - Google Patents

Hall element manufacturing method and hall element Download PDF

Info

Publication number
JP5171725B2
JP5171725B2 JP2009110459A JP2009110459A JP5171725B2 JP 5171725 B2 JP5171725 B2 JP 5171725B2 JP 2009110459 A JP2009110459 A JP 2009110459A JP 2009110459 A JP2009110459 A JP 2009110459A JP 5171725 B2 JP5171725 B2 JP 5171725B2
Authority
JP
Japan
Prior art keywords
hall element
single crystal
manufacturing
semiconductor single
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009110459A
Other languages
Japanese (ja)
Other versions
JP2010262963A (en
Inventor
智幸 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009110459A priority Critical patent/JP5171725B2/en
Publication of JP2010262963A publication Critical patent/JP2010262963A/en
Application granted granted Critical
Publication of JP5171725B2 publication Critical patent/JP5171725B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、半導体単結晶材料を用いたホール素子の製造方法に関し、さらに詳しく言えば、半導体単結晶材料の材料効率を良くし、さらに、ホール素子と電極との電気的接続状態を安定にする技術に関するものである。   The present invention relates to a method of manufacturing a Hall element using a semiconductor single crystal material. More specifically, the present invention improves the material efficiency of the semiconductor single crystal material and further stabilizes the electrical connection between the Hall element and the electrode. It is about technology.

ホール素子は、厚さが数μmの半導体薄膜で形成され、ホール効果を利用して電界や磁界を電気信号に変換して出力する磁気センサであり、通常、半導体薄膜にはInSbあるいはInAs等が用いられている。   The Hall element is a magnetic sensor that is formed of a semiconductor thin film having a thickness of several μm and converts the electric field or magnetic field into an electric signal by using the Hall effect and outputs the electric signal. Usually, the semiconductor thin film is made of InSb or InAs. It is used.

その製造方法には、いくつかの方法が知られているが、例えば特許文献1に記載されている発明では、まず、図2aに示すように、シリコンウエハー26を支持体とし、このシリコンウエハー26の一方の面側に酸化処理を施して二酸化シリコンの薄い絶縁層28を形成する。そして、この絶縁層28上に半導体薄膜30を形成する。   There are several known manufacturing methods. For example, in the invention described in Patent Document 1, first, as shown in FIG. 2A, a silicon wafer 26 is used as a support, and the silicon wafer 26 is used. A thin insulating layer 28 of silicon dioxide is formed by performing an oxidation treatment on one surface side. Then, a semiconductor thin film 30 is formed on the insulating layer 28.

次に、図2bに示すように、半導体薄膜30にフォトリソグラフィ等により素子32を形成するとともに、素子32の周りに入力用電極および出力用電極として用いられるオーミック電極34を形成する。   Next, as shown in FIG. 2B, an element 32 is formed on the semiconductor thin film 30 by photolithography or the like, and an ohmic electrode 34 used as an input electrode and an output electrode is formed around the element 32.

そして、図2cに示すように、Si(窒化ケイ素)等により、素子32とオーミック電極34とを覆う絶縁膜36を形成したのち、図2dに示すように、その絶縁膜36上に接着剤層40を介して素子基板38を接着する。 Then, as shown in FIG. 2c, an insulating film 36 covering the element 32 and the ohmic electrode 34 is formed by Si 3 N 4 (silicon nitride) or the like, and then, on the insulating film 36 as shown in FIG. 2d. The element substrate 38 is bonded through the adhesive layer 40.

次に、図2eに示すように、シリコンウエハー26をエッチングにより除去して、絶縁層28を露出させたのち、絶縁層28をエッチングして、図2fに示すように、電極形成用の穴42を開ける。   Next, as shown in FIG. 2e, the silicon wafer 26 is removed by etching to expose the insulating layer 28. Then, the insulating layer 28 is etched, and as shown in FIG. Open.

その後、図2gに示すように、穴42を埋めるようにオーミック電極34の電極端子44を形成し、残りの絶縁層28上に絶縁膜46を形成する。電気的特性試験を行ったのちに、最終工程として、一点鎖線48の位置でダイシングして個々のホール素子を得る。   Thereafter, as shown in FIG. 2 g, the electrode terminal 44 of the ohmic electrode 34 is formed so as to fill the hole 42, and the insulating film 46 is formed on the remaining insulating layer 28. After conducting the electrical characteristic test, as a final step, dicing is performed at the position of the alternate long and short dash line 48 to obtain individual Hall elements.

この製造方法によれば、シリコンウエハー26上に表面酸化によって二酸化シリコンの絶縁層28を形成するようにしているため、薄膜でありながら緻密で絶縁性能に優れた絶縁膜が得られ、これにより素子全体の薄型化と高感度化とがはかれる。   According to this manufacturing method, since the insulating layer 28 of silicon dioxide is formed on the silicon wafer 26 by surface oxidation, an insulating film that is thin but dense and has excellent insulating performance can be obtained. Overall thinning and high sensitivity can be achieved.

特許第3161610号公報Japanese Patent No. 3161610

しかしながら、上記従来技術では、絶縁層28上の半導体薄膜30をパターニングして素子32を形成する際、素子32の周囲にオーミック電極34の形成領域を確保する必要があるため、素子32を高密度に形成することができない。また、パターニングにより除去される半導体材料が多くなり、使用する半導体材料の材料効率がよくない、という問題がある。   However, in the above prior art, when the element 32 is formed by patterning the semiconductor thin film 30 on the insulating layer 28, it is necessary to secure a formation region of the ohmic electrode 34 around the element 32. Can not be formed. Further, there is a problem that the semiconductor material to be removed by patterning increases, and the material efficiency of the semiconductor material to be used is not good.

また、素子の凹凸をカバーするため接着剤層40を厚めに塗る必要があり、結果として、ホール素子を含む磁気回路の磁気抵抗が大きくなってしまい、素子感度が低下してしまう、という問題もある。   In addition, it is necessary to coat the adhesive layer 40 thickly to cover the unevenness of the element, and as a result, the magnetic resistance of the magnetic circuit including the Hall element increases and the element sensitivity decreases. is there.

また、フォトリソグラフィ等により素子32を形成する際、素子32の端面が逆テーパ状となることがあり、この状態でオーミック電極34を形成すると、素子32の端縁でオーミック電極34が切断されてしまう、いわゆる電極の段切れが発生することがある。   In addition, when the element 32 is formed by photolithography or the like, the end face of the element 32 may be reversely tapered. If the ohmic electrode 34 is formed in this state, the ohmic electrode 34 is cut at the edge of the element 32. In other words, so-called electrode breakage may occur.

また、図2gに示すように、ダイシングにより個々のホール素子を切り出す際、厚みのある積層体を接着剤層40を含めてダイシングするため、ダイシングブレードの寿命が短くなる、という問題もある。   In addition, as shown in FIG. 2g, when individual Hall elements are cut out by dicing, the thick laminate including the adhesive layer 40 is diced, so that there is a problem that the life of the dicing blade is shortened.

したがって、本発明の課題は、ホール素子を製造するにあたって、素子の集積度を上げ、半導体単結晶材料の材料効率をよくするとともに、素子と電極との電気的接続を信頼性の高いものとし、また、ダイシングブレードの長寿命化をはかることにある。   Therefore, the object of the present invention is to increase the degree of integration of elements in manufacturing the Hall element, improve the material efficiency of the semiconductor single crystal material, and make the electrical connection between the element and the electrode highly reliable, Another object is to extend the life of the dicing blade.

上記課題を解決するため、本発明のホール素子の製造方法は、製造上の支持基板の一方の面側に剥離可能な接着剤層を介してホール素子として用いられる半導体単結晶材料の層を積層する工程と、上記半導体単結晶材料の層を研磨して半導体単結晶薄膜を形成する工程と、上記半導体単結晶薄膜を個々の素子に分離して複数のチップとする工程と、マザーコア基板から上記ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、上記絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成する工程と、上記チップを上記接着剤層から剥離して、上記電極部に実装する工程とを含むことを特徴としている。   In order to solve the above-described problems, the Hall element manufacturing method of the present invention includes stacking a layer of a semiconductor single crystal material used as a Hall element via a peelable adhesive layer on one side of a manufacturing support substrate. Polishing the layer of the semiconductor single crystal material to form a semiconductor single crystal thin film, separating the semiconductor single crystal thin film into individual elements to form a plurality of chips, and from the mother core substrate to the above An insulating layer is formed on a core substrate previously cut to the size of the Hall element, and an electrode portion including a pair of input electrodes and output electrodes is formed on the insulating layer using a conductive adhesive. And a step of peeling the chip from the adhesive layer and mounting the chip on the electrode part.

本発明の好ましい態様によれば、上記チップを上記電極部に実装したのち、その実装面側に保護膜が形成される。   According to a preferred aspect of the present invention, after the chip is mounted on the electrode portion, a protective film is formed on the mounting surface side.

また、上記半導体単結晶材料として、InSbまたはInAsが好ましく採用される。また、上記コア基板は磁性体により形成される。   Moreover, InSb or InAs is preferably employed as the semiconductor single crystal material. The core substrate is made of a magnetic material.

本発明には、上記の製造方法によって製造されたホール素子も含まれる。   The present invention also includes a Hall element manufactured by the above manufacturing method.

本発明によれば、製造上の支持基板側で半導体単結晶薄膜からホール素子のチップを剥離可能に形成し、これとは別工程で、ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、その絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成し、上記支持基板から剥離したチップをコア基板の電極部に実装するようにしたことにより、半導体単結晶材料の材料効率をよくしてより多くのチップを得ることができる。   According to the present invention, the Hall element chip is formed to be peelable from the semiconductor single crystal thin film on the manufacturing support substrate side, and in a separate process, on the core substrate previously cut to the size of the Hall element. An insulating layer is formed, an electrode portion including a pair of input electrodes and an output electrode is formed on the insulating layer using a conductive adhesive, and the chip peeled off from the support substrate is used as the electrode portion of the core substrate. As a result, it is possible to improve the material efficiency of the semiconductor single crystal material and obtain more chips.

また、導電性接着剤を用いることで、チップの転写プロセスを単純化することができる。すなわち、シルク印刷した導電性接着剤を用いることで、接着と電極形成の2つの工程を1つにまとめ、ホール素子を含む磁気回路の磁気抵抗を小さく作れるため、高感度のホール素子を作製することができる。   Further, by using a conductive adhesive, the chip transfer process can be simplified. In other words, by using a silk-printed conductive adhesive, the two processes of bonding and electrode formation can be combined into one and the magnetic resistance of the magnetic circuit including the Hall element can be made small, so a highly sensitive Hall element is produced. be able to.

また、あらかじめ形成されている導電性接着剤よりなる電極部にチップを実装するため、電極の段切れをなくすことができる。   Further, since the chip is mounted on the electrode portion made of a conductive adhesive formed in advance, it is possible to eliminate the disconnection of the electrode.

また、基板をダイシングするにしても、接着剤等が塗布されていないマザーコア基板をダイシングするだけであるため、ダイシングブレードの長寿命化をはかることができる。   Moreover, even if the substrate is diced, it is possible to extend the life of the dicing blade because only the mother core substrate to which no adhesive or the like is applied is diced.

本発明のホール素子の製造方法を説明するための模式的な断面図。The typical sectional view for explaining the manufacturing method of the Hall element of the present invention. 本発明のホール素子の製造方法を説明するための模式的な断面図。The typical sectional view for explaining the manufacturing method of the Hall element of the present invention. 本発明のホール素子の製造方法を説明するための模式的な断面図。The typical sectional view for explaining the manufacturing method of the Hall element of the present invention. 本発明のホール素子の製造方法を説明するための模式的な斜視図。The typical perspective view for demonstrating the manufacturing method of the Hall element of this invention. 本発明のホール素子の製造方法を説明するための模式的な斜視図。The typical perspective view for demonstrating the manufacturing method of the Hall element of this invention. 本発明のホール素子の製造方法を説明するための模式的な断面図。The typical sectional view for explaining the manufacturing method of the Hall element of the present invention. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art. 従来技術によるホール素子の製造方法を説明するための模式的な断面図。Typical sectional drawing for demonstrating the manufacturing method of the Hall element by a prior art.

次に、図1a〜図1fにより、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。   Next, an embodiment of the present invention will be described with reference to FIGS. 1a to 1f, but the present invention is not limited to this.

まず、図1aに示すように、製造上の支持基板11の一方の面側に剥離可能な接着剤を塗布して接着剤層12を形成し、この接着剤層12上に半導体単結晶材料の層13を積層する。   First, as shown in FIG. 1 a, an adhesive layer 12 is formed by applying a peelable adhesive to one side of a manufacturing support substrate 11, and a semiconductor single crystal material is formed on the adhesive layer 12. Layer 13 is laminated.

なお、剥離可能な接着剤としては、日産化学社製のWaferBOND(商品名)を例示できる。また、高い感度を得るうえで、半導体単結晶材料には、InSb(インジウムアンチモン)やInAs(インジウムヒ素)等が好ましく採用される。   An example of the peelable adhesive is WaferBOND (trade name) manufactured by Nissan Chemical Co., Ltd. In order to obtain high sensitivity, InSb (indium antimony), InAs (indium arsenic), or the like is preferably used as the semiconductor single crystal material.

この実施形態では、半導体単結晶材料をあらかじめ層状として接着剤層12上に積層しているが、スパッタ法等により、接着剤層12上に半導体単結晶材料の層13を積層してもよい。   In this embodiment, the semiconductor single crystal material is layered in advance on the adhesive layer 12, but the semiconductor single crystal material layer 13 may be stacked on the adhesive layer 12 by sputtering or the like.

次に、図1bに示すように、積層した半導体単結晶材料の層13を均一に研磨して、例えば5μm以下の半導体単結晶薄膜14とする。   Next, as shown in FIG. 1b, the laminated semiconductor single crystal material layer 13 is uniformly polished to form a semiconductor single crystal thin film 14 of, for example, 5 μm or less.

そして、図1cに示すように、半導体単結晶薄膜14をフォトリソグラフィ等によりパターニングして、ホール素子のチップ14aを形成する。チップ14aは支持基板11から容易に剥離され、単体として搬送できる。   Then, as shown in FIG. 1c, the semiconductor single crystal thin film 14 is patterned by photolithography or the like to form a Hall element chip 14a. The chip 14a is easily peeled off from the support substrate 11 and can be transported as a single unit.

この場合、チップ14aの周りに電極形成領域を確保する必要がないため、半導体単結晶薄膜14からより多くのチップ14aを得ることができる。すなわち、使用する半導体単結晶材料の材料効率をよくすることができる。   In this case, since it is not necessary to secure an electrode formation region around the chip 14a, more chips 14a can be obtained from the semiconductor single crystal thin film 14. That is, the material efficiency of the semiconductor single crystal material to be used can be improved.

なお、半導体単結晶材料の層13をパターニングして複数のチップ14aに分離したのち、研磨して薄膜化する方法もあるが、これによると、エッジ部分に研磨による垂れが生ずることがあるため、研磨を先に行うことが好ましい。   In addition, there is a method of patterning the semiconductor single crystal material layer 13 and separating it into a plurality of chips 14a, and then polishing to make a thin film. However, this may cause dripping due to polishing at the edge portion. It is preferable to perform the polishing first.

次に、図1dを参照して、別工程として、図示しないマザーコア基板からダイシングによりホール素子の大きさにあらかじめ切り出されたコア基板21上に絶縁層22を形成し、この絶縁層22の上に導電性接着剤により、それぞれ一対の入力電極23,23および出力電極24,24とを含む電極部25をシルク印刷等により形成する。   Next, referring to FIG. 1d, as a separate process, an insulating layer 22 is formed on a core substrate 21 that has been cut in advance to the size of the Hall element from a mother core substrate (not shown) by dicing, An electrode portion 25 including a pair of input electrodes 23 and 23 and output electrodes 24 and 24 is formed by silk printing or the like with a conductive adhesive.

マザーコア基板からコア基板21を切り出すにあたって、マザーコア基板には絶縁層や接着剤層が形成されていないため、ダイシングを容易に行うことができ、ダイシングブレードの長寿命化がはかれる。   When the core substrate 21 is cut out from the mother core substrate, since the insulating layer and the adhesive layer are not formed on the mother core substrate, dicing can be easily performed, and the life of the dicing blade can be extended.

そして、図1eに示すように、支持基板11から剥離したチップ14aを電極部25に実装する。すなわち、チップ14aを入力電極23,23と出力電極24,24とにより囲まれた空間内に嵌合して、チップ14aを入力電極23,23と出力電極24,24とに電気的・機械的に接続する。これにより、目的とするホール素子10が形成される。   Then, as shown in FIG. 1 e, the chip 14 a peeled from the support substrate 11 is mounted on the electrode portion 25. That is, the chip 14a is fitted into the space surrounded by the input electrodes 23, 23 and the output electrodes 24, 24, and the chip 14a is electrically and mechanically connected to the input electrodes 23, 23 and the output electrodes 24, 24. Connect to. Thereby, the target Hall element 10 is formed.

この製造方法によれば、チップ14aの端面がパターニングに起因して逆テーパ面となっていても、導電性接着剤はそれになじむように変形するため、電極の段切れ等が発生することがなく、電気的・機械的接続に高い信頼性が得られる。むしろ、チップ14aを上記電極23,23;24,24間に嵌合するうえで、チップ14aの端面が逆テーパ面となっている方が好ましいと言える。   According to this manufacturing method, even if the end surface of the chip 14a has a reverse taper surface due to patterning, the conductive adhesive is deformed so as to conform to it, so that no electrode breakage or the like occurs. High reliability is obtained for electrical and mechanical connections. Rather, when the tip 14a is fitted between the electrodes 23, 23; 24, 24, it can be said that the end surface of the tip 14a is preferably an inversely tapered surface.

そして、好ましくはホール素子10の電気的特性を検査したのち、最終工程として、図1fに示すように、SiO(二酸化ケイ素)、Si(窒化ケイ素)等により、チップ14aおよび電極部25上に保護膜31を形成する。 Preferably, after inspecting the electrical characteristics of the Hall element 10, as shown in FIG. 1f, the chip 14a and the electrode portion are made of SiO 2 (silicon dioxide), Si 3 N 4 (silicon nitride) or the like as a final process. A protective film 31 is formed on 25.

ホール素子10を使用する場合、入力電極23,23と出力電極24,24には、図示しないリード線が接続されるため、保護膜31を成膜しない領域が設けられるが、入力電極23,23と出力電極24,24とにリード線を接続したのち、保護膜31を形成してもよい。   When the Hall element 10 is used, a lead wire (not shown) is connected to the input electrodes 23 and 23 and the output electrodes 24 and 24, so that a region where the protective film 31 is not formed is provided. The protective film 31 may be formed after connecting lead wires to the output electrodes 24 and 24.

10 ホール素子
11 製造上の支持基板
12 接着剤層
13 半導体単結晶材料の層
14 半導体単結晶薄膜
14a チップ
21 コア基板
22 絶縁層
23 入力用電極
24 出力用電極
25 電極部
31 保護膜
DESCRIPTION OF SYMBOLS 10 Hall element 11 Manufacturing support substrate 12 Adhesive layer 13 Layer of semiconductor single crystal material 14 Semiconductor single crystal thin film 14a Chip 21 Core substrate 22 Insulating layer 23 Input electrode 24 Output electrode 25 Electrode portion 31 Protective film

Claims (5)

ホール素子の製造方法において、
製造上の支持基板の一方の面側に剥離可能な接着剤層を介してホール素子として用いられる半導体単結晶材料の層を積層する工程と、
上記半導体単結晶材料の層を研磨して半導体単結晶薄膜を形成する工程と、
上記半導体単結晶薄膜を個々の素子に分離して複数のチップとする工程と、
マザーコア基板から上記ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、上記絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成する工程と、
上記チップを上記接着剤層から剥離して、上記電極部に実装する工程とを含むことを特徴とするホール素子の製造方法。
In the Hall element manufacturing method,
A step of laminating a layer of a semiconductor single crystal material used as a Hall element via a peelable adhesive layer on one surface side of a support substrate in production;
Polishing the layer of the semiconductor single crystal material to form a semiconductor single crystal thin film;
Separating the semiconductor single crystal thin film into individual elements to form a plurality of chips;
An electrode including an insulating layer formed on a core substrate cut in advance from the mother core substrate to the size of the Hall element, and a pair of input electrodes and output electrodes using a conductive adhesive on the insulating layer. Forming a part;
And a step of peeling the chip from the adhesive layer and mounting the chip on the electrode part.
上記チップを上記電極部に実装したのち、その実装面側に保護膜を形成することを特徴とする請求項1に記載のホール素子の製造方法。   The method for manufacturing a Hall element according to claim 1, wherein after the chip is mounted on the electrode portion, a protective film is formed on the mounting surface side. 上記半導体単結晶材料として、InSbまたはInAsを用いることを特徴とする請求項1または2に記載のホール素子の製造方法。   3. The Hall element manufacturing method according to claim 1, wherein InSb or InAs is used as the semiconductor single crystal material. 上記コア基板を磁性体より形成することを特徴とする請求項1ないし3のいずれか1項に記載のホール素子の製造方法。   4. The Hall element manufacturing method according to claim 1, wherein the core substrate is made of a magnetic material. 請求項1ないし請求項4のいずれか1項に記載のホール素子の製造方法によって製造されたホール素子。   A Hall element manufactured by the Hall element manufacturing method according to claim 1.
JP2009110459A 2009-04-30 2009-04-30 Hall element manufacturing method and hall element Expired - Fee Related JP5171725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110459A JP5171725B2 (en) 2009-04-30 2009-04-30 Hall element manufacturing method and hall element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110459A JP5171725B2 (en) 2009-04-30 2009-04-30 Hall element manufacturing method and hall element

Publications (2)

Publication Number Publication Date
JP2010262963A JP2010262963A (en) 2010-11-18
JP5171725B2 true JP5171725B2 (en) 2013-03-27

Family

ID=43360845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110459A Expired - Fee Related JP5171725B2 (en) 2009-04-30 2009-04-30 Hall element manufacturing method and hall element

Country Status (1)

Country Link
JP (1) JP5171725B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3275025B1 (en) * 2015-04-10 2020-05-06 Allegro MicroSystems, LLC Hall effect sensing element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105802B2 (en) * 1984-07-09 1994-12-21 旭化成工業株式会社 Magnetoelectric conversion element
JPH06125122A (en) * 1992-10-09 1994-05-06 Nippon Autom Kk Magnetic resistance element and fixing substrate thereof as well as magnetic sensor using the same
JP3465280B2 (en) * 1993-01-08 2003-11-10 株式会社村田製作所 Manufacturing method of magnetic sensor
JP2004265997A (en) * 2003-02-28 2004-09-24 Victor Co Of Japan Ltd Hall element
JP2005123383A (en) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd Electromagnetic transducer element

Also Published As

Publication number Publication date
JP2010262963A (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP4787559B2 (en) Semiconductor device and manufacturing method thereof
JP5354765B2 (en) Manufacturing method of semiconductor device having three-dimensional laminated structure
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI353667B (en) Image sensor package and fabrication method thereo
JP2008546174A5 (en)
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
KR20040092435A (en) Semiconductor device and manufacturing method thereof
JP2009064839A (en) Optical device and method for fabricating the same
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
JP5245135B2 (en) Semiconductor device having through conductor and method for manufacturing the same
TW200843051A (en) Semiconductor device and manufacturing method of the same
JP5330115B2 (en) Multilayer wiring board
JP5226228B2 (en) Semiconductor device manufacturing method and semiconductor device
US8890322B2 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
KR101851568B1 (en) Ultrasonic transducer and method of manufacturig the same
US9478503B2 (en) Integrated device
JP5171725B2 (en) Hall element manufacturing method and hall element
JP4248355B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2004343088A (en) Semiconductor device and its manufacturing method
JP2010016395A5 (en)
JP2010016395A (en) Manufacturing method for semiconductor device
JP2015053371A (en) Semiconductor device and method of manufacturing the same
JP2007311392A (en) Electronic device
JP4401330B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees