JPH0670657B2 - 回路基板検査装置のガーディング候補ピン表示方法 - Google Patents
回路基板検査装置のガーディング候補ピン表示方法Info
- Publication number
- JPH0670657B2 JPH0670657B2 JP63256452A JP25645288A JPH0670657B2 JP H0670657 B2 JPH0670657 B2 JP H0670657B2 JP 63256452 A JP63256452 A JP 63256452A JP 25645288 A JP25645288 A JP 25645288A JP H0670657 B2 JPH0670657 B2 JP H0670657B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- candidate
- circuit board
- guarding
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回路基板検査装置におけるガーディング候
補ピンの表示方法に関するものである。
補ピンの表示方法に関するものである。
例えば第４図に示されているように、インピーダンスZx
に対して抵抗R1，R2の直列回路が並列に接続されている
回路網において、インピーダンスZxのみを測定しようと
する場合には、抵抗R1，R2を経由して流れる電流による
影響を排除する必要がある。
に対して抵抗R1，R2の直列回路が並列に接続されている
回路網において、インピーダンスZxのみを測定しようと
する場合には、抵抗R1，R2を経由して流れる電流による
影響を排除する必要がある。
これは、インピーダンスZxの両端子に設けられる一対の
測定ピン、すなわち測定電流Ｅ側の第１の測定ピンHPと
測定部Ｍ側の第２の測定ピンLPのほかに、抵抗R1，R2の
接続点に例えばグランド電位のガードピンGPを立てるこ
とによりなされる。
測定ピン、すなわち測定電流Ｅ側の第１の測定ピンHPと
測定部Ｍ側の第２の測定ピンLPのほかに、抵抗R1，R2の
接続点に例えばグランド電位のガードピンGPを立てるこ
とによりなされる。
ここに例示した単純な回路網の場合は簡単にガードピン
GPを立てることができるが、実際には、次のようにして
いる。
GPを立てることができるが、実際には、次のようにして
いる。
１パターン１ピンを原則として、回路図およびプリン
ト基板より各測定ピンの配置を決め、それを回路図に記
入する。
ト基板より各測定ピンの配置を決め、それを回路図に記
入する。
測定しようとする素子（電気部品）の電流回り込みの
径路を回路図中において求める。
径路を回路図中において求める。
その電流回り込みの径路中の測定ピンを探しだす。
その中の任意の測定ピンをガードピンとして仮設定
し、実際に測定を行なう。
し、実際に測定を行なう。
その測定値が良品のインピーダンスZxに近くなれば、
その測定ピンを正式にガードピンとして登録する。
その測定ピンを正式にガードピンとして登録する。
測定値が良品のインピーダンスZxに近づかなければ、
上記〜を繰り返す。
上記〜を繰り返す。
プリント基板上の全素子について、上記〜を行な
う。
う。
上記のように、従来ではその殆どを手作業に頼っている
が、その中でもとりわけの電流回り込みの径路の探索
と、の仮設定するガードピンの割り出しにかなりの時
間が費やされる。
が、その中でもとりわけの電流回り込みの径路の探索
と、の仮設定するガードピンの割り出しにかなりの時
間が費やされる。
この発明は、上記した従来の事情に鑑みなされたもの
で、その目的は、ガードピンの設定に際し、それに必要
なガーディング候補ピンを例えばCRTの画面に表示する
ようにした回路基板検査装置のガーディング候補ピン表
示方法を提供することにある。
で、その目的は、ガードピンの設定に際し、それに必要
なガーディング候補ピンを例えばCRTの画面に表示する
ようにした回路基板検査装置のガーディング候補ピン表
示方法を提供することにある。
上記目的を達成するため、この発明においては、被検査
回路基板に実装されている電気部品の部品データおよび
その電気部品に対応する測定ピン番号などが格納された
記憶手段と、所望とする測定ピンのピン番号を入力する
ピン番号入力手段と、CRTなどからなる表示手段と、上
記記憶手段および表示手段を制御するCPUからなる制御
手段とを備え、 ガーディング処理を要すると思われる所定の電気部品に
接触する測定ピンのピン番号を上記ピン番号入力手段に
て入力することにより、上記制御手段は上記記憶手段の
中からその電気部品に対して電気的に接続されている他
の電気部品の測定ピンをガーディング候補ピンとして選
び出して上記表示手段に表示するようにしている。
回路基板に実装されている電気部品の部品データおよび
その電気部品に対応する測定ピン番号などが格納された
記憶手段と、所望とする測定ピンのピン番号を入力する
ピン番号入力手段と、CRTなどからなる表示手段と、上
記記憶手段および表示手段を制御するCPUからなる制御
手段とを備え、 ガーディング処理を要すると思われる所定の電気部品に
接触する測定ピンのピン番号を上記ピン番号入力手段に
て入力することにより、上記制御手段は上記記憶手段の
中からその電気部品に対して電気的に接続されている他
の電気部品の測定ピンをガーディング候補ピンとして選
び出して上記表示手段に表示するようにしている。
この場合、上記ガーディング候補ピンは、好ましくはそ
の候補ピンが属する電気部品の測定モード時におけるイ
ンピーダンスの低い順に表示される。
の候補ピンが属する電気部品の測定モード時におけるイ
ンピーダンスの低い順に表示される。
上記のように、ガーディング候補ピンが画面表示される
ため、回路図上での電流回り込み径路の探索作業やガー
ドピンの割り出し作業を楽に行なうことができる。
ため、回路図上での電流回り込み径路の探索作業やガー
ドピンの割り出し作業を楽に行なうことができる。
以下、この発明の実施例を第１図ないし第３図を参照し
ながら詳細に説明する。
ながら詳細に説明する。
第１図にはこの発明の実施に供される回路基板検査装置
の概略的なブロック線図が示されている。これによる
と、同検査装置は、測定電源部および測定部などを含む
測定ユニット１と、被測定プリント基板Ｐの各測定ポイ
ントに対応して配置された図示しない測定ピンをCPU2か
らの指示にしたがって切替るスキャナ３と、このスキャ
ナ３を介して所定の測定ピンをガード電位とするガード
ユニット４と、第１のメモリ１および第２のメモリ5,6
と、表示手段としての例えばCRT7と、CPU2に測定ピンの
ピン番号を入力するピン番号入力手段８とを備えてい
る。この場合、ピン番号入力手段８は通常のキーボード
であってよい。
の概略的なブロック線図が示されている。これによる
と、同検査装置は、測定電源部および測定部などを含む
測定ユニット１と、被測定プリント基板Ｐの各測定ポイ
ントに対応して配置された図示しない測定ピンをCPU2か
らの指示にしたがって切替るスキャナ３と、このスキャ
ナ３を介して所定の測定ピンをガード電位とするガード
ユニット４と、第１のメモリ１および第２のメモリ5,6
と、表示手段としての例えばCRT7と、CPU2に測定ピンの
ピン番号を入力するピン番号入力手段８とを備えてい
る。この場合、ピン番号入力手段８は通常のキーボード
であってよい。
この実施例において、第１のメモリ５には、被検査プリ
ント基板Ｐに実装されている電気部品の部品名称、その
定格値、検査時当該電気部品の両端子に接触されるハイ
（High）ピンとロー（Low）ピンのピン番号、および検
査ステップ番号などが予め格納されている。
ント基板Ｐに実装されている電気部品の部品名称、その
定格値、検査時当該電気部品の両端子に接触されるハイ
（High）ピンとロー（Low）ピンのピン番号、および検
査ステップ番号などが予め格納されている。
この方法によると、第２図に示されているフローチャー
トにしたがってガーディング候補ピンが選ばれるととも
に、その結果が第３図に示されているピンコネクション
チャートとして表示される。
トにしたがってガーディング候補ピンが選ばれるととも
に、その結果が第３図に示されているピンコネクション
チャートとして表示される。
すなわち、ステップST1において、キーボード８よりガ
ーディングしようとするガード対象部品（素子）の例え
ばHighピンのピン番号が入力されると、CPU2はその測定
ピンと同一のライン上にある、すなわちその測定ピンに
電気的に接続されている他の素子を第１のメモリ５から
ピックアップして、それを例えば第２のメモリ６に記憶
させる（ステップST2）。このピックアップは、入力さ
れた上記Highピンが関与している検査ステップ番号を抜
き出すことにより行なわれる。
ーディングしようとするガード対象部品（素子）の例え
ばHighピンのピン番号が入力されると、CPU2はその測定
ピンと同一のライン上にある、すなわちその測定ピンに
電気的に接続されている他の素子を第１のメモリ５から
ピックアップして、それを例えば第２のメモリ６に記憶
させる（ステップST2）。このピックアップは、入力さ
れた上記Highピンが関与している検査ステップ番号を抜
き出すことにより行なわれる。
次に、この実施例においては、ステップST3で測定モー
ドが直流か交流かを判断し、直流の場合にはステップST
4aで、交流の場合にはステップST4bにおいて上記ステッ
プST2でピックアップされた各素子についてインピーダ
ンスを計算する。そして、次段のステップST5で各素子
をインピーダンスの低い順に並べ替えた上で、そのリス
トを第３図に示されているピンコネクションチャートと
してCRT7に表示する（ステップST6）。
ドが直流か交流かを判断し、直流の場合にはステップST
4aで、交流の場合にはステップST4bにおいて上記ステッ
プST2でピックアップされた各素子についてインピーダ
ンスを計算する。そして、次段のステップST5で各素子
をインピーダンスの低い順に並べ替えた上で、そのリス
トを第３図に示されているピンコネクションチャートと
してCRT7に表示する（ステップST6）。
上記のように、各素子についてインピーダンスを計算し
てそれが低いものの順にソートしているのは、一般にイ
ンピーダンスの低い素子の方がガード対象素子に対する
回り込みの影響が大きいと考えられることによる。ま
た、CPU2は、各素子の定格値とそれに印加される測定電
圧とにより、それらのインピーダンスを計算している。
てそれが低いものの順にソートしているのは、一般にイ
ンピーダンスの低い素子の方がガード対象素子に対する
回り込みの影響が大きいと考えられることによる。ま
た、CPU2は、各素子の定格値とそれに印加される測定電
圧とにより、それらのインピーダンスを計算している。
この実施例では、第３図に示されているように、検査ス
テップ番号、部品名称、その定格値および相手方のピン
番号がCRT7上に表示され、CPU2によるインピーダンスの
計算値は表示されない。同図をさらに詳しく説明する
と、これはガード対象素子の例えばHighピンのピン番号
145を入力した場合のもので、これによると、検査ステ
ップ番号1102、定格値145.0mΩの部品名称RGP−１なる
抵抗が回り込み径路に関与しており、そのピン番号12が
ガード候補ピンであることがわかる。
テップ番号、部品名称、その定格値および相手方のピン
番号がCRT7上に表示され、CPU2によるインピーダンスの
計算値は表示されない。同図をさらに詳しく説明する
と、これはガード対象素子の例えばHighピンのピン番号
145を入力した場合のもので、これによると、検査ステ
ップ番号1102、定格値145.0mΩの部品名称RGP−１なる
抵抗が回り込み径路に関与しており、そのピン番号12が
ガード候補ピンであることがわかる。
このようして、回り込み径路に関与している素子および
そのガード候補ピンがそのインピーダンスの低い順に表
示されるため、オペレータは、例えば上から順にガード
候補ピンをグランド電位におとして測定を行ない、その
インピーダンスが正確な値に近くなれば、そのガード候
補ピンを正式にガードピンとして登録すればよい。
そのガード候補ピンがそのインピーダンスの低い順に表
示されるため、オペレータは、例えば上から順にガード
候補ピンをグランド電位におとして測定を行ない、その
インピーダンスが正確な値に近くなれば、そのガード候
補ピンを正式にガードピンとして登録すればよい。
なお、上記実施例とは異なり、場合によっては上記ステ
ップST3〜ST5を削除し、インピーダンスの計算や並べ替
えを行なうことなく、ステップST2においてピックアッ
プされた素子およびそのピン番号をそのまま表示しても
よい。また、ステップST2において１つの素子しかピッ
クアップされない場合には、上記ステップST3〜ST5をジ
ャンプするようにしてもよい。さらには、ガード対象素
子がダイオード、トランジスタなど極性を有している場
合には、そのLowピン側のピン番号を入力してもよい。
ップST3〜ST5を削除し、インピーダンスの計算や並べ替
えを行なうことなく、ステップST2においてピックアッ
プされた素子およびそのピン番号をそのまま表示しても
よい。また、ステップST2において１つの素子しかピッ
クアップされない場合には、上記ステップST3〜ST5をジ
ャンプするようにしてもよい。さらには、ガード対象素
子がダイオード、トランジスタなど極性を有している場
合には、そのLowピン側のピン番号を入力してもよい。
以上説明したように、この発明によれば、例えばCRTな
どの表示画面上に、ガード対象素子に対するガーディン
グ候補ピンが表示されるため、オペレータはそれを参照
しつつその中からガードピンを登録することができる。
したがって、ガードピン設定作業をより短時間のうちに
行なうことができ、その効果は顕著である。
どの表示画面上に、ガード対象素子に対するガーディン
グ候補ピンが表示されるため、オペレータはそれを参照
しつつその中からガードピンを登録することができる。
したがって、ガードピン設定作業をより短時間のうちに
行なうことができ、その効果は顕著である。
第１図はこの発明の実施に供される回路基板検査装置の
概略的なブロック線図、第２図はこの発明の動作フロー
チャート、第３図はこの発明にしたがって表示手段上に
表示されるピンコネクションチャートの一例を示した説
明図、第４図は従来のガードピン設定作業を説明するた
めの回路図である。 図中、１は測定ユニット、２はCPU、３はスキャナ、４
はガードユニット、５は第１のメモリ、６は第２のメモ
リ、７はCRT、８はキーボードである。
概略的なブロック線図、第２図はこの発明の動作フロー
チャート、第３図はこの発明にしたがって表示手段上に
表示されるピンコネクションチャートの一例を示した説
明図、第４図は従来のガードピン設定作業を説明するた
めの回路図である。 図中、１は測定ユニット、２はCPU、３はスキャナ、４
はガードユニット、５は第１のメモリ、６は第２のメモ
リ、７はCRT、８はキーボードである。
Claims (2)
- 【請求項１】被検査回路基板に実装されている電気部品
の部品データおよびその電気部品に対応する測定ピン番
号などが格納された記憶手段と、所望とする測定ピンの
ピン番号を入力するピン番号入力手段と、CRTなどから
なる表示手段と、上記記憶手段および表示手段を制御す
るCPUからなる制御手段とを備え、 上記ピン番号入力手段にて所定の電気部品に接触する測
定ピンのピン番号を入力することにより、上記制御手段
は上記記憶手段の中からその電気部品に対して電気的に
接続されている他の電気部品の測定ピンをガーディング
候補ピンとして選び出して上記表示手段に表示するよう
にしたことを特徴とする回路基板検査装置のガーディン
グ候補ピン表示方法。 - 【請求項２】上記ガーディング候補ピンは、その候補ピ
ンが属する電気部品の測定モード時におけるインピーダ
ンスの低い順に表示される請求項１記載の回路基板検査
装置のガーディング候補ピン表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256452A JPH0670657B2 (ja) | 1988-10-12 | 1988-10-12 | 回路基板検査装置のガーディング候補ピン表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256452A JPH0670657B2 (ja) | 1988-10-12 | 1988-10-12 | 回路基板検査装置のガーディング候補ピン表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103475A JPH02103475A (ja) | 1990-04-16 |
| JPH0670657B2 true JPH0670657B2 (ja) | 1994-09-07 |
Family
ID=17292845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256452A Expired - Fee Related JPH0670657B2 (ja) | 1988-10-12 | 1988-10-12 | 回路基板検査装置のガーディング候補ピン表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670657B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007147575A (ja) * | 2005-11-30 | 2007-06-14 | Tokyo Electron Ltd | ホイートストンブリッジの抵抗測定システム、抵抗測定回路、抵抗測定方法及びコンピュータプログラム |
| JP4731339B2 (ja) * | 2006-02-02 | 2011-07-20 | 日置電機株式会社 | 検査装置 |
-
1988
- 1988-10-12 JP JP63256452A patent/JPH0670657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103475A (ja) | 1990-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7112988B2 (en) | System of simulating resistive loads | |
| US20020004715A1 (en) | Electric wiring simulation device and recording medium recording simulation program for electric wiring simulation device | |
| CN105911419A (zh) | 一种自动检测电机实验电路连接状况的方法 | |
| KR20080044785A (ko) | 절연 검사 장치 및 절연 검사 방법 | |
| JPH0670657B2 (ja) | 回路基板検査装置のガーディング候補ピン表示方法 | |
| JPH04503105A (ja) | 電気回路の試験 | |
| CN116612077A (zh) | 一种电路板检测方法及系统 | |
| KR101892221B1 (ko) | 랜 케이블 식별 시스템 | |
| US4091325A (en) | Verification technique for checking wrapped wire electronic boards | |
| JPS6390783A (ja) | インサ−キツトテスタ | |
| JP4328141B2 (ja) | 電気配線解析装置及び電気配線解析プログラム | |
| JP4731339B2 (ja) | 検査装置 | |
| JP2005017221A (ja) | 基板検査方法及びその装置 | |
| JPS63163287A (ja) | 基板製造の管理装置 | |
| JP2004164162A (ja) | 制御盤配線表の作成装置 | |
| JP2005018664A (ja) | ３次元デジタル製品モデルの絶縁距離検査装置 | |
| JP2006177765A (ja) | アーステスター及びその接地抵抗測定方法 | |
| JPS6363068B2 (ja) | ||
| JPH06347502A (ja) | プリント基板試験方法 | |
| JP2530664B2 (ja) | 電子回路モジュ―ルの試験方法 | |
| JP3095308B2 (ja) | 電気部品概略位置決定装置 | |
| JPH10253714A (ja) | 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法 | |
| JP2903686B2 (ja) | Ｌｅｄパネルの検査方法 | |
| JPH0769377B2 (ja) | エージング基板の検査装置及びそれを用いた検査方法 | |
| CN116973619A (zh) | 一种模拟efuse芯片浪涌电流的测试方法、系统和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |