JPH0669428A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0669428A
JPH0669428A JP4242592A JP24259292A JPH0669428A JP H0669428 A JPH0669428 A JP H0669428A JP 4242592 A JP4242592 A JP 4242592A JP 24259292 A JP24259292 A JP 24259292A JP H0669428 A JPH0669428 A JP H0669428A
Authority
JP
Japan
Prior art keywords
schottky diode
contact hole
contact
semiconductor
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4242592A
Other languages
English (en)
Inventor
Tetsuro Asaba
哲朗 浅羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4242592A priority Critical patent/JPH0669428A/ja
Publication of JPH0669428A publication Critical patent/JPH0669428A/ja
Priority to US08/327,799 priority patent/US5580808A/en
Priority to US08/425,081 priority patent/US5527730A/en
Priority to US08/435,834 priority patent/US5569614A/en
Priority to US08/814,016 priority patent/US5963812A/en
Pending legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、エミッタやコレクタコンタ
クト部にバリアメタルを必要とする微細なショットキー
TTLにおいて、金属配線層の工程数増加を抑制しつ
つ、ショットキー特性及びバイポーラトランジスタ特性
の良好な半導体装置及びその製造方法を提供することに
ある。 【構成】 ショットキーダイオードとショットキーダイ
オード以外の能動素子を同一基体上に混成する集積回路
素子において、前記ショットキーダイオード部分のコン
タクトホールの半導体層との接触金属層がショットキー
特性を有する金属(Al 105)で構成されており、
前記ショットキーダイオード以外のコンタクトホールの
半導体層との接触金属層がバリアメタル(111)で構
成されていることを特徴とする半導体装置及びその製造
方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にショットキーダイオードを含む半導体
集積回路装置、及び、画像読み取り用のセンサーチッ
プ、または画像記録に用いられる半導体装置及びその製
造方法に関するものである。
【0002】
【従来の技術】(従来例A)従来、TTL回路の動作速
度を向上させるため、コレクタ−ベース間に、蓄積効果
のないダイオードでクランプする構造を有した、ショッ
トキーTTLが使用されるようになった。
【0003】図4に、アルミニウムを使用した、ショッ
トキーTTLの代表的な断面構造図(a)と等価回路図
(b)を示す。図において、201はシリコン基板、2
02はバイポーラトランジスタのコレクタ、203はバ
イポーラトランジスタのベース、204はバイポーラト
ランジスタのエミッタ、205はショットキーダイオー
ドを構成するアルミニウム層、206はエミッタを結線
するアルミニウム配線、207はコレクタを結線するア
ルミニウム配線である。
【0004】上記のような構造を有する素子を高密度に
集積化しようとすると、エミッタ拡散層204の浅い接
合化と、エミッタ配線206やコレクタ配線207のコ
ンタクトホールの微細化が必要となってくる。
【0005】しかしながら、エミッタ204の拡散層深
さが、0.2μmより浅くなってくると、アルミニウム
配線のスパイクにより、ベース・エミッタ間のショート
の危険性がでてくる。
【0006】また、エミッタ配線206やコレクタ配線
207のコンタクトホールが、1μm□以下になると、
コンタクト抵抗が増大し、特にn型拡散層で顕著になっ
てくる。
【0007】上記のような障害を取り除くため、エミッ
タ配線206やコレクタ配線207の金属配線下層部分
に、TiNやTiWのバリアメタルを敷いておくことが
望ましい。
【0008】(従来例B)また、従来、単結晶シリコン
を使用した、ファクシミリ等のコンタクトセンサは、複
数のチップを一列に並べ、チップの継ぎ合わせで必要な
長さのコンタクトセンサとしていた。例えば、A4サイ
ズ等の用紙の読み取りを行う場合、一例として、2cm
の長さのチップなら、A4サイズの読み取りには、11
個のチップを継ぎ合わせることが必要となる。
【0009】また、プリンター等の画像を記録する装置
にも、シリコン単結晶基体に、モノリシックに構成され
たプリンターヘッドが登載される場合がある。一例とし
て、特開昭57−72867号公報に示されるような発
泡形のインクジェットヘッドが挙げられる。
【0010】この場合も、従来、チップ寸法は2cm前
後であるため、複数のチップを並べるか、機械的なヘッ
ドの駆動を必要とする。
【0011】
【発明が解決しようとしている課題】(課題A)しかし
ながら、前述した従来例Aにおいて、ショットキーダイ
オードの構成部分205については、金属−シリコン接
合面にバリアメタルが存在すると、アルミニウム−シリ
コン間のショットキー特性がとれなくなってしまうとい
う問題があった。
【0012】すなわち、エミッタコンタクト206及び
コレクタコンタクト207には、バリアメタルが半導体
層との接触金属層として積層され、ベース及びショット
キーダイオードコンタクト205にはアルミニウムが金
属最下層に積層される構造が望ましい。
【0013】しかしながら、従来の製造方法を用いる
と、以下のような煩雑さがあった。
【0014】すなわち、まずエミッタ及びコレクタのコ
ンタクトホールのみ最初に開口し、スパッタ等でバリア
メタルを堆積させる。その後アルミニウムを堆積させ、
エミッタ及びコレクタ配線を所定形状にパターニングし
た後、絶縁膜を堆積させる。次に、ベース及びショット
キーダイオード部のコンタクトホールを再び開け、アル
ミニウムを堆積させ、最後にベース電極を所定の形状に
パターニングする。
【0015】このように、従来法では2層金属配線と同
等の工程数増加が避けられないという問題がある。
【0016】(発明の目的)本発明の目的は、エミッタ
やコレクタコンタクト部にバリアメタルを必要とする微
細なショットキーTTLにおいて、金属配線層の工程数
増加を抑制しつつ、ショットキー特性及びバイポーラト
ランジスタ特性の良好な半導体装置及びその製造方法を
提供することにある。
【0017】(課題B)また、上記従来例Bでは以下の
ような欠点があった。 (1)複数のチップを継ぎ合わせるため、チップ配列の
ズレから画像に段差が生じ、画像解像度の限界が、チッ
プ配列精度で制約を受けてしまう。 (2)機械的駆動を必要とする画像記録ヘッドでは、継
ぎ目の段差の問題のみならず、無駄な往復運動の必要か
ら、印画速度にも制約を与えている。
【0018】この2点の問題を克服する最良の方法は、
例えばA4サイズの用紙を、一括読み出しもしくは一括
印画のできる長尺の単一チップで、ヘッドを構成するこ
とである。
【0019】前述の読み取り、もしくは印画ヘッド部を
A4サイズ用の単一チップで構成しようとすると、長さ
は21cm以上必要になる。
【0020】これは通常のシリコン円形基板を前提とす
ると、9インチ以上の寸法でなければ製作できないこと
を意味し、円形基板内でチップを構成できる有効領域を
60%以上取ろうとすると、円形基板の直径は15イン
チ以上の寸法が必要になるということを意味している。
【0021】これは製造装置が巨大化し、製造原価を押
し上げ、従来例と比較して、性能面では優れていても現
実性はないものになる。
【0022】(発明の目的B)本発明の目的は、少なく
ともA4サイズの用紙に対応した長尺単一チップの半導
体基体に複数の半導体能動素子を形成することにより、
従来のように短尺チップを継ぎ合わせることによる弊害
を除去した半導体装置を実現することにある。
【0023】
【課題を解決するための手段及び作用】(手段A)本発
明は、前述した課題を解決するための手段として、ショ
ットキーダイオードとショットキーダイオード以外の能
動素子を同一基体上に混成する集積回路素子において、
前記ショットキーダイオード部分のコンタクトホールの
半導体層との接触金属層がショットキー特性を有する金
属で構成されており、前記ショットキーダイオード以外
のコンタクトホールの半導体層との接触金属層がバリア
メタルで構成されていることを特徴とする半導体装置を
提供するものである。
【0024】また、前記ショットキー特性を有する金属
がアルミニウムであることを特徴とし、また、前記ショ
ットキーダイオード以外のコンタクトホールがバイポー
ラトランジスタのエミッタ、及びコレクタのコンタクト
ホールであり、前記ショットキーダイオードのコンタク
トホールが前記バイポーラトランジスタのベースのコン
タクトホールであることを特徴とする。
【0025】本発明は、また、ショットキーダイオード
とショットキーダイオード以外の能動素子を同一基体上
に混成し、前記ショットキーダイオード部分のコンタク
トホールの半導体層との接触金属層がアルミニウムで構
成されており、かつ前記ショットキーダイオード以外の
コンタクトホールの半導体層との接触金属層が、バリア
メタルで構成されている半導体装置の製造方法におい
て、全ての前記コンタクトホール形成後、該コンタクト
ホールに露出した半導体層表面を水素終端させる工程
と、前記ショットキーダイオード部以外のコンタクトホ
ールにのみ、電子ビーム、イオンビーム、紫外線のいず
れかのエネルギー線を照射して、該コンタクトホールに
露出した半導体層表面の前記水素終端を解離させ、酸素
終端させる工程と、前記工程の後、前記水素終端された
コンタクトホールにのみ、アルミニウムを選択的に堆積
するアルミニウムの選択的気相化学成長工程と、前記工
程の後、前記バリアメタルを堆積する工程と、を含むこ
とを特徴とする半導体装置の製造方法を前記課題を解決
するための手段とするものである。
【0026】また、前記アルミニウムの選択的気相化学
成長工程の原料ガスとして、ジメチルアルミニウムハイ
ドライドと水素を用いることを特徴とする。
【0027】更にまた、ショットキーダイオードとショ
ットキーダイオード以外の能動素子を同一基体上に混成
し、前記ショットキーダイオード部分のコンタクトホー
ルの半導体層との接触金属層がアルミニウムで構成され
ており、かつ前記ショットキーダイオード以外のコンタ
クトホールの半導体層との接触金属層が、バリアメタル
で構成されている半導体装置の製造方法において、前記
ショットキーダイオード部分のコンタクトホールを形成
する工程と、前記ショットキーダイオード部分のコンタ
クトホールの半導体層との接触金属層として、アルミニ
ウムを堆積する工程と、前記工程の後、前記ショットキ
ーダイオード以外の部分のコンタクトホールを形成する
工程と、前記ショットキーダイオード以外の部分のコン
タクトホールの半導体層との接触金属層として、バリア
メタルを堆積する工程と、を含むことを特徴とする半導
体装置の製造方法により、前記課題を解決しようとする
ものである。
【0028】(作用A)本発明によれば、複数のコンタ
クトホールのうち、電子ビーム、イオンビーム、紫外線
のいずれかのエネルギー線によって、特定コンタクトホ
ールの、露出した半導体表面の表面状態を改質し、その
後、選択アルミニウムCVD法等によって非表面改質コ
ンタクトホールのみにアルミニウムを堆積させることに
よって、1回のコンタクトホール開口工程と、1回の金
属配線パターニング工程でも、それぞれのコンタクトホ
ール間で異なる金属積層構造を作製可能としたものであ
る。
【0029】(手段B)また、本発明は、前述した課題
を解決するための手段として、円柱状の単結晶シリコン
インゴットを、該円柱の軸方向に切断して切り出した長
手方向が21cm以上の長方形基体に、1個以上の半導
体素子を形成したことを特徴とする半導体装置を有す
る。
【0030】また、前記21cm以上の長方形基体に、
複数の半導体フォトセンサを形成したことを特徴とする
半導体装置であり、また、前記21cm以上の長方形基
体に、インクジェット機構の発泡手段となる複数のヒー
タボード部と、その駆動素子を形成したことを特徴とす
る半導体装置により、前記課題を解決しようとするもの
である。
【0031】(作用B)本発明によれば、円柱状のシリ
コン単結晶インゴットを、垂直方向(長手方向)すなわ
ち、円柱の軸方向に切断し、直径20cm以下のインゴ
ットから、長方形の長辺21cm以上の基板を切り出し
て加工することにより、A4サイズ以上の用紙に対する
半導体フォトセンサアレイや、インクジェットアレイ
を、配列段差のない、単一チップで構成することを可能
としたものである。
【0032】
【実施例】(実施例A1)図1は、本発明の特徴を最も
よく表わす実施例の模式的断面図である。
【0033】図において、101はシリコン等の半導体
基体、102はコレクタ領域であるところの基体と反対
導電型の拡散層及び埋込み層、103はベース領域であ
るところの基体と同一導電型の拡散層、104はエミッ
タ領域であるところの、基体と同一導電型の拡散層、1
05は半導体基体との間にショットキー特性を有する金
属の局所的な選択堆積層、106はアルミニウム等で構
成されたエミッタ電極、107は同じくアルミニウム等
で構成されたコレクタ電極、111はバリアメタル、1
08はベース電極である。
【0034】このように、本実施例の半導体装置では、
ショットキーダイオード部分のコンタクトホールの金属
層は、他のエミッタ、コレクタのコンタクトホールの金
属層よりも1層多くなっている。すなわち、エミッタ電
極では、Al 106とバリアメタル111の2層の金
属層が積層されているのに対して、ショットキーダイオ
ード部では、Al 108、バリアメタル111、Al
105と3層となっている。
【0035】これにより、ショットキーダイオード部分
のコンタクトホールでは、半導体層との接触金属層は、
ショットキー特性を有するAl 105となっている
が、ショットキーダイオード以外のコンタクトホール部
分、すなわちエミッタ、コレクタのコンタクトホールで
は半導体層との接触金属層はバリアメタル111となっ
ている。このように、本実施例は、このバリアメタル1
11によりバイポーラトランジスタ特性を良好に保ちな
がら、Al 105の堆積により、ショットキー特性も
良好に保つことができる。
【0036】次に、本実施例の製造方法の一例を、図2
の製造工程を示す模式的断面図を用いて詳細に説明す
る。
【0037】まず、公知の半導体技術によって、図2
(a)に示すように、半導体基体301の内部に、コレ
クタ拡散領域302、ベース拡散領域303、エミッタ
拡散領域304を作り込む。
【0038】その後、常圧CVD法によって、二酸化ケ
イ素の絶縁膜309を堆積させ、電極を形成すべきコン
タクトホールを全て開ける。
【0039】この後、基体全体を希フッ酸(HF/H2
O=1/100)溶液に浸透させ、コンタクト開口部
の、露出した半導体表面を全て、単原子層の水素で終端
させる。10分程度の純水リンスを施しても、この表面
の水素終端は保たれる。
【0040】次にエミッタ304及びコレクタ302の
コンタクトホールのみに、電子ビーム、イオンビーム、
紫外線などのエネルギー線310を照射する(図2の
(a))。
【0041】Si−Hの結合エネルギー(3.08e
V)より大きなエネルギーを有する電子ビーム、もしく
はイオンビームを照射すると、Si−H結合が解離し、
H原子がエミッタ304及びコレクタ302の露出表面
から脱離し、該コンタクトホール表面には、Si原子の
未結合手が現れる。この状態で基体301を大気中に暴
露すると、エミッタ304及びコレクタ302のコンタ
クトホールの半導体露出部分は酸化され、酸素原子で終
端されることになる。この酸素終端させる工程は大気中
ばかりでなく、酸素あるいはオゾン中に暴露することに
よっても可能である。
【0042】水素終端を解離させる表面改質は、以下の
条件を用いた。
【0043】まず電子ビームによる表面改質は、加速電
圧25kV、ビーム電流500pAで、ビーム量1.5
×1016(electrons/cm2 )を照射した。
【0044】イオンビームによる表面改質は、O2 +をイ
オン種に用い、加速電圧は3kVに設定し、ビーム量は
2×1013(ions/cm2 )とした。
【0045】紫外線による表面改質は、波長4000オ
ングストローム以下のものを用いればよく、市販のi線
ステッパを用いた。この場合エミッタ304及びコレク
タ302領域の範囲指定は、通常のCrマスクを用いれ
ばよく、処理能力的に優れた方法となる。
【0046】露出した半導体表面に、水素終端したコン
タクトホールと、酸素終端したコンタクトホールの2種
類を形成した後、水素終端された部分、すなわち、ベー
ス及びショットキーダイオード部分にのみアルミニウム
305を堆積させる(図2(b))。
【0047】この堆積方法として、本実施例ではアルミ
ニウムのCVD法を用いた。この方法については、以下
の参考文献に詳述されている。
【0048】 (参考 :特開平1−233926号 特開平1−233924号 特開平1−233927号 特開平1−233925号 特開平2−405190号 ) また原料ガスには、有機金属のひとつである例えばジメ
チルアルミニウムハイドライド(化学式:(CH32
AlH、以下DMAHと称する。)と水素(H2 )を用
いる。上述した出願,,,および、特に、出
願に詳述してあるように、DMAHとH2 を用い、基
体温度略々200℃ないし350℃、全圧略々0.1な
いし5Torrにおいて、終端水素表面上のみに単結晶
Alが堆積する。
【0049】本実施例でのアルミニウムの堆積条件は、
基板温度270℃、堆積圧力1.2Torr、水素流量
50SCCMである。
【0050】なぜ水素終端された半導体表面にのみアル
ミニウムが堆積され、酸素終端された半導体や、絶縁膜
上にアルミニウムが堆積されないかは以下のように考え
られる。
【0051】坪内らが、出願に示しているように、D
MAH及びH2 を用いたCVD法において、Si上のA
l堆積反応は、次の3つの要素によって支えられてい
る。(1)表面に存在する自由電子の表面反応への触媒
的寄与、(2)Si表面終端水素、(3)表面の終端水
素とDMAH分子中のCH3 基(メチル基)との選択反
応によるメタン(CH4 )の生成、である。これらの3
要素のそろっている水素終端表面では、アルミニウムが
堆積する。アルミニウムの堆積後は、DMAH中のHが
表面に終端水素として残り、アルミニウムに自由電子が
存在するので、自続的に堆積が生ずる。
【0052】これに対して、水素終端されていない領域
では、表面終端水素が存在しないのでアルミニウムの堆
積反応が生じない。
【0053】ショットキーダイオード部分305にアル
ミニウムを堆積させた後、公知の技術である反応性スパ
ッタ法により、バリアメタルとして窒化チタン311を
堆積し、更にアルミニウム312をスパッタ法により連
続的に堆積させる。この両層は、堆積に関し選択性は無
く、全面堆積される(図2の(c))。
【0054】窒化チタン311の堆積条件は、基板温度
200℃、N2 流量80SCCM、Ar流量20SCC
M、アルミニウムのスパッタ条件は基板温度200℃、
Ar流量50SCCMである。
【0055】最後にフォトリソ工程によりエミッタ電極
306、コレクタ電極307、ベース及び、ショットキ
ーダイオード電極308を形成し、ショットキーTTL
が完成する(図2の(d))。
【0056】(実施例A2)前述の実施例では、エミッ
タ304、ベース303、コレクタ302のコンタクト
ホールを一括して開口したが、図3に示す次のような方
法も可能である。
【0057】まず、ベース、ショットキーダイオード部
分のコンタクトホールのみ開口し(図3の(a))、ア
ルミニウムCVD法で、開口部のみに、アルミニウム3
05を堆積させる(図3の(b))。この際、半導体表
面が露出しているのは、ショットキーダイオードに関す
る部分のみなので、特別なエネルギー線の照射は要ら
ず、単にアルミニウムを堆積させればよい。
【0058】次に、エミッタ304及びコレクタ302
のコンタクトホールを開口すれば図2の(b)の状態に
なり、以下、前述と同様の工程を施せばショットキーT
TLが作製可能となる。
【0059】本実施例では、前述の実施例より、マスク
工程は1回多いが、確実性では優れており、同様に、シ
ョットキー特性、及びバイポーラトランジスタ特性の安
定した構造の半導体装置を得ることができる。
【0060】(実施例B1)図5は本発明の特徴を最も
よく表わす実施例の概念図であり、(a)は、円柱状の
シリコンインゴット500から、基板501を切り出す
場合の概念図、(b)は、切り出した基板501に対す
るチップ配置図である。インゴット500からの基板5
01の切り出しは、丸太から板を切り出す行為に類似し
ている。
【0061】以下、5インチウェハーインゴット500
から、22cm×8.8cmの基板501を切り出した
場合の実施例について、図面を用いて詳細に説明する。
【0062】まず、単結晶インゴット500からの、基
板501の切り出しはA4サイズの用紙を念頭に、長手
方向の寸法を22cmにとった。短辺側の寸法は12.
5cm以下で自由に選べるが、図6に示すように基板5
01の短辺を8.8cmに取った場合、無駄なスペース
が少ないため、この寸法を採用した。
【0063】基板501の厚さは、ほぼ1mmに設定し
ているが、熱工程での機械強度が得られれば、1mmよ
り薄くてもよい。
【0064】研磨は8インチ円形ウェハのものが、直径
20cmなので、この機械を小改造して、鏡面研磨し
た。
【0065】この基板を使用し、特開昭60−1276
3号公報に原理が示されているバイポーラ型フォトセン
サアレイと特開昭57−72867号公報に原理が示さ
れている発泡インク噴出型インクジェットアレイを、ど
ちらもMOS駆動回路付きで形成した。フォトセンサア
レイは公知のシリコン半導体技術のみで全て加工でき
る。
【0066】本実施例で形成した単位フォトセンサーセ
ルの短辺方向から見た構造断面図を図7に示す。図にお
いて、701はP型シリコン基板、702はn型埋込み
層、703はn型エピタキシャル層、704はn型の深
い拡散層、705はベース領域であるP型拡散層、70
6はエミッタ領域やコレクタコンタクト領域を形成して
いる浅いn型の拡散層、707はP型MOSトランジス
タのドレイン−ソース領域を形成しているP型の浅い拡
散層、708はMOSトランジスタのゲート電極を形成
している多結晶シリコン、709は、フィールド酸化
膜、710は層間絶縁膜、711はアルミニウム配線で
ある。
【0067】基板形状を長方形形状にした場合、製造技
術は公知のもので賄なえるが、製造装置に関しては円形
形状からの変更は、多くの制約を受ける。そこで、本発
明においては、製造原価を上昇させないために、以下の
手法を取った。
【0068】まず、350℃以下の温度領域での製造工
程では、液晶テレビ、アモルファスコンタクトセンサ等
のガラス基板用の市販装置を転用した。フォトリソ工程
の装置すべてと、プラズマCVD金属配線用のスパッタ
が、上記転用装置に概当する。
【0069】また、レジストの塗布はローラー型の装置
を用い、露光機には投影露光機を使用している。周辺回
路が微細になった場合は、縮少投影露光機を用い、ステ
ップ送りでパターンを継ぎ合わせる方法も用いることが
できるが、ステージ改造が若干必要である。
【0070】また、特に重要な問題は、加熱工程で、特
殊装置を減らすことであり、本実施例では、熱酸化及び
熱拡散は以下のような手法を取った。
【0071】図8に示すように、円形ウェハを処理する
市販の反応管800を用い、基板501の長辺方向を反
応管800の軸方向に向け、2mmピッチで25枚並べ
る石英ボート801を製作し、矢印の方向に入れる方法
を取った。基板501の短辺の長さが8cmなので、5
インチ円形基板用の反応管が使用できる。
【0072】減圧CVDも上記の方法で5インチ円形基
板用の装置を転用し、多結晶シリコンと窒化シリコンの
堆積を減圧CVD法で行った。
【0073】エピタキシャル層の堆積装置は、5インチ
円形基板用のもののサセプターを変更することで転用し
た。5〜8インチ用装置の場合、サセプターの形状変更
で転用可能である。
【0074】製造装置の改造で最も工夫が必要な装置
が、イオンインプランテーション装置である。この改造
方法としては2つの方法が考えられる。
【0075】1つは基板の長手方向が22cmであるこ
とから、8インチ円形基板用の装置のステージを小改造
し、ビームの走査領域を矩形にすることである。
【0076】もう1つの方法としては、5インチ円形基
板用の装置で、ステージを11cmピッチで送り込み、
1/2領域ずつイオンを打ち込む方法である。この方法
は基板の送り精度がイオンのビーム径より小さくなって
いることが望ましい。
【0077】以上、本発明が特殊な装置を必要とせず、
市販装置の小改造で製作可能なことを示した。
【0078】(実施例B2)次に、発泡形のインクジェ
ット装置に関する、本発明の応用例について以下に示
す。
【0079】図9は発泡形インクジェットの一例を示す
短辺方向から見た断面構造図である。図9の例では、出
力素子としてバイポーラトランジスタを使用した例を示
している。また、図に示すヒータボード部上に、不図示
のインク噴出ノズルが合体され、ヒータ層713の発熱
により、ノズルのインク内に発泡し、その圧力により、
インクジェットとしてノズルよりインクを噴出する。
【0080】図に示すように、第1アルミニウム配線層
711の形成までは、前述のフォトセンサアレイと、全
く同じ製造方法で形成できる。第2層間絶縁膜712は
プラズマCVD法で堆積させた。プラズマCVD装置に
関しては、ガラス基板用の市販のものが使用できる。
【0081】ヒーター層713は窒化タンタルを使用し
た。堆積方法は反応性スパッタ法を用い、装置は、市販
のDCスパッタ装置に窒素ラインを増設し、特殊なもの
は使用しなかった。スパッタ条件は窒素分圧26%、ア
ルゴン分圧74%、全圧1pa、基板温度150℃、D
Cパワー1.5kwである。第2アルミニウムは、第1
アルミニウム同様、通常のスパッタ法で堆積させた。
【0082】この結果、21cmの単一チップでインク
ジェットヘッドが構成できるようになり、A4サイズの
用紙が従来の5倍以上の速度で印画できるようになっ
た。
【0083】
【発明の効果】(効果A)以上説明したように、本発明
によれば、ショットキーダイオード部の半導体層との接
触金属にはアルミニウム等のショットキー特性を持つ金
属層を形成し、エミッタ及びコレクタ部の半導体層との
接触金属にはバリアメタルが配置されるような構造のシ
ョットキーTTLにより、微細化によるエミッタ−ベー
ス間のショートや、コンタクト抵抗の増大をバリアメタ
ルにより防止して良好なバイポーラトランジスタ特性を
保つとともに、ショットキー特性も良好な半導体装置を
実現することができる。
【0084】更に、本発明によれば、水素終端した半導
体表面にのみ選択的にアルミニウムを堆積させることに
よって、金属配線層のフォトリソパターニング1回で作
製することが可能となり、金属配線層の工程数の増加を
抑制しつつ、優れた特性のショットキーTTLを作製す
ることができる。
【0085】(効果B)また、以上説明したように、円
柱状の単結晶シリコンインゴットを円柱の軸方向に切断
し、長手方向で21cm以上の長方形形状に基板を切り
出し、複数の能動素子を形成することにより、公知のシ
リコン半導体製造技術、及び若干の改造を施した製造装
置によって、少なくともA4サイズの用紙を、縮少光学
系無しに一括読み取りできる長尺、単一チップのフォト
センサアレイを得ることができる。
【0086】また、同様に、少なくともA4サイズの用
紙を、固定ヘッドで、一括印画できるような、長尺単一
チップの発泡形のインクジェットヘッドを構成すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の特徴を最もよく表わす実施例の断面図
【図2】本発明による一実施例の製作工程断面図
【図3】本発明による他の実施例の製作工程断面図
【図4】従来型ショットキーTTLの構造断面図及び等
価回路図
【図5】本発明の特徴を最もよく表わすシリコンインゴ
ットからの基板切り出しを示す斜視図
【図6】インゴット断面における基板切り出しを示す図
【図7】実施例のフォトセンサ ユニット セルの短辺
方向の断面構造図
【図8】熱処理炉へのロードを示す模式図
【図9】発泡型インクジェット基板の短辺方向の断面構
造図である。
【符号の説明】
101,201,301 シリコン半導体基体 102,202,302 コレクタ領域 103,203,303 ベース領域 104,204,304 エミッタ領域 105,205,305 ショットキーダイオードを
構成する金属電極部 106,206,306 エミッタ電極 107,207,307 コレクタ電極 108,308 ベース電極 309 層間絶縁膜 310 エネルギー線 111,311 バリアメタル層 312 アルミニウム層 500 シリコンインゴット 501 基板 701 シリコンP型基板 702 n型埋込み層 703 シリコンn型エピタキシャル層 704 深いn型拡散層 705 ベース領域になるP型拡散層 706 エミッタ領域になるn型拡散層 707 P型拡散層 708 多結晶シリコンからなるゲート電極 709 二酸化ケイ素からなるフィールド酸化膜 710 層間絶縁膜 711 アルミニウム配線 712 層間絶縁膜 713 窒化タンタルからなるヒータ材 714 アルミニウム配線である 800 反応管 801 石英ボート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 31/108 8422−4M H01L 31/10 C

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ショットキーダイオードとショットキー
    ダイオード以外の能動素子を同一基体上に混成する集積
    回路素子において、 前記ショットキーダイオード部分のコンタクトホールの
    半導体層との接触金属層がショットキー特性を有する金
    属で構成されており、 前記ショットキーダイオード以外のコンタクトホールの
    半導体層との接触金属層がバリアメタルで構成されてい
    ることを特徴とする半導体装置。
  2. 【請求項2】 前記ショットキー特性を有する金属がア
    ルミニウムであることを特徴とする請求項1に記載の半
    導体装置。
  3. 【請求項3】 前記ショットキーダイオード以外のコン
    タクトホールがバイポーラトランジスタのエミッタ、及
    びコレクタのコンタクトホールであり、前記ショットキ
    ーダイオードのコンタクトホールが前記バイポーラトラ
    ンジスタのベースのコンタクトホールであることを特徴
    とする請求項1に記載の半導体装置。
  4. 【請求項4】 ショットキーダイオードとショットキー
    ダイオード以外の能動素子を同一基体上に混成し、前記
    ショットキーダイオード部分のコンタクトホールの半導
    体層との接触金属層がアルミニウムで構成されており、
    かつ前記ショットキーダイオード以外のコンタクトホー
    ルの半導体層との接触金属層が、バリアメタルで構成さ
    れている半導体装置の製造方法において、 全ての前記コンタクトホール形成後、該コンタクトホー
    ルに露出した半導体層表面を水素終端させる工程と、 前記ショットキーダイオード部以外のコンタクトホール
    にのみ、電子ビーム、イオンビーム、紫外線のいずれか
    のエネルギー線を照射して、該コンタクトホールに露出
    した半導体層表面の前記水素終端を解離させ、酸素終端
    させる工程と、 前記工程の後、前記水素終端されたコンタクトホールに
    のみ、アルミニウムを選択的に堆積するアルミニウムの
    選択的気相化学成長工程と、 前記工程の後、前記バリアメタルを堆積する工程と、を
    含むことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記アルミニウムの選択的気相化学成長
    工程の原料ガスとして、ジメチルアルミニウムハイドラ
    イドと水素を用いることを特徴とする請求項4に記載の
    半導体装置の製造方法。
  6. 【請求項6】 ショットキーダイオードとショットキー
    ダイオード以外の能動素子を同一基体上に混成し、前記
    ショットキーダイオード部分のコンタクトホールの半導
    体層との接触金属層がアルミニウムで構成されており、
    かつ前記ショットキーダイオード以外のコンタクトホー
    ルの半導体層との接触金属層が、バリアメタルで構成さ
    れている半導体装置の製造方法において、 前記ショットキーダイオード部分のコンタクトホールを
    形成する工程と、 前記ショットキーダイオード部分のコンタクトホールの
    半導体層との接触金属層として、アルミニウムを堆積す
    る工程と、 前記工程の後、前記ショットキーダイオード以外の部分
    のコンタクトホールを形成する工程と、 前記ショットキーダイオード以外の部分のコンタクトホ
    ールの半導体層との接触金属層として、バリアメタルを
    堆積する工程と、を含むことを特徴とする半導体装置の
    製造方法。
  7. 【請求項7】 円柱状の単結晶シリコンインゴットを、
    該円柱の軸方向に切断して切り出した長手方向が21c
    m以上の長方形基体に、1個以上の半導体素子を形成し
    たことを特徴とする半導体装置。
  8. 【請求項8】 前記21cm以上の長方形基体に、複数
    の半導体フォトセンサを形成したことを特徴とする請求
    項7に記載の半導体装置。
  9. 【請求項9】 前記21cm以上の長方形基体に、イン
    クジェット機構の発泡手段となる複数のヒータボード部
    と、その駆動素子を形成したことを特徴とする請求項7
    に記載の半導体装置。
JP4242592A 1992-07-30 1992-08-20 半導体装置及びその製造方法 Pending JPH0669428A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4242592A JPH0669428A (ja) 1992-08-20 1992-08-20 半導体装置及びその製造方法
US08/327,799 US5580808A (en) 1992-07-30 1994-10-24 Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
US08/425,081 US5527730A (en) 1992-07-30 1995-04-19 Method of forming a capacitor having contact hole treated with hydrogen atoms and energy beam
US08/435,834 US5569614A (en) 1992-07-30 1995-05-05 Method of forming metal pattern including a schottky diode
US08/814,016 US5963812A (en) 1992-07-30 1997-03-10 Manufacturing method of a semiconductor apparatus having an electron donative surface in a side wall portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4242592A JPH0669428A (ja) 1992-08-20 1992-08-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0669428A true JPH0669428A (ja) 1994-03-11

Family

ID=17091347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4242592A Pending JPH0669428A (ja) 1992-07-30 1992-08-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0669428A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08207291A (ja) * 1994-07-14 1996-08-13 Hitachi Koki Co Ltd インク噴射記録ヘッドの製造方法および記録装置
US5789311A (en) * 1994-09-26 1998-08-04 Fuji Electric Co., Ltd. Manufacturing method of SiC Schottky diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08207291A (ja) * 1994-07-14 1996-08-13 Hitachi Koki Co Ltd インク噴射記録ヘッドの製造方法および記録装置
US5789311A (en) * 1994-09-26 1998-08-04 Fuji Electric Co., Ltd. Manufacturing method of SiC Schottky diode

Similar Documents

Publication Publication Date Title
US5569614A (en) Method of forming metal pattern including a schottky diode
JP2895166B2 (ja) 半導体装置の製造方法
US6245661B1 (en) Method of producing a wiring for a semiconductor circuit
EP0043942B1 (en) Method for forming integrated circuits having a pattern of narrow dimensioned dielectric regions
US5904564A (en) Method for fabricating MOSFET having cobalt silicide film
EP0460861A2 (en) Device separation structure and semiconductor device improved in wiring structure
US5783365A (en) Manufacturing method of semiconductor device
JP3485959B2 (ja) 薄膜トランジスタの製造方法
Blonder et al. Laser projection patterned aluminum metallization for integrated circuit applications
EP0260955B1 (en) Photoelectric converter
US7052944B2 (en) Thin-film transistor and method of manufacture thereof
US7253036B2 (en) Method of forming gate insulation film using plasma method of fabricating poly-silicon thin film transistor using the same
JPH0669428A (ja) 半導体装置及びその製造方法
US5362658A (en) Method for producing semiconductor device
US20020055211A1 (en) Bottom gate thin film transistor, method of producing the transistor, and display device
KR20000004349A (ko) 반도체 소자의 제조방법
JP2895167B2 (ja) 半導体装置およびその製造方法
JP2718450B2 (ja) 半導体装置の製造方法
JPH053319A (ja) 薄膜半導体装置及びその製造方法
JP3349644B2 (ja) 化合物半導体装置、及びその製造方法
JP3228794B2 (ja) 半導体装置の製造方法
JP3069866B2 (ja) 半導体装置の製造方法
JPH0872246A (ja) 記録ヘッド用基体及びその製造方法
JPH0923016A (ja) 複合ダイオードの製造方法
JPH0594986A (ja) 半導体装置の製造方法