JPH0667196B2

JPH0667196B2 - 整流装置

Info

Publication number: JPH0667196B2
Application number: JP57173647A
Authority: JP
Inventors: 亮治斉藤; 義雄鈴木; 一宏妹尾
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 1982-10-01
Filing date: 1982-10-01
Publication date: 1994-08-24
Anticipated expiration: 2009-08-24
Also published as: JPS5963977A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は多相交流入力の周期よりも充分に短い周期毎に
多相交流の瞬時電圧値の２乗に比例する値と制御量との
所定の関係に依存するエネルギを出力に得るＡＣ−ＤＣ
変換に関する。

〔従来の技術〕

多相交流入力、例えば商用の３相交流入力から所望の値
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第１図に示す様なものがあ
る。この従来の整流装置は各３相交流入力端子に直列に
接続されたインダクタＬ_ｕ、Ｌ_ｖ、Ｌ_ｗ、６個の整流器
Ｄ_１〜Ｄ_６からなり、３相交流入力を全波整流する３相
全波整流回路Rec1、この３相全波整流回路の出力を平滑
する平滑回路を構成するインダクタＬ_１とコンデンサＣ
_１、トランスＴの１次巻線Ｎ_１を介して互いに直列接続
されたスイッチングトランジスタＱ_１、Ｑ_１′これらス
イッチングトランジスタのオフ期間に導通してトランス
におけるエネルギをコンデンサＣ_１に流すダイオードＤ
_７とＤ_８、トランスＴの２次巻線Ｎ_２の電圧を整流する
整流器Ｄ_９、フライホイールダイオードＤ₁₀、出力フイ
ルタ回路を構成するインダクタＬ_２とコンデンサＣ_２、
出力端子Ｏ、Ｏ′及び出力端子Ｏ、Ｏ′間の直流出力電
圧を一定にする様にスイッチングトランジスタＱ_１、Ｑ
_１′をパルス幅制御する制御回路Ｃ_onからなつている。

〔発明が解決しようとする課題〕

斯かる従来の整流装置で３相交流入力を３相全波整流回
路Rec1で整流した後にインダクタL₁とコンデンサＣ_１と
からなる平滑回路でもつて平滑された直流にしているの
で、最も電圧の高い相のダイオードを介して各相をパル
ス状電流が通流するために高調波成分を多く含んでい
る。整流回路Rec1に設けたインダクタＬ_ｕ、Ｌ_ｖ、Ｌ_ｗ
をもつてしても少くとも低次の高調波成分は除去出来な
い。この高調波成分は通信回路に誘導障害を与えてこれ
を誤動作させる大きな原因となるばかりでなく、同じ給
電線に接続された周辺機器にも悪影響を与えたり、多相
交流の給電線の電力損失の増大及び発電機との組合せで
は発電機の電力損失の増加などによる容量の増大を招来
する。また大きい値の平滑用インダクタＬ１とコンデン
サＣ１が必要であるという欠点がある。

〔課題を解決するための手段〕

本発明はこの様な従来の欠点を除去するものであつて、
対称の多相交流及び２相３線式の入力側とその一定負荷
を有するＤＣ出力側においてはエネルギの流れの瞬時値
が一定になるという知見に基づき、多相交流入力電流が
正弦波状の波形で流れる様に各スイッチング素子の導通
期間を特定の方法で制御することにより、多相交流入力
電流の高調波成分を低減し、且つリツプル分の小さい一
定の直流出力を得ることが出来ることを特徴としてい
る。

対称負荷を有する対称ｎ相交流装置（ｎ≧３）において
は、入力側の瞬時電圧V_jは、で表わされる。但しｊ＝１、２、３、……ｎ、 V_mは入力電圧V_jの実効値である。

ここで各相間に接続される負荷が夫々抵抗値Ｒを有する
抵抗負荷の場合には、入力部に供給される瞬時電力P
_iは、になり、はn/2になるので、結局入力部の瞬時電力P_iは、 P_i＝ｎ・^Vm²/_R…………………(3) になる。

この(3)式は対称ｎ相交流装置において流れるエネルギ
が一定であることを示す。従つてこのことから交流入力
に対する負荷が線形になるようにしながら直流出力側に
一定のエネルギを得る様に制御すれば、入力側には正弦
波状の多相交流入力電流が流れるので十分に高調波成分
を低減できる。

また直流出力側に一定のエネルギを取り出すには、上記
(2)式から多相交流入力の各時点における各相の瞬時電
圧値の２乗に比例するエネルギを取り出せば良いことが
分る。

この瞬時電圧値をより精密に得るためには変換周波数を
多相交流入力の周波数と比較して，可能な限り高い値に
選ぶことが望ましい。

本発明は以上述べた様な知見に基づく具体的なＡＣ−Ｄ
Ｃ変換を提供するものである。

〔実施例〕

以下図面により本発明に係るＡＣ−ＤＣ変換の各実施例
について詳述する。

先ず第２図乃至第５図により本発明の一実施例を説明す
る。

第２図に示す整流装置の主回路は３相交流入力の各相
Ｕ、Ｖ、Ｗの各ラインに直列接続されたインダクタ
Ｌ_ｕ、Ｌ_ｖ、Ｌ_ｗ、相間に接続されたコンデンサＣ_ｕ、
Ｃ_ｖ、Ｃ_ｗ、単相全波整流器ＤとコンデンサＣ_１′とよ
りなる同一構成の整流回路Rec1、Rec2、Rec3、同時にスイ
ッチング動作を行う一対のスイッチングトランジスタＱ
_１とＱ_１′、１次巻線Ｎ_１と２次巻線Ｎ_２とを有する変
圧器Ｔ及びスイッチングトランジスタＱ_１とＱ_１′のオ
フ時に導通して変圧器Ｔに蓄えられた励磁エネルギなど
をコンデンサＣ_１′に帰還するためのダイオードＤ_７と
Ｄ_８からなる同一構成の変換部Ｇ１、Ｇ２，Ｇ３、各変
換部の出力を並列に組合せる様に接続された整流器
Ｄ_９、Ｄ_９′、Ｄ_９″、フライホイーリング用ダイオー
ドD₁₀、平滑回路を構成するインダクタＬ_２、Ｌ_２′と
コンデンサＣ_２、Ｃ_２′及びコンデンサＣ_３からなり、
その出力端には負荷Ｆが接続されている。

この実施例における整流装置は各相間電圧を整流する整
流回路と変換部との間に入力周波数用の平滑回路を設け
る必要がなく、出力回路には一組の平滑回路もしくは出
力整流回路のアーム数の平滑インダクタを有する平滑回
路で済むことを構成上の特徴としており，後述する全く
新規な制御方法によつて各スイッチングトランジスタＱ
_１とＱ_１′をスイッチング動作させて整流された正弦波
状の電圧を開閉することにより入力電流の高調波成分を
大幅に低減すると共に、リツプル分の極めて低い安定化
した直流出力を得るものである。

第３図はこの制御方法を行う制御回路のブロック構成の
一例を示し、第４図は各部の動作のタイミングを示す信
号を表示しており、第５図(A)、(B)は夫々変換部の入、
出力波形を説明するための図である。第３図において、
基準信号発振器１は多相交流入力の周波数よりも充分に
高い周波数、例えば２０KHzの基準パルス信号を生ず
る。この基準パルス信号は第４図において時刻ｔ_１で発
生される信号ａで示される。この信号ａの立上りでリセ
ットパルス形成回路２は所定パルス幅、例えば１μ秒の
パルス幅のリセットパルスを生ずる。このリセットパル
スはＯＲ回路５を介してリセット用FET6のゲートに印加
され、このFET6をそのパルス幅だけターンオンさせてキ
ヤパシタ７の電荷をほぼ零まで放電させる。遅延回路３
はリセットパルスの立下がりからスイッチングトランジ
スタＱ_１、Ｑ_１′のキヤリア蓄積時間にほぼ等しい時間
だけ遅れた時刻、つまり信号ａから時間τだけ遅延した
時刻ｔ_２にオン信号ｂを駆動ラッチ回路４に与える。こ
れに伴い駆動ラッチ回路４は第１の変換部Ｇ１のスイッ
チングトランジスタＱ_１、Ｑ_１′のベースに駆動信号Ｓ
_１を与えて、信号ｄで示す様にターンオンさせる。

FET6に並列に接続されたキヤパシタ７は誤差増幅器８か
らの誤差信号によつて定電流値が制御される可制御定電
流源９からの定電流により充電される。誤差増幅器８が
出力する誤差信号は整流装置における直流出力電圧に比
例する検出信号Ｓ_ｄと基準値との間の差に依存する。従
つてキヤパシタ７の充電々圧は基準信号ａに基づくリセ
ットパルスにより一旦ほぼ零値まで降下した後、制御
量、この実施例では出力電圧検出信号Ｓ_ｄと基準値との
差の大きさに比例する上昇率をもつて上昇する。キヤパ
シタ７の充電々圧は各比較器１０、１０′、１０″の正
端子に印加される。これら比較器の負端子には夫々全波
整流器１１、１１′、１１″の直流側端子と抵抗１２、
１２′、１２″が夫々接続され、全波整流器１１の交流
側端子１３、１４間には３相交流入力のＵ−Ｖ相間電圧
に比例する電圧が、全波整流器１１′の交流側端子１
３′、１４′間にはＶ−Ｗ相間電圧に比例する電圧が、
また全波整流器１１″の交流側端子１３″、１４″間に
はＷ−Ｕ相間電圧に比例する電圧が夫々印加されている
ので、比較器１０の負端子にはＵ−Ｗ相間の交流電圧を
全波整流した正弦波形状の電圧が現出し、同様に比較器
１０′、１０″の夫々の負端子にはＶ−Ｗ相間の交流電
圧、Ｗ−Ｕ相間の交流電圧を夫々整流した正弦波形状の
電圧が印加される。夫々の比較器１０、１０′、１０″
は正、負端子に印加される前述の様な電圧を比較し、正
端子の電圧が負端子の電圧に等しくなつたときオフ信号
を出力する。比較器１０のオフ信号ｃは時刻ｔ_３で駆動
ラッチ回路４に入力され、れに伴い駆動ラッチ回路４は
変換部Ｇ１におけるスイッチングトランジスタＱ_１、Ｑ
_１′に対するベース駆動信号Ｓ_１の供給を停止する。従
つてトランジスタＱ_１、Ｑ_１′は第４図において信号ｄ
で示す様に蓄積時間の経過した後の時刻t₄でターンオフ
する。

次に比較器１０からの出力信号ｃは回路２と同一構成の
リセットパルス形成回路２′に入力される。これに伴い
回路２′は回路２が生ずるリセットパルスと同様なリセ
ットパルスをＯＲ回路５を介してFET6のゲートに与え、
これをターンオンしてキヤパシタ７の電荷を放電させ
る。また回路３と同一構成の遅延回路３′はリセットパ
ルスを受けて信号ｃよりキヤリア蓄積時間にほぼ等しい
時間τだけ遅延した時刻ｔ_５にオン信号ｅを駆動ラッチ
回路４′に与える。これに伴い回路４′は変換部Ｇ２の
スイッチングトランジスタに駆動信号Ｓ_２を与えてこれ
をターンオンさせる（信号ｇ）。再びキヤパシタ７は変
換部Ｇ２のオン動作期間における出力電圧検出信号Ｓ_ｄ
の大きさに依存する定電流により充電される。この充電
々圧は比較器１０′によつて前述と同様にＶ−Ｗ相間電
圧に比例する電圧を全波整流し正弦波形状の電圧と比較
され、双方の電圧が等しくなつた時点ｔ_６で信号ｆを駆
動ラッチ回路４′に与えると共にリセットパルス形成回
路２″に与える。駆動ラッチ回路４′は信号ｆを受ける
と直ちにベース駆動信号Ｓ_２の送出を停止し、これに伴
い変換部Ｇ２はそのスイッチングトランジスタの蓄積時
間経過後の時刻ｔ_７でターンオフする。

次にリセットパルス形成回路２″は比較回路１０′から
信号ｆを受けてリセットパルスをＯＲ回路５を介してFE
T6のゲートに与え、これをターンオンさせてキヤパシタ
７の電荷を瞬時に放電させる。第３の遅延回路３″は回
路２″からのリセットパルスを受けて、信号ｆから時間
τだけ遅延された時刻ｔ_８にオン信号ｈを駆動ラッチ回
路４″に与える。これに伴い該回路４″は駆動信号Ｓ_３
を変換部Ｇ３のスイッチングトランジスタに印加してこ
れをターンオンさせる（信号ｊ）。キヤパシタ７はFET6
のオンにより一且放電され、再び出力電圧検出信号Ｓ_ｄ
に比例する定電流で充電される。キヤパシタ７の充電々
圧は比較器１０″により３相交流入力のＷ−Ｕ相間電圧
に比例する電圧を全波整流した正弦波形状電圧と比較さ
れ、比較器１０″はこれら双方の電圧が等しくなつた時
点ｔ_９でオフ信号ｉを駆動ラッチ回路４″に与える。こ
れに伴い回路４″は駆動信号Ｓ_３の供給を停止し、変換
部Ｇ３はそのスイッチングトランジスタの蓄積時間の経
過後ターンオフする（信号ｊ）。整流器９、９′、９″
のいずれもが非導通の区間ではインダクタL₂に蓄えられ
たエネルギがダイオードD₁₀を介して通流する。この様
に各部が動作して１周期Ｔが終了する。尚、第３図にお
いて１５は各全波整流器１１、１１′、１１″の順方向
ドロップによる悪影響を打消すための補償用ダイオード
である。以上の動作説明を要約すれば、各変換部におけ
るスイッチングトランジスタは時分割、つまり多相交流
入力電圧の１周期よりも充分に小さい各周期内で順次ス
イッチング動作し、しかもオンしているスイッチングト
ランジスタのターンオフに伴い次のスイッチングトラン
ジスタがオンする様になつており、更に各変換部におけ
るスイッチングトランジスタは出力電圧検出信号と各相
間電圧に比例する正弦波状電圧との積に比例するパルス
幅で制御され、且つ各スイッチング素子は各相間電圧の
整流された正弦波状電圧を開閉している。従つて各変換
部のスイッチングトランジスタは、多相交流の周期より
も充分に短い周期毎に多相交流の各相より出力側に取り
出されるエネルギが多相交流の瞬時電圧値の２乗に比例
する値（Ｋsin²θt：Ｋは定数）と制御量との積に比例
する様に、スイッチング制御されるのが分る。

更にこの制御方法を分り易くするために第５図によつて
Ｕ相を中心にした１８０°区間における変換部の３相交
流入力波形と出力側波形を説明する。第５図(A)におい
てＶ_１はＵ−Ｖ相間電圧波形、Ｖ_２はＶ−Ｗ相間電圧波
形、Ｖ_３はＷ−Ｕ相間電圧波形を示し、同図(B)におい
てＵ_１、Ｕ_２、Ｕ_３は３相交流入力波形の３０°間隔に
相当する時刻t₀〜t₅から始まる夫々の周期における整流
器D₉、D₉′、D₉″の出力波形を拡大して夫々示してい
る。各変換部Ｇ１〜Ｇ３は、例えば２０KHzの変換周波
数で動作し、各変換部Ｇ１〜Ｇ３が３相交流入力の対応
する相間電圧を２０KHzの変換周波数で開閉する。第５
図において鎖線で示す様に、Ｕ−Ｖ相間電圧Ｖ_１が零値
である時刻ｔ_０から始まる１周期における各出力電圧波
形は、前記実施例で詳述した様に出力電圧検出信号Ｓ_ｄ
に依存するキヤパシタ７の充電々圧と相当する各相間電
圧の瞬時値との比較によつて決定されるパルス幅で各変
換部Ｇ１〜Ｇ３のスイッチングトランジスタが制御さ
れ、且つこれらスイッチングトランジスタが相当する各
相間電圧を全波整流した正弦波状電圧を開閉することを
考え併せれば、時刻ｔ_０における入力Ｖ_１に対応する出
力Ｕ_１はパルス幅及び振幅ともに非常に小さく、入力Ｖ
_２に対応する出力Ｕ_２及び入力V₃に対応する出力Ｕ_３は
双方共にほぼ等しく、かつ出力Ｕ_１に比べてパルス幅と
振幅の双方とも充分に大きくなることが容易に理解され
る。

次に図示の関係上、相交流入力のＵ相の３０°に相当す
る時刻ｔ_１（勿論時刻ｔ_０〜ｔ_１の間でも２０KHzの変
換周波数で各変換部は動作している）で始まる周期につ
いて説明すると、出力Ｕ_１は入力Ｖ_１が正弦波形で上昇
するに伴いパルス幅及び振幅ともに増大し、出力Ｕ_２は
入力Ｖ_２が最大振幅になるに伴いそのパルス幅及び振幅
ともに最大になる。また出力Ｕ_３は時刻ｔ_１で入力Ｖ_３
がＶ_１にほぼ等しくなるに伴い、パルス幅及び振幅とも
に出力Ｕ_１にほぼ等しくなる。以下時刻ｔ_２、ｔ_３……
ｔ_５から始まる各周期についても同様に説明される。

つまりこの実施例では多相交流入力の周波数を５０Hzと
すると，その各周期を２０ＫHzの変換周波数で４００等
分し，この４００等分した各変換周期において変換部Ｇ
１〜Ｇ３を前述の通りの制御方法で時分割制御してい
る。４００等分された各変換周期における出力電圧U1〜
U3の総和は出力電圧検出信号Ｖ_ｄと基準値との差である
誤差信号に対応して制御されるので，この検出信号Vdが
一定であれば，上記式(3)より各周期における出力電圧U
1〜U3の総和が互いにすべて等しくなることが分かる。
その様子は第５図(B)において，出力電圧U1,U2,U3を時
間の経過にそって一列に並べて変換周波数を充分高くし
て考えてみれば，その包絡線は限りなく直流に近づくこ
とで分かる。

従つて前述の(3)式より入力側の瞬時電力Ｐ_ｉは一定で
あるので、出力側に得られる瞬時電力が一定となり、前
述のパルス幅制御が入力周波数に対して十分に高い変換
周波数であれば、当然に入力側では高周波成分を除くだ
けで正弦波形状の電流が流れる。この実施例でも多相交
流入力の周波数よりも充分に高い２０KHzの変換周波数
による各周期の出力U₁〜U₃の総和がほぼ一定なので、リ
ツプルの小さい直流出力電圧を得ることが出来、入力側
には高調波成分の極めて少ない正弦波形状の電流が流れ
ることが容易に理解できる。

またこのＡＣ−ＤＣ変換によれば、前述からも分る様に
変換部Ｇ１のスイッチングトランジスタのオフに伴い変
換部Ｇ２のスイッチングトランジスタがターンオンし、
そのターンオフに伴い変換部Ｇ３のスイッチングトラン
ジスタがターンオンする様に制御し得るので、オン−オ
フ型のコンバータを利用して出力側を並列接続でき、か
つ低電圧大電流において高周波化し易く、しかも実施例
に用いたコンバータの最大デユーテイである１／２まで
利用率を高めることが出来る。この様な追従制御を可能
とするためには、各変換部におけるスイッチングトラン
ジスタのキヤリア蓄積時間の影響を除くためにほぼ等し
い時間だけ遅延してオン信号が与えられる様にすると共
に、パルス幅における入力電圧との比例精度を向上させ
るため、コンデンサ７の充電はこの遅延時間が始まる前
より行われ始めることが望ましい。

次に斯かるＡＣ−ＤＣ変換により得られた具体的な特性
例を述べる。但し高調波は２次から４５次までの範囲で
ある。

入力が３相交流（５０Hz）の２００Ｖ、出力がＤＣ４８
Ｖ、３０Ａの場合：入力電圧の高調波分−Ｕ−Ｖ：1.67％、Ｖ−Ｗ：１．４１％、Ｗ−Ｕ：２．２２
％、入力電流の高調波分−Ｕ:5.02%、V:4.07%、Ｗ：４．７５％力率−0.982、効率−88.3% となる。

第６図は本発明の他の一実施例を説明するための整流装
置を示し、整流器Ｄ９，Ｄ９′，及びＤ９″の各出力は
ダイオードD11,D11′及びD11″等を介して直列接続され
る。そして平滑用インダクタＬ２と平滑用コンデンサＣ
２によって平滑されて負荷Ｆに直流出力が与えられる。
この整流装置の制御方法としては２通りあつて、第１の
制御方法は前記実施例の方法と全く同じであり、第２の
制御方法は出力が直列になつているため時分割せずに変
換部Ｇ１〜Ｇ３のすべてのスイッチング素子を同時にタ
ーンオンまたは導通期間の一部が重なる様に動作させて
夫々パルス幅制御することが可能である。この第２の制
御方法においても本発明の基本的な技術思想をなす点、
つまりスイッチング素子を３相交流入力の周波数よりも
充分に高い変換周波数でスイッチングさせること、及び
この変換周波数による周期毎に、３相交流入力の各相よ
り出力側に取り出される電力を３相交流の瞬時的な電圧
の値の２乗に比例する値と制御量との積に比例させると
共に多相交流の各相から取り出す電力の総和を制御量に
比例する様に制御することは前記実施例と全く同じであ
る。

従つてこの第２の制御方法を第５図をも用いて簡単に説
明すると、変換部Ｇ１、Ｇ２、Ｇ３の各スイッチング素
子は予め決められた周波数による各時刻で同時にターン
オンし、出力電圧検出信号Ｓ_ｄと多相交流入力の瞬時値
との積に比例する夫々のパルス幅でもつて制御される。
よつて各周期における各相の出力Ｕ_１、Ｕ_２、Ｕ_３は各
周期の始めの時刻における相当する入力相Ｖ_１、Ｖ_２、
Ｖ_３の振幅と、その周期の出力電圧検出信号Ｓ_ｄと基準
電圧との差と多相交流入力の瞬時値との積に比例する値
とにより決定される。この制御方法では出力側の整流器
Ｄ_９、Ｄ_９′、Ｄ_９″の出力Ｕ_１、Ｕ_２、Ｕ_３が重畳さ
れる。

次に第７図は変換部Ｇ１〜Ｇ３がスイッチング素子によ
りブリッジ構成され、セツタタツプの両波整流回路が直
列接続されている場合を示す。ダイオードＤ９，Ｄ12か
らなる整流回路と，ダイオードＤ９′，Ｄ12′からなる
整流回路と，ダイオードＤ９″，Ｄ12″からなる整流回
路とが直列接続されて，この脈流の段階で既に入力の多
相交流の周波数成分のリプルは互いに打ち消される。そ
の後平滑用インダクタＬ２と平滑用コンデンサＣ２によ
って変換部のスイッチング周波数のリプルが平滑されて
負荷Ｆに直流出力が与えられる。

この整流装置においても基本的な制御方法は前に述べた
実施例の方法と全く同じであるので詳述しない。

次に第８図に示す整流装置は出力側の整流回路を全波整
流ブリツジＤ９、Ｄ９′、Ｄ９″とし、夫々の一方の整
流アームｄ１、ｄ１′、ｄ１″を並列接続して第１のイ
ンダクタＬ２に直列し、他方の整流アームｄ２、ｄ
２′、ｄ２″を並列接続して別の第２のインダクタＬ
２′に直列している。すなわち二つの整流アーム毎に平
滑インダクタが備えられていて、この平滑インダクタに
接続される脈流の段階で、整流アーム毎に入力の多相交
流の周波数成分のリプルは互いに打ち消される。その後
平滑用インダクタＬ２とＬ２′を経て，平滑用コンデン
サＣ２の両端に変換部のスイッチング周波数のリプルが
平滑されて負荷Ｆに直流出力が与えられる。この装置の
基本的な制御方法も最初の実施例と同じであるが、各変
換部が１個のインダクタＬ_２又はＬ_２′に供給する電圧
の波形の最大デューテイは１に制限されるから、正、負
のサイクルに分けて各変換部の出力電圧波形の最大デュ
ーテイの１／２まで利用できるよう、別々のインダクタ
L₂、L₂′から電流を取り出す様にしたことを特徴とし、
スイッチング素子の利用率を向上させることが出来る。

尚、制御の簡単な例について述べて来たが、第６図及び
第７図に示した整流装置の様に変圧器の２次側を直列接
続した場合、各変換部のスイッチング素子のパルス幅制
御をパルス幅の中央を基準にその前後でパルス幅を制御
することにより、また第２図及び第８図に示した整流装
置の様に出力側を並列接続した場合に駆動信号のパルス
幅の大きい、或いは小さい順にスイッチング素子をター
ンオンさせれば、制御の対称性が良くなり、力率の向上
と入力電流における高調波の低減を行うことができ、大
幅に特性を改善できる。

更にまた以上述べた実施例では固定された周期で発生さ
れる基準信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといつた様
に順次各変換部がスイッチング動作を行つたが、入力電
流の波形の歪みを更に低減するために、各相の入力電圧
を検出して検出電圧の大きい相或いは小さい相の順序で
変換部をスイッチング動作させることも可能である。

以上の説明では比較器の一方の入力端子に印加する基準
正弦波形として入力電圧を用いたが、この代りにＰＬＬ
回路などを利用して入力周波数に同期した正弦波信号を
発生する正弦波発生器を使用することも出来る。

また実際の装置ではスイッチング素子を介して入力から
出力に通流する電流は各変換部内の漏洩インダクタンス
及び出力側インダクタの値によつて変換周期内で変動す
る。この影響を低減するための制御方法としては、スイ
ッチング素子を通流する電流を積分した値が相当する相
の入力電圧の瞬時値の絶対値に比例する様に制御る方法
がある。しかし前記積分値はパルス幅と電流値とに依存
するためにその値が大幅に変動し、制御が困難になる場
合がある。この場合には入力からスイッチング素子を介
して通流する電流と制御量との積分に相当する値を積分
することにより前記積分値の変動を充分に小さく出来る
ので制御が容易になる。この場合における制御量はその
逆数が出力電力に比例する値となり、前述の場合の制御
量と逆になる。

〔発明の効果〕

以上述べた様に本発明によれば、スイッチング素子を多
相交流の周波数よりかなり高い変換周波数でスイッチン
グさせ、その変換周波数による周期毎に各相より出力側
に取り出すエネルギが多相交流の２乗と制御量との積に
比例すると共に、各相から取り出すエネルギの総和が前
記制御量に比例する様に制御しているので、高調波成分
の非常に小さい入力電流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防ぐこと
が出来、また高調波リップルの小さい一定の出力電圧を
得ることが出来る。更にこの発明によれば、入力側の整
流回路と変換部との間に平滑回路を設ける必要がなく，
出力回路には一組の平滑回路もしくは出力整流回路のア
ーム数の平滑インダクタを有する平滑回路で済み，その
上平滑回路は変換部の高い周波数に対して有効であれば
よいので，その定数は小さくて済み，装置を小型軽量化
できる。また，各相の変換器の合成は直列接続でも並列
接続でも自由に選ぶことができる効果も有する。

尚、スイッチング素子としてトランジスタの他にサイリ
スタなどを用いることが出来るのは当然であり、以上の
実施例では対称３相交流入力について述べたが、他の多
相入力又は２相３線式でも同様であり、入力波形が多少
変形している場合でも帰還ループでもつて入力における
エネルギの流れを一定に制御することにより出力におけ
るリップルの低減を行える。

【図面の簡単な説明】

第１図は従来の整流装置を説明するための図、第２図は
本発明の整流装置の一例を示す図、第３図はその制御回
路のブロツク構成を示す図、第４図は各部の動作のタイ
ミングを示す信号を表わした図、第５図は入、出力側の
波形を説明するための図、第６図乃至第８図は夫々本発
明に係る整流装置の異なる例を示す図である。 Rec1〜Rec3…整流回路Ｇ１〜Ｇ３…変換部Ｆ…負荷 C_on…制御回路１…基準信号発生器２、２′、２″…リセットパルス形成回路３、３′、２″…遅延回路４、４′、４″…駆動ラッチ回路５…ＯＲ回路８…誤差増幅器９…可制御定電流源１０、１０′、１０″…比較器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭56−162976（ＪＰ，Ａ) 特開昭58−133169（ＪＰ，Ａ) 特開昭58−133170（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】多相交流入力の各相間電圧を整流する複数
の整流回路，該夫々の整流回路からの整流された正弦波
状電圧を前記多相交流入力の周波数よりも充分に高い変
換周波数で直接スイッチングするスイッチング素子，該
スイッチング素子の夫々に直列接続された各１次巻線と
互いに直列又は並列に接続された複数の２次巻線とを有
する複数の変圧器，前記各２次巻線に現出せる電圧を夫
々整流する整流器，該整流器の合成出力を平滑する平滑
用インダクタと平滑用コンデンサからなる共通の平滑回
路，及び前記合成出力を検出して該検出信号と各相間電
圧に比例する正弦波状電圧との積に比例するパルス幅で
前記スイッチング素子を制御する制御回路とを備えたこ
とを特徴とする整流装置。
【請求項２】多相交流入力の各相間電圧を整流する複数
の整流回路，該夫々の整流回路からの整流された正弦波
状電圧を前記多相交流入力の周波数よりも充分に高い変
換周波数で直接スイッチングするブリッジ接続されたス
イッチング素子，該スイッチング素子を制御する制御回
路，前記スイッチング素子に接続された１次巻線及び２
次巻線を夫々備えた複数の変圧器，該変圧器の２次巻線
間電圧を両波整流する１対の整流アームを備えた両波型
の複数の整流回路とを備え，前記１対の整流アームの夫
々と一方の出力端子間に直列接続された別々の平滑用イ
ンダクタを介して、共通の平滑用コンデンサに合成直流
出力を発生させると共に該合成直流出力を検出して該検
出信号と各相間電圧に比例する正弦波状電圧との積に比
例するパルス幅で制御する前記制御回路に接続すること
を特徴とする整流装置。