JPH0666379B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0666379B2 JPH0666379B2 JP61183622A JP18362286A JPH0666379B2 JP H0666379 B2 JPH0666379 B2 JP H0666379B2 JP 61183622 A JP61183622 A JP 61183622A JP 18362286 A JP18362286 A JP 18362286A JP H0666379 B2 JPH0666379 B2 JP H0666379B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- patterns
- check
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に縮小投影
露光装置を使った半導体装置の製造方法に関する。
露光装置を使った半導体装置の製造方法に関する。
従来、この種の半導体装置は、チップ上のトランジスタ
の電気的特性や積層パターン間の目合せずれ量等を製造
工程管理上モニターするためのチェック用パターンが各
々の目的に合せチップ毎に１個ずつ配置されているのみ
であった。
の電気的特性や積層パターン間の目合せずれ量等を製造
工程管理上モニターするためのチェック用パターンが各
々の目的に合せチップ毎に１個ずつ配置されているのみ
であった。
上述した従来の半導体装置は、チップが大型化したり内
部素子が微細化することにより、チップ内１点のデータ
ではチップ全体を代表できなくなり、目的とする製造工
程管理の精度が低下するという問題を生じていた。特
に、縮小投影露光装置では１回の露光エリア内に投影レ
ンズのディストーションが必ず存在し、パターン寸法や
積層パターン間の目合せずれ量が大きくばらつく結果と
なる。従って、１回の露光エリア内に１個から３個程度
のチップしか含まない大型半導体装置の場合、チップ内
に前記のばらつきが存在し、チップ内１点のデータでは
チップ全体を代表できなくなり、結果として歩留，品質
の低下を招いていた。
部素子が微細化することにより、チップ内１点のデータ
ではチップ全体を代表できなくなり、目的とする製造工
程管理の精度が低下するという問題を生じていた。特
に、縮小投影露光装置では１回の露光エリア内に投影レ
ンズのディストーションが必ず存在し、パターン寸法や
積層パターン間の目合せずれ量が大きくばらつく結果と
なる。従って、１回の露光エリア内に１個から３個程度
のチップしか含まない大型半導体装置の場合、チップ内
に前記のばらつきが存在し、チップ内１点のデータでは
チップ全体を代表できなくなり、結果として歩留，品質
の低下を招いていた。
本発明の目的は、チップの大型化や内部素子の微細化が
進行しても製造工程管理の精度が低下せず、歩留，品質
の低下を招くことがない半導体装置の製造方法を提供す
ることにある。
進行しても製造工程管理の精度が低下せず、歩留，品質
の低下を招くことがない半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、縮小投影露光装置に
よりパターンの露光をおこなう半導体装置の製造方法に
おいて、チップ毎に電気的特性のチェック用パターンを
互いに離れた複数の箇所にそれぞれ配置して、前記複数
個の前記チェック用パターンの電気的特性のばらつきを
測定することにより、前記チップ内の前記露光の分布状
態をモニターすることを特徴とする。
よりパターンの露光をおこなう半導体装置の製造方法に
おいて、チップ毎に電気的特性のチェック用パターンを
互いに離れた複数の箇所にそれぞれ配置して、前記複数
個の前記チェック用パターンの電気的特性のばらつきを
測定することにより、前記チップ内の前記露光の分布状
態をモニターすることを特徴とする。
次に、本発明の実施例におけるチップについて図面を参
照して説明する。
照して説明する。
第１図は本発明の第１の実施例におけるチップを示す上
面図、第２図は本発明の第２の実施例におけるチップを
示す上面図である。
面図、第２図は本発明の第２の実施例におけるチップを
示す上面図である。
第１の実施例は、半導体装置のチップ１の主表面上の４
隅にチェックパターン２，３，４，５を中央にチェック
パターン６をレイアウトした場合である。
隅にチェックパターン２，３，４，５を中央にチェック
パターン６をレイアウトした場合である。
ここで、チップ１を有する半導体装置が縮小投影露光の
１回分の露光エリアで形成される場合、露光エリア内に
はレンズ・ディストーション等により大きいばらつきが
生じるが、種々のパラメータがチップ１内の５個所のチ
ェックパターンから測定できるため、チップ１全体の露
光の分布状態を正確に推定することができ、結果として
条件最適化等の処置により露光歪の影響を小さくするこ
とができる。
１回分の露光エリアで形成される場合、露光エリア内に
はレンズ・ディストーション等により大きいばらつきが
生じるが、種々のパラメータがチップ１内の５個所のチ
ェックパターンから測定できるため、チップ１全体の露
光の分布状態を正確に推定することができ、結果として
条件最適化等の処置により露光歪の影響を小さくするこ
とができる。
第２の実施例は、半導体装置のチップ７の主表面上の両
端にチェックパターン８，９をレイアウトした場合であ
る。
端にチェックパターン８，９をレイアウトした場合であ
る。
この第２の実施例の場合、チップ７が３個縦に並べられ
たパターンで縮小投影露光の１回分の露光エリアを形成
すると、１エリア内に６個所のチェックパターンからデ
ータを取ることができ、第１の実施例の場合と同様にデ
ータの精度が向上する。
たパターンで縮小投影露光の１回分の露光エリアを形成
すると、１エリア内に６個所のチェックパターンからデ
ータを取ることができ、第１の実施例の場合と同様にデ
ータの精度が向上する。
尚、第１及び第２の実施例におけるチェックパターンの
内容には、例えば、トランジスタのしきい電圧チェック
パターン，電流チェックパターン，抵抗チェックパター
ン，等工程パラメータすべてを含む場合と、必要とする
一部のチェックパターンのみを複数配置する場合とがあ
る。即ち複数レイアウトするチェックパターンの内容
は、必要に応じ自由に選択できる。
内容には、例えば、トランジスタのしきい電圧チェック
パターン，電流チェックパターン，抵抗チェックパター
ン，等工程パラメータすべてを含む場合と、必要とする
一部のチェックパターンのみを複数配置する場合とがあ
る。即ち複数レイアウトするチェックパターンの内容
は、必要に応じ自由に選択できる。
又、チップ内１個所で十分なチェックパターンは従来通
り１個所のみに配置し、複数にする必要のあるチェック
パターンのみ複数に配置してもよい。
り１個所のみに配置し、複数にする必要のあるチェック
パターンのみ複数に配置してもよい。
以上説明したように本発明は、チップが大型化し内部素
子が微細化した場合、チップ内に複数のチェックパター
ンを配置することにより、製造工程管理の精度が向上す
ると同時に歩留，品質も向上することができる効果があ
る。
子が微細化した場合、チップ内に複数のチェックパター
ンを配置することにより、製造工程管理の精度が向上す
ると同時に歩留，品質も向上することができる効果があ
る。
第１図は本発明の第１の実施例を示す上面図、第２図は
本発明の第２の実施例を示す上面図である。 １，７……チップ、２，３，４，５，６，８，９……チ
ェックパターン。
本発明の第２の実施例を示す上面図である。 １，７……チップ、２，３，４，５，６，８，９……チ
ェックパターン。
Claims (1)
- 【請求項１】縮小投影露光装置によりパターンの露光を
おこなう半導体装置の製造方法において、チップ毎に電
気的特性のチェック用パターンを互いに離れた複数の箇
所にそれぞれ配置して、前記複数個の前記チェック用パ
ターンの電気的特性のばらつきを測定することにより、
前記チップ内の前記露光の分布状態をモニターすること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183622A JPH0666379B2 (ja) | 1986-08-04 | 1986-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183622A JPH0666379B2 (ja) | 1986-08-04 | 1986-08-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338239A JPS6338239A (ja) | 1988-02-18 |
| JPH0666379B2 true JPH0666379B2 (ja) | 1994-08-24 |
Family
ID=16138993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183622A Expired - Fee Related JPH0666379B2 (ja) | 1986-08-04 | 1986-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666379B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740951A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS61108147A (ja) * | 1984-10-31 | 1986-05-26 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-08-04 JP JP61183622A patent/JPH0666379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6338239A (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773315A (en) | Product wafer yield prediction method employing a unit cell approach | |
| US5847421A (en) | Logic cell having efficient optical proximity effect correction | |
| KR100502797B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JPS6366934A (ja) | チエツクパタ−ンを用いた半導体集積回路装置の製造方法 | |
| JP2005277337A (ja) | 半導体装置及びその製造方法 | |
| KR20000031192A (ko) | 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법 | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| JP2874682B2 (ja) | 半導体装置 | |
| KR20070118030A (ko) | 레티클, 반도체 칩, 및 반도체 장치의 제조 방법 | |
| DE102014105364B4 (de) | Verfahren und system zum modifizieren einer schaltungsverdrahtungsanordnung auf der basis einer elektrischen messung | |
| US5943587A (en) | Method for making offset alignment marks | |
| JPH0666379B2 (ja) | 半導体装置の製造方法 | |
| JPH07120696B2 (ja) | 半導体装置の製造方法 | |
| JPH07335844A (ja) | 半導体装置 | |
| JP2770819B2 (ja) | チェック用パターンを有する半導体装置 | |
| JPH0658929B2 (ja) | プロセスモニタパターン | |
| US11152270B2 (en) | Monitoring structure for critical dimension of lithography process | |
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
| KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 | |
| JPH0219976B2 (ja) | ||
| JPH03185730A (ja) | 半導体装置 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| US6525417B2 (en) | Integrated circuits having reduced step height by using dummy conductive lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |