JPH066203A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH066203A JPH066203A JP4181841A JP18184192A JPH066203A JP H066203 A JPH066203 A JP H066203A JP 4181841 A JP4181841 A JP 4181841A JP 18184192 A JP18184192 A JP 18184192A JP H066203 A JPH066203 A JP H066203A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- channel
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 高周波の信号を出力できるオーブンドレイン
端子を得る。 【構成】 内部出力信号ｂが通常周波数の時は、モード
切り替え信号ａでモード切り替え用Ｎチャンネル・トラ
ンジスタ９を遮断し、内部出力信号ｂをＮチャンネル・
オープン・ドレイン出力用Ｎチャンネル・トランジスタ
６を介して外部出力端子１３に出力し、内部出力信号ｂ
が高周波の時は、モード切り替え信号ａでモード切り替
え用Ｎチャンネル・トランジスタ９を導通し、内部出力
信号ｂを、Ｎチャンネル・オープン・ドレイン出力用Ｎ
チャンネル・トランジスタ６及び相補用のＰチャンネル
・トランジスタ１０を介して外部出力端子１３に出力す
る。 【効果】 オープン・ドレイン端子を高周波信号の出力
端子として使用できる。
端子を得る。 【構成】 内部出力信号ｂが通常周波数の時は、モード
切り替え信号ａでモード切り替え用Ｎチャンネル・トラ
ンジスタ９を遮断し、内部出力信号ｂをＮチャンネル・
オープン・ドレイン出力用Ｎチャンネル・トランジスタ
６を介して外部出力端子１３に出力し、内部出力信号ｂ
が高周波の時は、モード切り替え信号ａでモード切り替
え用Ｎチャンネル・トランジスタ９を導通し、内部出力
信号ｂを、Ｎチャンネル・オープン・ドレイン出力用Ｎ
チャンネル・トランジスタ６及び相補用のＰチャンネル
・トランジスタ１０を介して外部出力端子１３に出力す
る。 【効果】 オープン・ドレイン端子を高周波信号の出力
端子として使用できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の出
力回路に関するものである。
力回路に関するものである。
【０００２】
【従来の技術】従来の出力回路の例として、ＣＭＯＳ出
力回路とＮチャンネル・オープン・ドレイン出力回路に
ついて説明する。図７は従来の出力回路とその外部回路
を示す回路図であり、図７において、７０は半導体集積
回路、２はこの半導体集積回路１に供給されている正極
性の電源ＶＣＣ、３は同じくこの半導体集積回路１に供
給されている接地電位の電源ＶＳＳ、４はこの半導体集
積回路１に内蔵されたＣＭＯＳ出力用Ｎチャンネル・ト
ランジスタ、５はこの半導体集積回路１に内蔵されたＣ
ＭＯＳ出力用Ｐチャンネル・トランジスタ、６はこの半
導体集積回路１に内蔵されたＮチャンネル・オープン・
ドレイン出力用Ｎチャンネル・トランジスタ、７はこの
半導体集積回路１の電源電圧とは異なる電圧の電源ＶＣ
Ｃ、８はＮチャンネル・オープン・ドレイン出力用Ｎチ
ャンネル・トランジスタ６と電源ＶＣＣ７に接続された
プルアップ抵抗、１１はＣＭＯＳ出力回路の外部出力端
子、１２はＮチャンネル・オープン・ドレイン出力回路
の外部出力端子である。
力回路とＮチャンネル・オープン・ドレイン出力回路に
ついて説明する。図７は従来の出力回路とその外部回路
を示す回路図であり、図７において、７０は半導体集積
回路、２はこの半導体集積回路１に供給されている正極
性の電源ＶＣＣ、３は同じくこの半導体集積回路１に供
給されている接地電位の電源ＶＳＳ、４はこの半導体集
積回路１に内蔵されたＣＭＯＳ出力用Ｎチャンネル・ト
ランジスタ、５はこの半導体集積回路１に内蔵されたＣ
ＭＯＳ出力用Ｐチャンネル・トランジスタ、６はこの半
導体集積回路１に内蔵されたＮチャンネル・オープン・
ドレイン出力用Ｎチャンネル・トランジスタ、７はこの
半導体集積回路１の電源電圧とは異なる電圧の電源ＶＣ
Ｃ、８はＮチャンネル・オープン・ドレイン出力用Ｎチ
ャンネル・トランジスタ６と電源ＶＣＣ７に接続された
プルアップ抵抗、１１はＣＭＯＳ出力回路の外部出力端
子、１２はＮチャンネル・オープン・ドレイン出力回路
の外部出力端子である。
【０００３】次にこの従来例の動作について、図７の回
路図図８及び図９の出力波形図を使って説明する。ＣＭ
ＯＳ出力の場合、図８に示すように内部出力信号に応じ
て、振幅がＶＳＳ３とＶＣＣ２の信号が出力される。こ
れに対して、Ｎチャンネル・オープン・ドレイン出力回
路の場合、“Ｈ”レベルの信号は外部電源電圧ＶＣＣ７
となる。
路図図８及び図９の出力波形図を使って説明する。ＣＭ
ＯＳ出力の場合、図８に示すように内部出力信号に応じ
て、振幅がＶＳＳ３とＶＣＣ２の信号が出力される。こ
れに対して、Ｎチャンネル・オープン・ドレイン出力回
路の場合、“Ｈ”レベルの信号は外部電源電圧ＶＣＣ７
となる。
【０００４】
【発明が解決しようとする課題】従来の出力回路では、
以上のように構成されているので、この出力回路からの
“Ｌ”レベルの信号は、図９に示すように、プルアップ
抵抗８とＮチャンネル・オープン・ドレイン出力用Ｎチ
ャンネル・トランジスタ６のオン抵抗の抵抗分割によっ
て電位が若干持ち上がる。また、出力波形も、プルアッ
プ抵抗の抵抗値が図７のＣＭＯＳ出力回路のＰチャンネ
ル・トランジスタのオン抵抗に比べ大きいため、立ち上
がり波形が鈍る。ところが、このプルアップ抵抗値を小
さくすると、“Ｌ”レベルの電位が大きく持ち上がって
しまうため、小さくできない。このため、通常の周波数
における信号では問題ないが、高周波の信号の出力が難
しかった。
以上のように構成されているので、この出力回路からの
“Ｌ”レベルの信号は、図９に示すように、プルアップ
抵抗８とＮチャンネル・オープン・ドレイン出力用Ｎチ
ャンネル・トランジスタ６のオン抵抗の抵抗分割によっ
て電位が若干持ち上がる。また、出力波形も、プルアッ
プ抵抗の抵抗値が図７のＣＭＯＳ出力回路のＰチャンネ
ル・トランジスタのオン抵抗に比べ大きいため、立ち上
がり波形が鈍る。ところが、このプルアップ抵抗値を小
さくすると、“Ｌ”レベルの電位が大きく持ち上がって
しまうため、小さくできない。このため、通常の周波数
における信号では問題ないが、高周波の信号の出力が難
しかった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、Ｎチャンネル・オープン・ド
レイン出力回路から、高周波の信号の出力も可能な出力
回路を得ることを目的とする。
るためになされたもので、Ｎチャンネル・オープン・ド
レイン出力回路から、高周波の信号の出力も可能な出力
回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】この第１の発明に係る出
力回路では、図１で示すように、第１の電源（ＶＣＣ
２）と、この第１の電源よりも低い電圧値をもつ第２の
電源（ＶＳＳ３）とを有し、高周波までの入力信号を出
力端子に送出する出力回路であって、上記第２の電源を
ソースとする出力用トランジスタ（Ｎチャンネル・オー
プン・ドレイン出力用Ｎチャンネル・トランジスタ６）
と、この出力用トランジスタと相補性をもち、上記第１
の電源をソースとする相補用トランジスタ（疑似ＣＭＯ
Ｓ出力用Ｐチャンネル・トランジスタ１０）と、この相
補用トランジスタと上記出力用トランジスタとの出力間
に設けられ、上記入力信号が通常周波数の場合は、これ
らのトランジスタの上記出力間を遮断することにより上
記出力用トランジスタに入力された通常周波数の上記入
力信号を上記出力端子に送出し、上記入力信号が高周波
である場合は、これらのトランジスタの上記出力間を接
続することにより、上記相補用トランジスタ及び上記出
力用トランジスタに入力された高周波の上記入力信号を
上記出力端子に送出するスイッチ手段（モード切り替え
用Ｎチャンネル・トランジスタ９）とを備えている。
力回路では、図１で示すように、第１の電源（ＶＣＣ
２）と、この第１の電源よりも低い電圧値をもつ第２の
電源（ＶＳＳ３）とを有し、高周波までの入力信号を出
力端子に送出する出力回路であって、上記第２の電源を
ソースとする出力用トランジスタ（Ｎチャンネル・オー
プン・ドレイン出力用Ｎチャンネル・トランジスタ６）
と、この出力用トランジスタと相補性をもち、上記第１
の電源をソースとする相補用トランジスタ（疑似ＣＭＯ
Ｓ出力用Ｐチャンネル・トランジスタ１０）と、この相
補用トランジスタと上記出力用トランジスタとの出力間
に設けられ、上記入力信号が通常周波数の場合は、これ
らのトランジスタの上記出力間を遮断することにより上
記出力用トランジスタに入力された通常周波数の上記入
力信号を上記出力端子に送出し、上記入力信号が高周波
である場合は、これらのトランジスタの上記出力間を接
続することにより、上記相補用トランジスタ及び上記出
力用トランジスタに入力された高周波の上記入力信号を
上記出力端子に送出するスイッチ手段（モード切り替え
用Ｎチャンネル・トランジスタ９）とを備えている。
【０００７】この第２の発明に係る出力回路では、図３
で示すように、第１の電源（ＶＣＣ２）と、この第１の
電源よりも低い電圧値をもつ第２の電源（ＶＳＳ３）と
を有し、高周波までの入力信号を出力端子に送出する出
力回路であって、上記第１の電源をソースとする出力用
トランジスタ（Ｐチャンネル・オープン・ドレイン出力
用Ｐチャンネル・トランジスタ２０）と、この出力用ト
ランジスタと相補性をもち、上記第２の電源をソースと
する相補用トランジスタ（Ｎチャンネル・オープン・ド
レイン出力用Ｎチャンネル・トランジスタ２６）と、こ
の相補用トランジスタと上記出力用トランジスタとの出
力間に設けられ、上記入力信号が通常周波数の場合は、
これらのトランジスタの上記出力間を遮断することによ
り上記出力用トランジスタに入力された通常周波数の上
記入力信号を上記出力端子に送出し、上記入力信号が高
周波である場合は、これらのトランジスタの上記出力間
を接続することにより、上記相補用トランジスタ及び上
記出力用トランジスタに入力された高周波の上記入力信
号を上記出力端子に送出するスイッチ手段（モード切り
替え用Ｐチャンネル・トランジスタ２９）とを備えてい
る。
で示すように、第１の電源（ＶＣＣ２）と、この第１の
電源よりも低い電圧値をもつ第２の電源（ＶＳＳ３）と
を有し、高周波までの入力信号を出力端子に送出する出
力回路であって、上記第１の電源をソースとする出力用
トランジスタ（Ｐチャンネル・オープン・ドレイン出力
用Ｐチャンネル・トランジスタ２０）と、この出力用ト
ランジスタと相補性をもち、上記第２の電源をソースと
する相補用トランジスタ（Ｎチャンネル・オープン・ド
レイン出力用Ｎチャンネル・トランジスタ２６）と、こ
の相補用トランジスタと上記出力用トランジスタとの出
力間に設けられ、上記入力信号が通常周波数の場合は、
これらのトランジスタの上記出力間を遮断することによ
り上記出力用トランジスタに入力された通常周波数の上
記入力信号を上記出力端子に送出し、上記入力信号が高
周波である場合は、これらのトランジスタの上記出力間
を接続することにより、上記相補用トランジスタ及び上
記出力用トランジスタに入力された高周波の上記入力信
号を上記出力端子に送出するスイッチ手段（モード切り
替え用Ｐチャンネル・トランジスタ２９）とを備えてい
る。
【０００８】
【作用】この第１の発明による出力回路は、図１で示す
ように、入力信号が通常周波数（高周波以外）の信号で
ある時は、スイッチ手段（モード切り替え用Ｎチャンネ
ル・トランジスタ９）を遮断させ、出力用トランジスタ
（Ｎチャンネル・オープン・ドレイン用Ｎチャンネル・
トランジスタ６）の出力と相補性トランジスタ（疑似Ｃ
ＭＯＳ出力用Ｐチャンネル・トランジスタ１０）の出力
とを切り離す。そして、上記入力信号を上記出力用トラ
ンジスタを介して出力端子に出力する。また、入力信号
が高周波の信号である時は、上記スイッチ手段を導通さ
せ、第２の電源（ＶＳＳ３）をソースとする上記出力用
トランジスタの出力と第１の電源（ＶＣＣ２）をソース
とする上記相補用トランジスタの出力とを接続する。そ
して、上記入力信号を上記出力用トランジスタ及び相補
用トランジスタを介して出力端子に出力する。以上のよ
うに、この出力回路では、入力信号が高周波である場合
は、疑似的にＣＭＯＳ回路にしてその入力信号を出力す
る。このため、高周波の入力信号は振幅が小さくなるこ
ともなく信号される。
ように、入力信号が通常周波数（高周波以外）の信号で
ある時は、スイッチ手段（モード切り替え用Ｎチャンネ
ル・トランジスタ９）を遮断させ、出力用トランジスタ
（Ｎチャンネル・オープン・ドレイン用Ｎチャンネル・
トランジスタ６）の出力と相補性トランジスタ（疑似Ｃ
ＭＯＳ出力用Ｐチャンネル・トランジスタ１０）の出力
とを切り離す。そして、上記入力信号を上記出力用トラ
ンジスタを介して出力端子に出力する。また、入力信号
が高周波の信号である時は、上記スイッチ手段を導通さ
せ、第２の電源（ＶＳＳ３）をソースとする上記出力用
トランジスタの出力と第１の電源（ＶＣＣ２）をソース
とする上記相補用トランジスタの出力とを接続する。そ
して、上記入力信号を上記出力用トランジスタ及び相補
用トランジスタを介して出力端子に出力する。以上のよ
うに、この出力回路では、入力信号が高周波である場合
は、疑似的にＣＭＯＳ回路にしてその入力信号を出力す
る。このため、高周波の入力信号は振幅が小さくなるこ
ともなく信号される。
【０００９】この第２の発明による出力回路では、上記
第１の発明のものと逆極性の回路構成とした。入力信号
が通常の周波数の信号である時は、スイッチ手段（モー
ド切り替え用Ｐチャンネル・トランジスタ２９）を遮断
させ、出力用トランジスタ（Ｐチャンネル・オープン・
ドレイン出力用Ｐチャンネル・トランジスタ２０）と相
補用トランジスタ（Ｎチャンネル・オープン・ドレイン
出力用Ｎチャンネル・トランジスタ２６）とを切り離
す。そして、上記入力信号を上記出力用トランジスタの
みを介して出力端子に出力する。また、入力信号が高周
波である時は、上記スイッチ手段を導通させ、第１の電
源（ＶＣＣ２）をソースとする上記出力用トランジスタ
と第２の電源（ＶＳＳ３）をソースとする上記相補用ト
ランジスタとを接続する。そして、上記入力信号を上記
出力用トランジスタ及び相補用トランジスタを介して、
ＣＭＯＳ回路のように、出力端子に出力する。
第１の発明のものと逆極性の回路構成とした。入力信号
が通常の周波数の信号である時は、スイッチ手段（モー
ド切り替え用Ｐチャンネル・トランジスタ２９）を遮断
させ、出力用トランジスタ（Ｐチャンネル・オープン・
ドレイン出力用Ｐチャンネル・トランジスタ２０）と相
補用トランジスタ（Ｎチャンネル・オープン・ドレイン
出力用Ｎチャンネル・トランジスタ２６）とを切り離
す。そして、上記入力信号を上記出力用トランジスタの
みを介して出力端子に出力する。また、入力信号が高周
波である時は、上記スイッチ手段を導通させ、第１の電
源（ＶＣＣ２）をソースとする上記出力用トランジスタ
と第２の電源（ＶＳＳ３）をソースとする上記相補用ト
ランジスタとを接続する。そして、上記入力信号を上記
出力用トランジスタ及び相補用トランジスタを介して、
ＣＭＯＳ回路のように、出力端子に出力する。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この第１の発明の一実施例（実施例１）
による出力回路を示す回路図である。図１において、１
は半導体集積回路、２はこの半導体集積回路１に供給さ
れている第１の電源としての正極性の電源であるＶＣ
Ｃ、３は同じくこの半導体集積回路１に供給されている
第２の電源としての接地電位の電源であるＶＳＳ、９は
この半導体集積回路１に内蔵されたスイッチ手段として
のモード切り替え用Ｎチャンネル・トランジスタ、１０
はこの半導体集積回路１に内蔵された相補用トランジス
タとしての疑似ＣＭＯＳ出力用Ｐチャンネル・トランジ
スタ、６はこの半導体集積回路１に内蔵された出力用ト
ランジスタとしてのＮチャンネル・オープン・ドレイン
出力用Ｎチャンネル・トランジスタ、１３は外部出力端
子である。また、ａはモード切り替え信号であり、モー
ド切り替え用Ｎチャンネル・トランジスタ９を導通又は
遮断する。このモード切り替え信号ａは、図示しないＣ
ＰＵ（中央処理装置）から出力されており、内部出力信
号ｂが通常の周波数の時は導通させ、その内部出力信号
ｂが高周波の時は遮断させる。この結果、内部出力信号
ｂが通常の周波数の時は、Ｎチャンネル・オープン・ド
レイン出力用Ｎチャンネル・トランジスタ６のみが動作
し、内部出力信号ｂが高周波である時は、Ｎチャンネル
・オープン・ドレイン用Ｎチャンネル・トランジスタ６
と相補性をもつ疑似ＣＭＯＳ出力用Ｐチャンネル・トラ
ンジスタ１０とがＣＭＯＳ出力回路のように動作する。
する。図１は、この第１の発明の一実施例（実施例１）
による出力回路を示す回路図である。図１において、１
は半導体集積回路、２はこの半導体集積回路１に供給さ
れている第１の電源としての正極性の電源であるＶＣ
Ｃ、３は同じくこの半導体集積回路１に供給されている
第２の電源としての接地電位の電源であるＶＳＳ、９は
この半導体集積回路１に内蔵されたスイッチ手段として
のモード切り替え用Ｎチャンネル・トランジスタ、１０
はこの半導体集積回路１に内蔵された相補用トランジス
タとしての疑似ＣＭＯＳ出力用Ｐチャンネル・トランジ
スタ、６はこの半導体集積回路１に内蔵された出力用ト
ランジスタとしてのＮチャンネル・オープン・ドレイン
出力用Ｎチャンネル・トランジスタ、１３は外部出力端
子である。また、ａはモード切り替え信号であり、モー
ド切り替え用Ｎチャンネル・トランジスタ９を導通又は
遮断する。このモード切り替え信号ａは、図示しないＣ
ＰＵ（中央処理装置）から出力されており、内部出力信
号ｂが通常の周波数の時は導通させ、その内部出力信号
ｂが高周波の時は遮断させる。この結果、内部出力信号
ｂが通常の周波数の時は、Ｎチャンネル・オープン・ド
レイン出力用Ｎチャンネル・トランジスタ６のみが動作
し、内部出力信号ｂが高周波である時は、Ｎチャンネル
・オープン・ドレイン用Ｎチャンネル・トランジスタ６
と相補性をもつ疑似ＣＭＯＳ出力用Ｐチャンネル・トラ
ンジスタ１０とがＣＭＯＳ出力回路のように動作する。
【００１１】次に、この実施例１の動作について説明す
る。まず、モード切り替え用Ｎチャンネル・トランジス
タ９に入力されるモード切り替え信号ａが“Ｌ”レベル
の場合、すなわち、内部出力信号ｂが通常の周波数の信
号の場合、疑似ＣＭＯＳ出力用Ｐチャンネル・トランジ
スタ１０とＮチャンネル・オープン・ドレイン出力用Ｎ
チャンネル・トランジスタ６とは、そのモード切り替え
用Ｎチャンネル・トランジスタ９の遮断により、分離さ
れており、従来のＮチャンネル・オープン・ドレイン出
力回路と同等の動作をする。この結果、内部出力信号ｂ
はＮチャンネル・オープン・ドレイン出力用Ｎチャンネ
ル・トランジスタ６を介して外部出力端子に出力され
る。次に、モード切り替え用Ｎチャンネル・トランジス
タ９に入力されるモード切り替え信号ａが“Ｈ”レベル
の場合、モード切り替え用Ｎチャンネル・トランジスタ
９が導通状態になっているため、疑似ＣＭＯＳ用Ｐチャ
ンネル・トランジスタ１０の出力とＮチャンネル・オー
プン・ドレイン出力用Ｎチャンネル・トランジスタ６の
出力とが接続され、従来のＣＭＯＳ出力回路とほぼ同様
に、外部にプルアップ抵抗等を付加しないでも、図２の
ような、“Ｈ”レベル及び“Ｌ”レベルの信号を出力す
る。ただし、図２で示すように、外部出力端子１３に出
力される“Ｈ”レベルの信号はモード切り替え用Ｎチャ
ンネル・トランジスタ９のしきい値電圧値よりやや大き
な電圧だけ低下した電圧となり、“Ｌ”レベルの信号は
ＶＳＳ３の接地電位となる。
る。まず、モード切り替え用Ｎチャンネル・トランジス
タ９に入力されるモード切り替え信号ａが“Ｌ”レベル
の場合、すなわち、内部出力信号ｂが通常の周波数の信
号の場合、疑似ＣＭＯＳ出力用Ｐチャンネル・トランジ
スタ１０とＮチャンネル・オープン・ドレイン出力用Ｎ
チャンネル・トランジスタ６とは、そのモード切り替え
用Ｎチャンネル・トランジスタ９の遮断により、分離さ
れており、従来のＮチャンネル・オープン・ドレイン出
力回路と同等の動作をする。この結果、内部出力信号ｂ
はＮチャンネル・オープン・ドレイン出力用Ｎチャンネ
ル・トランジスタ６を介して外部出力端子に出力され
る。次に、モード切り替え用Ｎチャンネル・トランジス
タ９に入力されるモード切り替え信号ａが“Ｈ”レベル
の場合、モード切り替え用Ｎチャンネル・トランジスタ
９が導通状態になっているため、疑似ＣＭＯＳ用Ｐチャ
ンネル・トランジスタ１０の出力とＮチャンネル・オー
プン・ドレイン出力用Ｎチャンネル・トランジスタ６の
出力とが接続され、従来のＣＭＯＳ出力回路とほぼ同様
に、外部にプルアップ抵抗等を付加しないでも、図２の
ような、“Ｈ”レベル及び“Ｌ”レベルの信号を出力す
る。ただし、図２で示すように、外部出力端子１３に出
力される“Ｈ”レベルの信号はモード切り替え用Ｎチャ
ンネル・トランジスタ９のしきい値電圧値よりやや大き
な電圧だけ低下した電圧となり、“Ｌ”レベルの信号は
ＶＳＳ３の接地電位となる。
【００１２】なお、上記の実施例１ではＮチャンネル・
オープン・ドレイン出力回路を例としたが、図３に示す
ようにＰチャンネル・オープン・ドレイン出力回路でも
上記の実施例１と同様の回路を構成できる。図３はこの
第２の発明の一実施例（実施例２）による出力回路を示
す回路図である。図３において、２９はこの半導体集積
回路１に内蔵されたスイッチ手段としてのモード切り替
え用Ｐチャンネル・トランジスタ、２６はこの半導体集
積回路１に内蔵された出力用トランジスタとしての疑似
ＣＭＯＳ出力用Ｎチャンネル・トランジスタ、２０はこ
の半導体集積回路１に内蔵された相補用トランジスタと
してのＰチャンネル・オープン・ドレイン出力用Ｐチャ
ンネル・トランジスタ、２３は外部出力端子である。他
は実施例１と同じであるため、説明を省略する。
オープン・ドレイン出力回路を例としたが、図３に示す
ようにＰチャンネル・オープン・ドレイン出力回路でも
上記の実施例１と同様の回路を構成できる。図３はこの
第２の発明の一実施例（実施例２）による出力回路を示
す回路図である。図３において、２９はこの半導体集積
回路１に内蔵されたスイッチ手段としてのモード切り替
え用Ｐチャンネル・トランジスタ、２６はこの半導体集
積回路１に内蔵された出力用トランジスタとしての疑似
ＣＭＯＳ出力用Ｎチャンネル・トランジスタ、２０はこ
の半導体集積回路１に内蔵された相補用トランジスタと
してのＰチャンネル・オープン・ドレイン出力用Ｐチャ
ンネル・トランジスタ、２３は外部出力端子である。他
は実施例１と同じであるため、説明を省略する。
【００１３】次にこの実施例２の動作について説明す
る。この実施例２のＰチャンネル・オープン・ドレイン
出力の場合、これまで説明してきた実施例１のＮチャン
ネル・オープン・ドレイン出力回路とは、ちょうど逆の
電気的極性となる。通常の周波数における信号の場合
は、外部に付加されたプルダウン抵抗によって、半導体
集積回路１に供給されている接地電位の電源ＶＳＳ３よ
りも低い別の電源の電位が制御される。モード切り替え
用Ｐチャンネル・トランジスタ２９に入力されるモード
切り替え信号ａが“Ｈ”レベルで遮断の場合、Ｎチャン
ネル・オープン・ドレイン出力用Ｎチャンネル・トラン
ジスタ２６とＰチャンネル・オープン・ドレイン出力用
Ｐチャンネル・トランジスタ２０とは分離されており、
従来のＰチャンネル・オープン・ドレイン出力回路と同
等の動作をする。次に、そのモード切り替え信号ａが
“Ｌ”レベルの場合、モード切り替え用Ｐチャンネル・
トランジスタ２９が導通状態になっているため、Ｐチャ
ンネル・オープン・ドレイン出力用Ｐチャンネル・トラ
ンジスタ２０とＮチャンネル・オープン・ドレイン出力
用Ｎチャンネル・トランジスタ２６との出力が接続さ
れ、従来のＣＭＯＳ出力回路とほぼ同様に、外部にプル
ダウン抵抗等を付加しないでも、“Ｌ”レベル及びＶＣ
Ｃ電位の“Ｈ”レベルの信号を出力する。ただし、外部
出力端子２３に出力される“Ｌ”レベルの信号はモード
切り替え用Ｐチャンネル・トランジスタ２９のしきい値
電圧値よりややおおきな電圧だけ持ち上がった電位とな
る。
る。この実施例２のＰチャンネル・オープン・ドレイン
出力の場合、これまで説明してきた実施例１のＮチャン
ネル・オープン・ドレイン出力回路とは、ちょうど逆の
電気的極性となる。通常の周波数における信号の場合
は、外部に付加されたプルダウン抵抗によって、半導体
集積回路１に供給されている接地電位の電源ＶＳＳ３よ
りも低い別の電源の電位が制御される。モード切り替え
用Ｐチャンネル・トランジスタ２９に入力されるモード
切り替え信号ａが“Ｈ”レベルで遮断の場合、Ｎチャン
ネル・オープン・ドレイン出力用Ｎチャンネル・トラン
ジスタ２６とＰチャンネル・オープン・ドレイン出力用
Ｐチャンネル・トランジスタ２０とは分離されており、
従来のＰチャンネル・オープン・ドレイン出力回路と同
等の動作をする。次に、そのモード切り替え信号ａが
“Ｌ”レベルの場合、モード切り替え用Ｐチャンネル・
トランジスタ２９が導通状態になっているため、Ｐチャ
ンネル・オープン・ドレイン出力用Ｐチャンネル・トラ
ンジスタ２０とＮチャンネル・オープン・ドレイン出力
用Ｎチャンネル・トランジスタ２６との出力が接続さ
れ、従来のＣＭＯＳ出力回路とほぼ同様に、外部にプル
ダウン抵抗等を付加しないでも、“Ｌ”レベル及びＶＣ
Ｃ電位の“Ｈ”レベルの信号を出力する。ただし、外部
出力端子２３に出力される“Ｌ”レベルの信号はモード
切り替え用Ｐチャンネル・トランジスタ２９のしきい値
電圧値よりややおおきな電圧だけ持ち上がった電位とな
る。
【００１４】上記の実施例１ではＮチャンネル・オープ
ン・ドレイン出力回路を例としたが、図４に示すように
プルアップ用Ｐチャンネル・トランジスタを内蔵した回
路でもよい。図４は、実施例１の回路の応用例を示す回
路図である。図４において、１４はプルアップ用電源、
１５はプルアップ用Ｐチャンネル・トランジスタであ
る。他は実施例１と同じである。次に、この応用例の動
作に付いて説明する。内蔵されているプルアップ用Ｐチ
ャンネル・トランジスタ１５は、従来例（図７）のプル
アップ抵抗８と同様の動作をする。モード切り替え用Ｎ
チャンネル・トランジスタ９に入力されるモード切り替
え信号ａが“Ｌ”レベルの場合、プルアップ用・Ｐチャ
ンネル・トランジスタ１５が導通状態となり、従来例の
プルアップ抵抗８と同じ動作をし、上記の実施例１で説
明した動作と同様の動作を行う。また、Ｎチャンネル・
トランジスタ９に入力されるモード切り替え信号ａが
“Ｈ”レベルの場合、プルアップ・トランジスタ１５が
遮断状態となり、同じく上記の実施例１で説明した動作
と同等の動作を行う。
ン・ドレイン出力回路を例としたが、図４に示すように
プルアップ用Ｐチャンネル・トランジスタを内蔵した回
路でもよい。図４は、実施例１の回路の応用例を示す回
路図である。図４において、１４はプルアップ用電源、
１５はプルアップ用Ｐチャンネル・トランジスタであ
る。他は実施例１と同じである。次に、この応用例の動
作に付いて説明する。内蔵されているプルアップ用Ｐチ
ャンネル・トランジスタ１５は、従来例（図７）のプル
アップ抵抗８と同様の動作をする。モード切り替え用Ｎ
チャンネル・トランジスタ９に入力されるモード切り替
え信号ａが“Ｌ”レベルの場合、プルアップ用・Ｐチャ
ンネル・トランジスタ１５が導通状態となり、従来例の
プルアップ抵抗８と同じ動作をし、上記の実施例１で説
明した動作と同様の動作を行う。また、Ｎチャンネル・
トランジスタ９に入力されるモード切り替え信号ａが
“Ｈ”レベルの場合、プルアップ・トランジスタ１５が
遮断状態となり、同じく上記の実施例１で説明した動作
と同等の動作を行う。
【００１５】上記の実施例２ではＰチャンネル・オープ
ン・ドレイン出力回路を例としたが、図５に示すように
プルダウン用Ｎチャンネル・トランジスタを内蔵した回
路でもよい。図５は、実施例２の回路の応用例を示す回
路図である。図５において、２４はプルダウン用電源、
２５はプルダウン用Ｎチャンネル・トランジスタであ
る。次に、この応用例の動作について説明する。半導体
集積回路１に内蔵されているプルダウン用Ｎチャンネル
・トランジスタ２５は、上記の応用例のプルアップ抵抗
と同じ様な動作をする。モード切り替え用Ｐチャンネル
・トランジスタ２９に入力されるモード切り替え信号ａ
が“Ｈ”レベルの場合、プルダウン用Ｎチャンネル・ト
ランジスタ２５が導通状態となり、上記の実施例２で説
明した動作と同等の動作を行う。また、モード切り替え
用Ｐチャンネル・トランジスタ２９に入力されるモード
切り替え信号ａが“Ｌ”レベルの場合、プルアップ用Ｎ
チャンネル・トランジスタ２５が遮断状態となり、上記
の実施例２で説明した動作と同等の動作を行う。
ン・ドレイン出力回路を例としたが、図５に示すように
プルダウン用Ｎチャンネル・トランジスタを内蔵した回
路でもよい。図５は、実施例２の回路の応用例を示す回
路図である。図５において、２４はプルダウン用電源、
２５はプルダウン用Ｎチャンネル・トランジスタであ
る。次に、この応用例の動作について説明する。半導体
集積回路１に内蔵されているプルダウン用Ｎチャンネル
・トランジスタ２５は、上記の応用例のプルアップ抵抗
と同じ様な動作をする。モード切り替え用Ｐチャンネル
・トランジスタ２９に入力されるモード切り替え信号ａ
が“Ｈ”レベルの場合、プルダウン用Ｎチャンネル・ト
ランジスタ２５が導通状態となり、上記の実施例２で説
明した動作と同等の動作を行う。また、モード切り替え
用Ｐチャンネル・トランジスタ２９に入力されるモード
切り替え信号ａが“Ｌ”レベルの場合、プルアップ用Ｎ
チャンネル・トランジスタ２５が遮断状態となり、上記
の実施例２で説明した動作と同等の動作を行う。
【００１６】上記の実施例１ではＮチャンネル・オープ
ン・ドレイン出力回路を示したが、図６に示すように特
殊構造のスイッチング素子でもよい。図６は実施例１の
他の応用例であり、図６において、３９はこの半導体集
積回路に内蔵されたモード切り替え用特殊スイッチング
素子、３６はこの半導体集積回路に内蔵されたＮチャン
ネル・オープン・ドレイン出力用特殊スイッチング素子
である。動作については実施例１と同じなので省略す
る。
ン・ドレイン出力回路を示したが、図６に示すように特
殊構造のスイッチング素子でもよい。図６は実施例１の
他の応用例であり、図６において、３９はこの半導体集
積回路に内蔵されたモード切り替え用特殊スイッチング
素子、３６はこの半導体集積回路に内蔵されたＮチャン
ネル・オープン・ドレイン出力用特殊スイッチング素子
である。動作については実施例１と同じなので省略す
る。
【００１７】
【発明の効果】以上のように、この第１の発明によれ
ば、スイッチング手段により、出力用トランジスタと相
補用トランジスタとの出力を遮断又は導通することによ
って、高周波の入力信号の場合は疑似ＣＭＯＳ回路にで
きるような構成としたため、出力端子から安定して高周
波の信号が出力できる効果がある。
ば、スイッチング手段により、出力用トランジスタと相
補用トランジスタとの出力を遮断又は導通することによ
って、高周波の入力信号の場合は疑似ＣＭＯＳ回路にで
きるような構成としたため、出力端子から安定して高周
波の信号が出力できる効果がある。
【００１８】この第２の発明によれば、第１の発明のも
のと逆の電気的極性をもつ回路構成としたため、第１の
発明の効果に加えて、この構成が適する回路に適用で
き、回路への応用範囲を広げる効果がある。
のと逆の電気的極性をもつ回路構成としたため、第１の
発明の効果に加えて、この構成が適する回路に適用で
き、回路への応用範囲を広げる効果がある。
【図１】この第１の発明の一実施例による出力回路を示
す回路図である。
す回路図である。
【図２】図１の回路における出力波形を示す図である。
【図３】この第２の発明の一実施例による出力回路を示
す回路図である。
す回路図である。
【図４】図１の回路の応用例を示す回路図である。
【図５】図３の回路の応用例を示す回路図である。
【図６】図１の回路の他の応用例を示す回路図である。
【図７】従来の出力回路の一例を示す回路図である。
【図８】図７の回路の出力波形図である。
【図９】図７の回路の出力波形図である。
１ 半導体集積回路 ２ ＶＣＣ ３ ＶＳＳ ６ Ｎチャンネル・オープン・ドレイン出力用Ｎチャン
ネル・トランジスタ ９ モード切り替え用Ｎチャンネル・トランジスタ １０ 疑似ＣＭＯＳ出力用Ｐチャンネル・トランジスタ １３，２３ 外部出力端子 ２０ Ｐチャンネル・オープン・ドレイン出力用Ｐチャ
ンネル・トランジスタ ２６ Ｎチャンネル・オープン・ドレイン出力用Ｎチャ
ンネル・トランジスタ ２９ モード切り替え用Ｐチャンネル・トランジスタ
ネル・トランジスタ ９ モード切り替え用Ｎチャンネル・トランジスタ １０ 疑似ＣＭＯＳ出力用Ｐチャンネル・トランジスタ １３，２３ 外部出力端子 ２０ Ｐチャンネル・オープン・ドレイン出力用Ｐチャ
ンネル・トランジスタ ２６ Ｎチャンネル・オープン・ドレイン出力用Ｎチャ
ンネル・トランジスタ ２９ モード切り替え用Ｐチャンネル・トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｆ 8427−4Ｍ 27/10 ４８１ 8728−4Ｍ Ｈ０３Ｋ 17/687 8221−5Ｊ Ｈ０３Ｋ 17/687 Ａ
Claims (2)
- 【請求項１】 第１の電源と、この第１の電源よりも低
い電圧値をもつ第２の電源とを有し、高周波までの入力
信号を出力端子に送出する出力回路であって、上記第２
の電源をソースとする出力用トランジスタと、この出力
用トランジスタと相補性をもち、上記第１の電源をソー
スとする相補用トランジスタと、この相補用トランジス
タと上記出力用トランジスタとの出力間に設けられ、上
記入力信号が通常周波数の場合は、これらのトランジス
タの上記出力間を遮断することにより上記出力用トラン
ジスタに入力された通常周波数の入力信号を出力端子に
送出し、上記入力信号が高周波である場合は、これらの
トランジスタの上記出力間を接続することにより、上記
相補用トランジスタ及び上記出力用トランジスタに入力
された高周波の入力信号を出力端子に送出するスイッチ
手段とを備えることを特徴とする出力回路。 - 【請求項２】 第１の電源と、この第１の電源よりも低
い電圧値をもつ第２の電源とを有し、高周波までの入力
信号を出力端子に送出する出力回路であって、上記第１
の電源をソースとする出力用トランジスタと、この出力
用トランジスタと相補性をもち、上記第２の電源をソー
スとする相補用トランジスタと、この相補用トランジス
タと上記出力用トランジスタとの出力間に設けられ、上
記入力信号が通常周波数の場合は、これらのトランジス
タの上記出力間を遮断することにより上記出力用トラン
ジスタに入力された通常周波数の入力信号を出力端子に
送出し、上記入力信号が高周波である場合は、これらの
トランジスタの上記出力間を接続することにより、上記
相補用トランジスタ及び上記出力用トランジスタに入力
された高周波の入力信号を出力端子に送出するスイッチ
手段とを備えることを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181841A JPH066203A (ja) | 1992-06-16 | 1992-06-16 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4181841A JPH066203A (ja) | 1992-06-16 | 1992-06-16 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066203A true JPH066203A (ja) | 1994-01-14 |
Family
ID=16107752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4181841A Pending JPH066203A (ja) | 1992-06-16 | 1992-06-16 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011115235A1 (en) * | 2010-03-18 | 2011-09-22 | Ricoh Company, Ltd. | Signal transmitting-receiving control circuit and secondary battery protection circuit |
-
1992
- 1992-06-16 JP JP4181841A patent/JPH066203A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011115235A1 (en) * | 2010-03-18 | 2011-09-22 | Ricoh Company, Ltd. | Signal transmitting-receiving control circuit and secondary battery protection circuit |
| JP2011199981A (ja) * | 2010-03-18 | 2011-10-06 | Ricoh Co Ltd | 信号送受信制御回路と２次電池保護回路 |
| US20130002204A1 (en) * | 2010-03-18 | 2013-01-03 | Masashi Oshima | Signal transmitting-receiving control circuit and secondary battery protection circuit |
| CN102906960A (zh) * | 2010-03-18 | 2013-01-30 | 株式会社理光 | 信号发送-接收控制电路和蓄电池保护电路 |
| US9136847B2 (en) | 2010-03-18 | 2015-09-15 | Ricoh Electronic Devices Co., Ltd. | Signal transmitting-receiving control circuit and secondary battery protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635861A (en) | Off chip driver circuit | |
| EP0668658B1 (en) | Output circuit for use in a semiconductor integrated circuit | |
| US5886556A (en) | Low power schmitt trigger | |
| US5107142A (en) | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit | |
| JPH09121150A (ja) | 耐高電圧ｃｍｏｓ入力／出力パッド回路 | |
| JPH088719A (ja) | 混合電圧出力バッファ回路 | |
| US5254885A (en) | Bi-CMOS logic circuit with feedback | |
| JP2959449B2 (ja) | 出力回路 | |
| KR100300687B1 (ko) | 반도체집적회로 | |
| JPH0685648A (ja) | 出力回路 | |
| US4568844A (en) | Field effect transistor inverter-level shifter circuitry | |
| US5160860A (en) | Input transition responsive CMOS self-boost circuit | |
| US5949265A (en) | Soft latch circuit having sharp-cornered hysteresis characteristics | |
| JPH066203A (ja) | 出力回路 | |
| US6069498A (en) | Clock generator for CMOS circuits with dynamic registers | |
| JP3329621B2 (ja) | 二電源インタフェイス回路 | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| KR20000015034A (ko) | 입력 버퍼 회로 | |
| JPH03123220A (ja) | 出力回路 | |
| JP3325375B2 (ja) | インバータ型増幅器 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| GB2390496A (en) | An output driver circuit compatible with both open-drain and SSTL networks | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| KR0121228Y1 (ko) | 전압제어 발진기 |