CN102906960A - 信号发送-接收控制电路和蓄电池保护电路 - Google Patents

信号发送-接收控制电路和蓄电池保护电路 Download PDF

Info

Publication number
CN102906960A
CN102906960A CN2011800246858A CN201180024685A CN102906960A CN 102906960 A CN102906960 A CN 102906960A CN 2011800246858 A CN2011800246858 A CN 2011800246858A CN 201180024685 A CN201180024685 A CN 201180024685A CN 102906960 A CN102906960 A CN 102906960A
Authority
CN
China
Prior art keywords
mos transistor
circuit
grid
signal
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800246858A
Other languages
English (en)
Other versions
CN102906960B (zh
Inventor
大岛将史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN102906960A publication Critical patent/CN102906960A/zh
Application granted granted Critical
Publication of CN102906960B publication Critical patent/CN102906960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Protection Of Static Devices (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

一种信号发送-接收电路，包括第一电路，所述第一电路包括具有栅极和漏极的第一MOS晶体管、具有连接到所述第一MOS晶体管的栅极和漏极的栅极和漏极、和连接到地的源极的第二MOS晶体管，以及连接到所述第一和第二MOS晶体管的漏极的、发送信号的发送端；以及第二电路，包括连接到所述发送端的、接收从所述第一电路的发送端发送的信号的接收端，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极的第三MOS晶体管，连接在所述第三MOS晶体管和所述参考电压发生器电路之间的电阻器，以及连接在所述电阻器和所述第三MOS晶体管之间的输出端。

Description

信号发送-接收控制电路和蓄电池保护电路
技术领域
本发明涉及用于控制在半导体设备之间发送和接收的信号的技术。更具体地，本发明涉及适合于控制在蓄电池保护电路的保护集成电路（下文中简称为“保护IC”）之间发送和接收的信号的技术，以保护其中具有多个串联连接的蓄电池的电池组（或单元组）免于过充电或者过放电。保护IC经配置来监测蓄电池组的输出电压波动以有效地发送和接收保护IC之间的信号。
背景技术
最近，存在对于移动电子设备的日益增长的需求。这种移动电子设备通常包括作为电源的蓄电池（即，电池单元）。在各种蓄电池中，锂离子源。在各种蓄电池中，锂离子蓄电池由于其轻重量和高能量密度而成为蓄电池的主流。由于过充电或过放电导致蓄电池劣化，所以它们通常包括保护蓄电池免于过充电或过放电的保护电路（或蓄电池保护电路）。锂离子蓄电池对过充电或过放电导致的劣化尤其敏感，因此优选为锂离子蓄电池提供保护电路。
在移动电子设备中，笔记本式个人计算机（或笔记本PC）包括电池组，所述电池组包括并联连接的模块，其中每个模块包括串联连接的电池。当在电池组使用锂离子蓄电池时，可能需要由保护电路监测所有的串联连接的电池。
例如，公开号2000-354335的日本专利申请（下文中称为“专利文献1”）公开了一种通过为串联连接的各个电池提供保护电路以及将保护电路并联连接来保护串联连接的电池免于过充电或过放电的技术。
然而，专利文献1所公开的技术，可能需要包括用于集成电池的所有保护电路的输出的光电耦合器或场效应晶体管（FET）。因此，电路结构可能是复杂的，因此，制造成本可能会增加。
此外，例如，4080408号日本专利（下文中称为“专利文献2”）公开了一种技术，以提供用于不论串联连接的电池的数量多少都能保护串联连接的电池的保护IC。
在专利文献2中公开的技术中，串联连接的电池分成块（block），使得有多个块，每块有多个串联连接的电池，并且为各块各自提供保护IC来监测所述块中的输出电压波动。此保护IC包括监测块中的电池的电压的检测电路、向外部输出从检测器电路接收到的信号的输出端、将保护IC连接到不同的保护IC的连接端、以及连接在输出端和连接端之间的输出电路。此外，此输出电路包括电流源、晶体管、基于来自检测器电路的输出结果来变更输出端和连接端之间的电气条件的变更设备、和通过不同的保护IC将供给到连接终端的信号发送到输出端的发送设备。在输出电路中，基于检测器电路的输出结果将电流源切换到开或关，并且将来自电流源的电流输出直接传输到输出端。此外，晶体管的源极和漏极之一连接到输出端，另一个连接到连接端以提供每个保护IC的检测结果输出端之间的级联连接。利用这个结构，能够基于保护IC的最终终端的输出结果来检测所有电池组的过充电或过放电。
然而，例如，在专利文献2公开的技术中，如果两个串联连接的电池单元由两个保护电路来保护，则电池单元之一的Cout/Dout端（即，充电/放电控制信号发送端）发送信号到另一个电池单元的CTLC/CTLD端（即，充电/放电控制信号接收端）。此时，施加到内部元件的电压量最大可以对应于两个电池单元的电压的总和。因此，内部的元件可能需要由耐高电压的元件来组成，以承受这样的电压量。这可能导致处理成本的增加或布局面积的增加。
例如，公开号2009-17732的日本专利申请（下文中称为“专利文献3”）和公开号2009-195100的日本专利申请（下文中称为“专利文献4”）中公开了承受大的电压量的技术。然而，不顾内部元件的性能，电流可能从电池单元之一的Cout/Dout端流入另一个电池单元的CTLC/CTLD端，以承受大的电压量。
因此，可能需要提供外部耐电压的元件或在IC内部提供耐高电压的元件，以降低从电池单元之一的Cout/Dout端到另一个电池单元的CTLC/CTLD端的电流。然而，提供外部耐电压的元件可能会导致元件成本的增加和安装面积的增加，此外，在IC内部提供的耐高电压元件可能会导致布局面积的增加。
因此，可能需要提供可以保护电池单元而无需耐高电压元件并且不引起电流在保护电路之间流动的保护电路。
更具体地，可能需要提供一种可以抑制处理成本、布局面积、元件成本或蓄电池保护电路的安装面积的增加的蓄电池保护电路。
发明内容
根据实施例，提供一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极并经配置来由供给到其栅极的低信号导通，第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管各自的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极；电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，以及输出端，连接在所述电阻器和所述第三MOS晶体管之间。
根据实施例，提供一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极，并经配置来由供给到其栅极的低信号导通，第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管各自的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并配置来接收从其所述发送端发送的信号，第三MOS晶体管，具有连接到所述接收端的栅极和连接到参考电压发生器电路的漏极；电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，以及输出端，连接在所述电阻器和所述第三MOS晶体管之间。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极，并经配置来由供给到其栅极的低信号导通，第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并配置来接收从其发送端发送的信号，第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极；电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第三MOS晶体管之间；第四MOS晶体管，具有连接到所述接收端的栅极、连接到地的漏极和连接到所述参考电压发生器电路的源极；外部信号接收电阻器，连接在所述第四MOS晶体管和地之间；以及外部信号接收输出端，连接在所述外部信号接收电阻器和所述第四MOS晶体管之间。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极，并经配置来由供给到其栅极的低信号导通，第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极；电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第三MOS晶体管之间；第四MOS晶体管，具有连接到所述第三MOS晶体管的栅极的栅极、连接到所述第二电路的源电压的漏极和连接到所述参考电压发生器电路的源极；外部信号接收电阻器，连接在所述第四MOS晶体管和所述第二电路的所述源电压之间；以及外部信号接收输出端，连接在所述外部信号接收电阻器和所述第四MOS晶体管之间。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极、漏极和连接到地的源极，并经配置来由供给到其栅极的高信号导通；以及发送端，连接到所述第一MOS晶体管的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极；电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第二MOS晶体管之间；以及外部信号接收电阻器，连接在所述接收端和所述参考电压发生器电路之间。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极，并经配置来由供给到其栅极的低信号导通；以及发送端，连接到所述第一MOS晶体管的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极；电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第二MOS晶体管之间；以及外部信号接收电阻器，连接在所述接收端和所述参考电压发生器电路之间。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极、漏极和连接到地的源极，并经配置来由供给到其栅极的高信号导通，发送端，连接到所述第一MOS晶体管的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极；电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第二MOS晶体管之间；以及外部上拉电阻器，连接到所述第一电路的所述发送端。
根据一个实施例，提供了一种信号发送接收电路，包括：第一电路，包括第一MOS晶体管，具有栅极和漏极，并经配置来由供给到其栅极的低信号导通；以及发送端，连接到所述第一MOS晶体管的漏极，并经配置来发送信号；以及第二电路，包括：接收端，连接到所述第一电路的所述发送端，并经配置来接收从其所述发送端发送的信号，第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极；电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间；输出端，连接在所述电阻器和所述第二MOS晶体管之间；以及外部下拉电阻器，连接到所述第一电路的所述发送端。
根据一个实施例，提供了一种用于保护包括串联连接的蓄电池的电池组或者单元组免于过充电或者过放电的蓄电池保护电路，所述蓄电池保护电路包括：多个保护电路，用于监测所述蓄电池块的输出电压波动，并通过级联连接检测结果输出端从检测结果输出端输出检测结果；和上述信号发送接收电路中的任意一个，用于在多个保护电路之间发送和接收检测结果信号。
附图说明
当后面的详细描述与附图一并阅读时，实施例的其它目的与进一步的特征将是显而易见的，附图中：
图1A和图1B是示出根据第一实施例的信号发送接收电路的结构示例的框图和对应的表;
图2A和图2B是示出根据第二个实施例的信号发送接收电路的结构示例的框图和对应的表;
图3A和图3B是示出根据第三实施例的信号发送接收电路的结构示例的框图和对应的表;
图4A和图4B是示出根据第四实施例的信号发送接收电路的结构示例的框图和对应的表;
图5A和图5B是示出根据第五实施例的信号发送接收电路的结构示例的框图和对应的表;
图6A和图6B是示出根据第六实施例的信号发送接收电路的结构示例的框图和对应的表;
图7A和图7B是示出根据第七实施例的信号发送接收电路的结构示例的框图和对应的表。;
图8A和8B是示出根据第八实施例的信号发送接收电路的结构示例的框图和对应的表;
图9A和9B是示出根据第九实施例的信号发送接收电路的结构示例的框图和对应的表;
图10A和图10B是示出根据第十实施例的信号发送接收电路的结构示例的框图和对应的表。
具体实施方式
在下文中，将参照附图来描述本发明的实施例。首先，将参照图1A和图IB描述根据第一实施例的信号发送接收电路,并且根据第二至第十实施例的信号发送接收电路参照图2A至图10B同样地示出。
注意，在下面的实施例中，在专利文献2中示出的包括串联连接的电池的电池组的蓄电池保护IC中提供图1A至10B中所示的元件。在该蓄电池保护IC中，输入和输出端有级联连接，监测每组电池中的输出电压波动，并基于保护IC的最终端的输出来检测所有电池块中的过充电和过放电。
还请注意，所做出描述是基于以下的实施方式中的电池的过放电信号处理的示例。
[第一实施例]
首先，参照图1A和图IB描述根据第一实施例的信号发送接收电路的结构。
如图1A所示，根据第一实施例的信号发送接收电路包括：内部参考电压发生器电路1、内部放电控制信号输出电路2、电阻3、NMOS晶体管4和6、PMOS晶体管5、接收端CLTD、以及发送端Dout。
根据第一实施例的信号发送接收电路配置为把从发送侧保护IC（即，在图1A的下侧示出的第一保护电路）输出的信号发送到接收侧保护电路（即，在图1A的上侧示出的第二保护电路）。在根据第一实施例的信号发送接收电路中，为发送过放电检测报告信号的发送侧保护IC提供内部放电控制信号输出电路2、PMOS晶体管5、NMOS晶体管6和发送端Dout，而为接收从发送侧保护IC发送的过放电检测报告信号的接收侧保护IC提供内部参考电压发生器电路1、电阻器3、NMOS晶体管4和接收端CLTD。
在将从发送侧保护IC（以下也称为“第一电路”或“第一保护IC”）输出的信号发送到接收侧保护电路（以下也称为“第二电路”或“第二保护IC”）的信号发送接收电路中，发送侧保护IC包括：具有栅极和漏极并且配置来由从内部放电控制信号输出电路2输入到PMOS晶体管5的栅极的低电平信号导通的PMOS晶体管5、具有连接到PMOS晶体管5的栅极的栅极、连接到PMOS晶体管5的漏极的漏极和连接到地的源极以及配置来由从内部放电控制信号输出电路2输入到NMOS晶体管6的栅极的高电平信号导通的NMOS晶体管6、以及连接到NMOS晶体管6和PMOS晶体管5的各自的漏极的发送端Dout。此外，在该信号发送接收电路中，接收侧保护IC包括：连接到发送端Dout的接收端CTLD、具有连接到接收端CTLD的栅极、连接到生成参考电压Vct l的内部参考电压发生器电路1的漏极和连接到地的源极的NMOS晶体管4、在NMOS晶体管3和内部参考电压发生器电路1之间连接的电阻器3以及电阻器3和NMOS晶体管4之间连接的输出端Vout 1。
接下来，在根据第一实施例的具有上述结构的信号发送接收电路中，描述发送由第一保护IC（即，图1A的下侧示出的发送侧保护电路）检测出的电池的过放电状态到第二保护IC（即，图1A的上侧示出的接收侧保护电路）的信号发送接收电路的操作。
如果由第一保护IC监测的电池单元是正常的状态，则内部放电控制信号输出电路2输出高（H）信号，PMOS晶体管5截止，并且NMOS晶体管6导通。发送端Dout通过NMOS晶体管6连接到VSS1（即，地电压）从而使发送端Dout切换到低（L）电平。
相反，如果由第一保护IC监测的电池单元是过放电状态，内部放电控制信号输出电路2输出低（L）信号，则PMOS晶体管5导通，NMOS晶体管6截止。发送端Dout通过PMOS晶体管5连接至VDD1（源电压）从而使发送端Dout切换到高（H）电平。
从图1A的下侧示出的第一保护IC的发送端Dout输出的信号被提供给图1A的上侧示出的第二保护IC的接收端CTLD。如果发送端Dout处于低（L）电平，则NMOS晶体管4截止，而如果发送端Dout处于高（H）电平，则NMOS晶体管4导通。
在从图1A的下侧示出的第一保护IC接收信号的图1A的上侧示出的第二保护IC中，NMOS晶体管4的源极和背栅（back gate）的电压等于VSS2（=VDD1），并且NMOS晶体管4的漏极的电压在图1A的上侧示出的第二保护IC中的内部参考电压发生器电路1发生的参考电压Vctl和VSS2之间波动。
因此，如图IB所示，当发送端Dout为L电平时，接收端CTLD接收的信号的电压等于VSS1，并且输出端Vout1等于Vctl。反之，当发送端Dout为H电平时，接收端CTLD接收的信号的电压等于VDD1，并且输出端Vout1的电压等于VSS2。
因此，如果从图1A的下侧示出的第一保护I C的发送端Dout输出的低（L）信号（=VSS1电压）通过图1A的上侧所示的第二保护IC的接收端CTLD提供给NMOS晶体管4的栅极，则NMOS晶体管4的栅极和漏极之间的电压（通常为最大电压）可以大约抑制在由VDD1+Vctl得到的电压。
此外，只要参考电压Vctl具有足以驱动后续电路的电压电平，则参考电压Vctl大约为1至2V是优选的。
因此，在此结构中，用于接收端CTLD的元件的耐电压性能大约是最大电池单元电压和2V的总和是优选的。
在此结构中，由于图1A下侧所示的第一保护IC输出的信号由图1A的上侧所示的第二保护IC的NMOS晶体管4的栅极接收，因此可以进行图1A下侧所示的第一保护IC和图1A的上侧所示的第二保护IC之间的信号传输而不会引起第一保护IC和第二保护IC之间的电流流动。
因此，由于电流不在第一保护IC和第二保护IC之间流动，因此可以不需要内部或外部的电阻器来限制电流的流动。因此，可以抑制由于额外的外部元件引起的成本增加或布局区域的增加。
注意，过放电状态的传输被用作示例来描述根据第一实施例的信号发送接收电路；然而，在根据第一实施例的信号发送接收电路中也可以传输过充电状态。
[第二实施例]
接下来，参照图2A和图2B描述根据第二实施例的信号发送接收电路的结构。
在根据第二实施例的信号发送接收电路中，交换第一实施例中的图1A的上侧示出的第一实施例的第二保护IC和图1A的下侧示出的第一实施例的第一保护IC。
即，如图2A所示，根据第二实施例的信号发送接收电路，包括内部参考电压发生电路器21、内部放电控制信号输出电路22、电阻器23、PMOS晶体管24和25、NMOS晶体管、接收端CLTD和发送端Dout。
根据第二实施例的信号发送接收电路配置来将从发送侧保护IC（即，图2A的上侧所示的第一保护电路）输出的信号发送到接收侧的保护电路（即，图2A的下侧示出的第二保护电路）。在根据第二实施例的信号发送接收电路中，为发送过放电检测报告信号的发送侧保护IC提供内部放电控制信号输出电路22、PMOS晶体管25、NMOS晶体管26和发送端Dout，而为接收从发送侧保护IC发送的过放电检测报告信号的接收侧保护IC提供内部参考电压发生器电路21、电阻器23，PMOS晶体管24和接收端CLTD。
在将从发送侧保护IC（以下也称为“第一电路”或“第一保护IC”）输出的信号发送到接收侧保护电路（以下也称为“第二电路”或“第二保护IC”）的发送接收电路中，发送侧保护IC包括：具有栅极和漏极并且经配置来由从内部放电控制信号输出电路22输入到PMOS晶体管25的栅极的低电平信号导通的PMOS晶体管25，具有连接到PMOS晶体管25的栅极的栅极、连接到PMOS晶体管25的漏极的漏极和连接到地的源极以及配置来从内部放电控制信号输出电路22输入到NMOS晶体管26的栅极的高电平信号导通的NMOS晶体管26，以及连接到NMOS晶体管26和PMOS晶体管25各自的漏极的发送端Dout。此外，在该信号发送接收电路中，接收侧保护IC包括：连接到发送端Dout的接收端CTLD、具有连接到接收端CTLD的栅极和连接到生成参考电压Vctl的内部参考电压发生器电路21的漏极的PMOS晶体管24、连接在PMOS晶体管24和内部参考电压发生器电路21之间的电阻器23以及电阻器23和PMOS晶体管24之间连接的输出端Vout1。
接下来，在根据第二实施例的具有上述结构的信号发送接收电路中，描述发送第一保护IC（即，图2A的上侧示出的发送侧保护电路）检测出的电池的过放电状态到第二保护IC（即，图2A的下侧示出的接收侧保护电路）的信号发送接收电路的操作。
如果由图2A的上侧示出的第一保护IC监测的电池单元是正常的状态，则内部放电控制信号输出电路22输出高（H）信号，PMOS晶体管25截止，并且NMOS晶体管26导通。发送端Dout通过NMOS晶体管26连接到VSS2（即，地电压）从而使发送端Dout输出低（L）信号。
相反，如果由图2A的上侧示出的第一保护IC监测的电池单元是过放电状态，则内部放电控制信号输出电路22输出低（L）信号，PMOS晶体管25导通，并且NMOS晶体管26截止。发送端Dout通过PMOS晶体管25连接至源电压VDD2从而使发送端Dout输出高（H）信号。
从图2A的上侧示出的第一保护IC的发送端Dout输出的信号被提供给图2A的下侧示出的第二保护IC的接收端CTLD。如果发送端Dout处于低（L）电平，则PMOS晶体管24导通，而如果发送端Dout处于高（H）电平，则PMOS晶体管24截止。
在从图2A的上侧示出的第一保护IC接收信号的图2A的下侧示出的第二保护IC中，PMOS晶体管24的源极和背栅的电压等于VDD1，PMOS晶体管24的漏极的电压在图2A的下侧示出的第二保护IC中的内部参考电压发生器电路21发生的参考电压Vctl和VDD1之间波动。
因此，如图2B所示，当发送端Dout为L电平时，接收端CTLD接收的信号的电压等于VSS2，并且输出端Vout1等于VDD1。与此对比，当发送端Dout为H电平时，接收端CTLD接收的信号的电压等于VDD1，并且输出端Vout1的电压等于Vctl。
因此，如果从图2A的上侧示出的第一保护IC的发送端Dout输出的低（L）信号（=VSS2电压）通过图2A的下侧所示的第二保护IC的接收端CTLD提供给PMOS晶体管24的栅极，则PMOS晶体管24的栅极和漏极之间的电压（通常为最大电压）可以大约抑制在由VDD2-VDD1+Vctl得到的电压。
此外，只要参考电压Vctl具有足够的驱动后续电路的电压电平，则参考电压Vctl大约为1至2V是优选的。
因此，在此结构中，用于接收端CTLD的元件的耐电压性能大约是最大的电池单元电压和2V的总和是优选的。
在此结构中，由于图2A上侧所示的第一保护IC的输出的信号由图2A的下侧所示的第二保护IC的PMOS晶体管24的栅极接收，因此可以进行第一保护IC和第二保护IC之间的信号传输而不会引起第一保护IC和第二保护IC之间的电流流动。
因此，由于电流不在第一保护IC和第二保护IC之间流动，因此可以不需要内部或外部的电阻器来限制电流的流动。因此，可以抑制由于额外的外部元件引起的成本增加或布局区域的增加。
[第三实施例]
接下来，参照图3A和图3B描述根据第三实施例的信号发送接收电路的结构。
在根据第三实施例的信号发送接收电路中，为在图1A的上侧示出的第一实施例的第二保护IC提供了由两个信号接收晶体管组成的双信号接收晶体管。
如图3A所示，根据第三实施例的信号发送接收电路，包括内部参考电压发生器电路3、内部放电控制信号输出电路32、电阻器33和38、NMOS晶体管34和36、PMOS晶体管35和37、接收端CLTD以及发送端Dout。
根据第三实施例的信号发送接收电路配置来将从发送侧保护IC（即，图3A的下侧所示的第一保护电路）输出的信号发送到接收侧保护电路（即，图3A的上侧示出的第二保护电路）。在根据第三实施例的信号发送接收电路中，为发送过放电检测报告信号的发送侧保护IC提供内部放电控制信号输出电路32、PMOS晶体管35、NMOS晶体管36和发送端Dout，而为接收从发送侧保护IC发送的过放电检测报告信号的接收侧保护IC提供内部参考电压发生器电路31、电阻器33和38，NMOS晶体管34、PMOS晶体管37和接收端CLTD。
与图1A和图IB所示的根据第一实施例的信号发送接收电路类似，图3A和图3B示出了将第一保护IC（即，图3A的下侧示出的发送侧保护电路）检测出的电池的过放电状态发送到第二保护IC（即，图3A的上侧示出的接收侧保护电路）的信号发送接收电路的操作。注意，基于图3A的下侧示出的第一保护IC的发送端Dout的电压波动的、连接到NMOS晶体管34的漏极的输出端Vout2的电压波动与第一实施例中示出的输出端Vout1的电压波动相类似，因此省略其描述。
具体地，在根据第三实施例的信号发送接收电路中，图3A的上侧所示的第二保护IC包括通过添加新的电阻器38和新的PMOS晶体管37到图1A的上侧示出的第一实施例的第二保护IC得到的双信号接收晶体管。请注意，信号发送接收电路可以包括由三个或更多个信号接收晶体管组成的三重或以上的信号接收晶体管。
即，用作外部信号接收PMOS晶体管的PMOS晶体管37包括连接到接收端CTLD的栅极、连接到产生参考电压Vctl的内部参考电压发生器电路31的源极和连接到地（VSS2）的漏极。用作外部信号接收电阻器的电阻器38连接在PMOS晶体管37的漏极和地（VSS2）之间。用作外部信号接收输出端的输出端Vout1连接在电阻器38和PMOS晶体管37之间。
在此结构中，即使图3A的下侧示出的第一保护IC的发送端Dout在高（H）电平并且图3A上侧所示的第二保护IC的接收端CTLD等于VDD1，使得图3A上侧所示的第二保护IC的PMOS晶体管37截止；或者即使图3A的下侧示出的第一保护IC的发送端Dout在低（L）电平并且接收端CTLD等于VSS1使得图3A下侧所示的第一保护IC的PMOS晶体管37导通，也都供给VSS2到输出端Vout1。
此外，如果第一保护IC的发送端Dout从第二保护IC的接收端CTLD断开连接，并且从外部施加VDD2到VSS2的电压范围到第二保护IC的接收端CTLD，则可以发送不同状态的信号到内部电路。
例如，如图3B所示，如果发送端Dout=开路，接收端CTLD=输入VDD2，则供给VSS2到输出端Vout1，并且也到输出端Vout2，如果发送端Dout=开路，接收端CTLD=输入VSS2，则供给Vctl到输出端Vout1,并且供给VSS2到输出端Vout2。
[第四实施例]
接下来，参照图4A和图4B描述根据第四实施例的信号发送接收电路的结构。
在根据第四实施例的信号发送接收电路中，交换第三实施例的如图3A下侧示出的第一保护IC和如图3A上侧示出的第二保护IC。而且，在根据第四实施例的信号发送接收电路中，为在图2A的下侧示出的第二实施例的第二保护IC提供了由两个信号接收晶体管组成的双信号接收晶体管。
如图4A所示，根据第四实施例的信号发送接收电路，包括内部参考电压发生电路41、内部放电控制信号输出电路42、电阻器43和48、PMOS晶体管44和46、NMOS晶体管45和47、接收端CLTD和发送端Dout。
根据第四实施例的信号发送接收电路配置为将从发送侧保护IC（即，图4A上侧所示的第一保护电路）输出的信号发送到接收侧保护电路（即，图4A下侧示出的第二保护电路）。在根据第四实施例的信号发送接收电路中，为发送过放电检测报告信号的发送侧保护IC提供内部放电控制信号输出电路42、PMOS晶体管45、NMOS晶体管46和发送端Dout，而为接收从发送侧保护IC发送的过放电检测报告信号的接收侧保护IC提供内部参考电压发生器电路41、电阻器43和48，PMOS晶体管44、NMOS晶体管47和接收端CLTD。
与图2A和图2B所示的根据第二实施例的信号发送接收电路类似，图4A和图4B示出了将第一保护IC（即，图4A的上侧示出的发送侧保护电路）检测出的电池的过放电状态发送到第二保护IC（即，图4A的下侧示出的接收侧保护电路）的信号发送接收电路的操作。注意，基于图4A的上侧示出的第一保护IC的发送端Dout的电压波动的、连接到PMOS晶体管44的漏极的输出端Vout1的电压波动与第二实施例中示出的输出端Vout1的电压波动相类似，因此省略其描述。
具体地，在根据第四实施例的信号发送接收电路中，图4A的下侧所示的第二保护IC包括通过将新的电阻器48和新的NMOS晶体管47添加到图2A的下侧示出的第二实施例的第二保护IC而得到的双信号接收晶体管。注意，信号发送接收电路可以包括由三个或更多个信号接收晶体管组成的三重或以上的信号接收晶体管。
即，用作外部信号接收NMOS晶体管的NMOS晶体管47包括连接到接收端CTLD和PMOS晶体管44的栅极的栅极、连接到VDD1（即，源电压）的漏极和连接到产生参考电压Vctl的内部参考电压发生器电路41的源极。用作外部信号接收电阻器的电阻器48连接在NMOS晶体管47的漏极和VDD1（即，源电压）之间。用作外部信号接收输出端的输出端Vout2连接在电阻器48和NMOS晶体管47的漏极之间。
在此结构中，即使图4A的上侧示出的第一保护IC的发送端Dout在高（H）电平并且图4A下侧所示的第二保护IC的接收端CTLD等于VDD2，使得图4A下侧所示的第二保护IC的NMOS晶体管47导通；或者即使图4A的上侧示出的第一保护IC的发送端Dout在低（L）电平并且接收端CTLD等于VSS2，使得图4A上侧所示的第一保护IC的NMOS晶体管47截止，也都供给Vctl到输出端Vout2。
此外，如果第一保护IC的发送端Dout从第二保护IC的接收端CTLD断开连接，并且VDD2到VSS2的电压范围从外部施加到第二保护IC的接收端CTLD，则可以将不同状态的信号发送到内部电路。
例如，如图4B所示，如果发送端Dout=开路，接收端CTLD=输入VDD1，则供给VDD1到输出端Vout1，并且供给Vctl到输出端Vout2，如果发送端Dout=开路，接收端CTLD=输入VSS1，则供给VDD1到输出端Vout1,并且也到Vout2。
[第五实施例]
接下来，参照图5A和图5B描述根据第五实施例的信号发送接收电路的结构。
根据第五实施例的信号发送接收电路通过将NMOS晶体管53提供到如图1A上侧所示的第一实施例的第二保护IC以替换电阻器3来构成。
即，在根据第一实施例的信号发送接收电路中，在图1A的上侧所示的第二保护IC的接收反向器由NMOS晶体管4和电阻器3（参见图1A）实现。然而，在根据第五实施例的信号发送接收电路中，图5A上侧示出的第二保护IC的接收反向器由两个MOS晶体管53和54（参见图5A）的组合来实现。注意，该组合的两个MOS晶体管53和54可以基于后续的电路确定，并且可以是NMOS或PMOS晶体管。
只要与MOS晶体管和电阻器的组合来实现的接收反向器相比，两个MOS晶体管的组合用作具有低压、低电流和高精确度的恒定电流反向器来，则图5A的上侧示出的第二保护IC（即，接收侧保护IC）的接收侧恒定电流反向器由两个MOS晶体管的组合来实现是优选的。
[第六实施例]
接下来，参照图6A和图6B描述根据第六施例的信号发送接收电路的结构。
根据第六实施例的信号发送接收电路通过将PMOS晶体管63提供到如图2A下侧所示的第二实施例的第二保护IC以替换电阻器23来构成。
即，在根据第二实施例的信号发送接收电路中，在图2A的下侧所示的第二保护IC的接收反向器由PMOS晶体管24和电阻器23（参见图2A）实现。然而，在根据第六实施例的信号发送接收电路中，图5A下侧示出的第二保护IC的接收反向器由两个MOS晶体管63和64（参见图6A）的组合实现。注意，该组合的两个MOS晶体管63和64可以基于后续的电路确定，并且可以是NMOS或PMOS晶体管。
只要与MOS晶体管和电阻器的组合来实现的接收反向器相比，两个MOS晶体管的组合用作具有低压、低电流和高精确度的恒定电流反向器，则图6A的下侧示出的第二保护IC（即，接收侧保护IC）的接收侧恒定电流反向器由两个MOS晶体管的组合来实现是优选的。
[第七实施例]
接下来，参照图7A和图7B描述根据第七实施例的信号发送接收电路的结构。
如图7A所示，根据第七实施例的信号发送接收电路包括提供给如图7A上侧示出的第二保护IC（即，接收侧IC）的电阻器73和NMOS晶体管74，与图1A上侧示出的第一实施例的第二保护IC类似，并且还包括经配置来上拉电压到Vctl的新的内部上拉电阻器73a。此外，在如图7A下侧示出的根据第七实施例的信号发送接收电路的第一保护IC（即，发送侧IC）中，移除了提供给如图1A下侧示出的第一实施例的第一保护IC（即，发送侧IC）的PMOS晶体管5，使得如图7A下侧示出的第七实施例的第一保护IC只包括NMOS晶体管76。
利用这个结构，如果如图7A下侧所示的第一保护IC（即，发送侧电路）的NMOS晶体管76执行如图7B中所示的开漏输出（open drain output）（即，Dout=开路），则内部参考电压发生器电路71输出的参考电压Vc t l通过如图7A上侧所示的第二保护IC（即，接收侧电路）中的电阻器73a施加到接收端CTLD。因此，即使如图7A下侧所示的第一保护IC（即，发送侧电路）的NMOS晶体管76截止，也可以通过上拉接收端CTLD的电压到参考电压Vctl来稳定接收端CTLD的电压。因此，可以适当地控制输出端Vout1的信号。
[第八实施例]
接下来，参照图8A和图8B描述根据第八实施例的信号发送接收电路的结构。
如图8A所示，根据第八实施例的信号发送接收电路包括提供给如图8A下侧示出的第二保护IC（即，接收侧IC）的电阻器83和PMOS晶体管84，与图2A下侧示出的第二实施例的第二保护IC类似，并且还包括经配置来下拉电压到Vctl的新的内部下拉电阻器83a。此外，在如图8A上侧示出的根据第八实施例的信号发送接收电路的第一保护IC（即，发送侧IC）中，移除了提供给如图2A上侧示出的第二实施例的第一保护IC（即，发送侧IC）的NMOS晶体管26，使得如图8A上侧示出的第八实施例的第一保护IC只包括PMOS晶体管85。
利用这个机构，如果如图8A上侧所示的第一保护IC（即，发送侧电路）的PMOS晶体管85执行如图8B中所示的开漏输出（即，Dout=开路），则从内部参考电压发生器电路81输出的参考电压Vctl通过如图8A下侧所示的第二保护IC（即，接收侧电路）中的电阻器83a施加到接收端CTLD。因此，即使如图8A上侧所示的第一保护IC（即，发送侧电路）的PMOS晶体管85截止，也可以通过下拉接收端CTLD的电压到参考电压Vctl来稳定接收端CTLD的电压。因此，可以适当地控制输出端Vout1的信号。
[第九实施例]
接下来，参照图9A和图9B描述根据第九实施例的信号发送接收电路的结构。
如图9A所示，根据第九实施例的信号发送接收电路包括提供给如图9A上侧示出的第二保护IC（即，接收侧IC）的电阻器93和NMOS晶体管94，与图1A上侧示出的第一实施例的第二保护IC类似。此外，在如图9A下侧示出的根据第九实施例的信号发送接收电路的第一保护IC（即，发送侧IC）中，移除了提供给如图1A下侧示出的第一实施例的第一保护IC（即，发送侧IC）的PMOS晶体管5，使得如图9A下侧示出的第九实施例的第一保护IC只包括NMOS晶体管96。而且，将外部电阻器98连接到如图9A下侧所示的第一保护IC的发送端Dout的输出侧，以将电压上拉到VDD1。
利用这个结构，如果如图9A下侧所示的第一保护IC（即，发送侧电路）的NMOS晶体管96执行如图9B中所示的开漏输出（即，Dout=开路），则电压VDD1通过外部电阻器98施加到如图9A上侧所示的第二保护IC（即，接收侧电路）的发送端Dout。因此，即使如图9A下侧所示的第一保护IC（即，发送侧电路）的NMOS晶体管96截止，也可以通过上拉发送端Dout的电压到电压VDD1来稳定接收端CTLD的电压。因此，可以适当地控制输出端Vout1的信号。
[第十实施例]
接下来，参照图10A和图10B描述根据第十实施例的信号发送接收电路的结构。
如图10A所示，根据第十实施例的信号发送接收电路包括提供给如图10A下侧示出的第二保护IC（即，接收侧IC）的电阻器103和PMOS晶体管104，与图2A下侧示出的第二实施例的第二保护IC类似。此外，在如图10A上侧示出的根据第十实施例的信号发送接收电路的第一保护IC（即，发送侧IC）中，移除了提供给如图2A上侧示出的第二实施例的第一保护IC（即，发送侧IC）的NMOS晶体管26，使得如图10A上侧示出的第十实施例的第一保护IC只包括PMOS晶体管105。而且，将外部电阻器108连接到如图10A上侧所示的第一保护IC的发送端Dout的输出侧，以将电压下拉到VSS2。
利用这个结构，如果如图10A上侧所示的第一保护IC（即，发送侧电路）的PMOS晶体管105执行如图10B中所示的开漏输出（即，Dout=开路），则电压VSS2通过外部电阻器108施加到如图10A上侧所示的第一保护IC（即，发送侧电路）的发送端Dout。因此，即使如图10A上侧所示的第一保护IC（即，发送侧电路）的PMOS晶体管105截止，可以通过下拉发送端Dout的电压到电压VSS2来稳定发送端Dout的电压。因此，可以适当地控制输出端Vout1的信号。
如以上参照图1A至图10B所描述的，在根据第一至第十实施例的信号发送接收电路中，当信号在第一和第二保护IC之间发送和接收时，接收侧IC（即，第二保护IC）的MOS晶体管的栅极以外的节点的电压由接收侧IC内的参考电压等抑制。因此，根据第一至第十实施例的信号发送接收电路，可以不需要具有更高耐电压性能的元件。
即，如图1A和图1B所示，在信号发送接收电路中，发送侧电路包括具有栅极和漏极并且经配置来由低电平信号导通的PMOS晶体管5，所述低电平信号从内部放电控制信号输出电路2输入到PMOS晶体管5的栅极；具有连接到PMOS晶体管5的栅极的栅极、连接到PMOS晶体管5的漏极的漏极和连接到地（VSS1）的源极并且经配置来由从发送电路供给到NMOS晶体管6的栅极的高信号导通的发送侧NMOS晶体管6；以及连接到NMOS晶体管6和PMOS晶体管5的各自的漏极的发送端Dout，接收侧电路包括连接到发送端Dout的接收端CTLD；具有连接到接收端CTLD的栅极、连接到生成参考电压Vctl的参考电压发生器电路1的漏极和连接到地（VSS2）的源极的接收侧NMOS晶体管4；连接在NMOS晶体管4和产生参考电压Vctl的参考电压发生器电路1之间的电阻器3；和连接在电阻器3和NMOS晶体管4之间的输出端Vout1。
或者，如图2A和图2B，在信号发送接收电路，发送侧电路包括其具有栅极和漏极并且经配置来由从发送电路供给到PMOS晶体管25的栅极的低电平信号来导通的发送侧PMOS晶体管25；具有连接到PMOS晶体管25的栅极的栅极、连接到PMOS晶体管25的漏极的漏极和连接到地（VSS2）的源极并且经配置来由从发送电路供给到NMOS晶体管26的栅极的高信号导通的发送侧NMOS晶体管26；以及连接到NMOS晶体管26和PMOS晶体管25的各自的漏极的发送端Dout，接收侧电路包括连接到发送端Dout的接收端CTLD；具有连接到接收端CTLD的栅极、连接到产生参考电压Vctl的参考电压发生器电路21的源极的接收侧PMOS晶体管24；连接在PMOS晶体管24和产生参考电压Vc t l的参考电压发生器电路21之间的电阻器23；以及连接在电阻器23和PMOS晶体管24之间的输出端Vout1。
利用这种结构，可以施加（添加）足够低的电压（Vctl）到接收从发送侧IC输出的信号的接收侧IC的晶体管的源极、漏极和背栅，从而反向器反转接收侧IC的晶体管的源极、漏极和背栅的电压。因此，即使发送侧IC的输出信号在发送侧IC的电压VDD和VSS之间充分波动，接收侧IC的晶体管最多接收VDD+Vctl得到的电压。
此外，由于信号由MOS晶体管的栅极接收，因此电流不会从发送侧IC流到接收侧IC。
此外，如图3A至图4B所示，由于信号发送接收电路包括输入信号所供给到的多个反向器，因此可以以各种方式控制供给到接收侧IC的信号。即，由于多个晶体管容易地管理所接收的信号，因此供给到接收侧IC的信号可以以各种方式控制。
此外，如图7A至图8B所示，如果信号发送接收电路包括开漏输出电路并且输出是开路状态，则可以通过使参考电压发生器电路上拉或下拉接收端的电压来稳定（防止不稳定）接收端的电压。
即，即使发送侧输出电路具有开漏输出结构并且输出是开路状态，可以通过使电阻器等上拉或下拉接收端的电压来稳定接收端的电压。因此，可以适当地控制供给到接收端的信号。
此外，如图9A至图10B所示，如果信号发送接收电路包括开漏输出电路并且输出是开路状态，则可以通过允许开漏电路中提供的外部电阻器等上拉或下拉接收端的电压来稳定（防止不稳定）接收端。因此，可以适当地控制供给到接收端的信号。
即，即使发送侧输出电路具有开漏输出结构并且输出是在开路状态，可以通过使外部电阻器等将接收端的电压上拉或下拉到发送侧VDD或VSS来稳定接收端的电压。因此，可以适当地控制供给到接收端的信号，而不会使电流在发送侧IC和接收侧IC之间流动。
因此，根据实施例的信号发送接收电路可以不需要耐高电压元件来承受两个电池单元的总电压，因此，可以简化制造过程，并且可以降低制造成本。
此外，使用耐高电压元件通常会增加布局面积。然而，根据实施例的信号发送接收电路，可以不需要承受两个电池单元的总电压的耐高电压性元件。因此，可以减小布局面积。
此外，保护包括串联连接的蓄电池的电池组（或单元组）免于过充电或过放电的蓄电池保护电路，包括监测蓄电池块的输出电压波动并且通过级联连接检测结果输出端从检测结果输出端输出检测结果的多个保护电路；和具有图1A至图10B所示的结构之一的信号发送接收电路来在多个保护电路之间发送和接收检测结果信号。利用这个结构，蓄电池保护电路可以做得更小，并可以具有提高的性能。
注意，第一至第十实施例不限于参照图1A至图10B描述的那些示例，可以做出各种更改和变化而不脱离本发明的范围。例如，在第一至第十实施例中，对过放电状态的传输被用作描述传输检测信号的信号发送接收电路的示例。然而，如第一实施例的描述中所示出的，也可以在根据第二至第十实施例的发送接收电路中传输过充电状态而非过放电状态。
根据第一至第十实施例，提供了一种不引起电流在多个保护电路之间流动并且不使用耐高压元件的具有多个保护电路的蓄电池保护电路。利用这个结构，能够抑制处理成本、布局面积、元件成本或蓄电池保护电路的安装面积的增加。
此外，本发明不限于这些实施例，但可以做出各种变化和修改而不脱离本发明的范围。
本申请是基于2010年3月18日向日本专利局提交的2010-062389号日本申请的优先权，通过引用方式将其全部内容合并在此。

Claims (10)

1.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，
第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及
发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极，
电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，以及
输出端，连接在所述电阻器和所述第三MOS晶体管之间。
2.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，
第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及
发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且配置来接收从其所述发送端发送的信号，
第三MOS晶体管，具有连接到所述接收端的栅极和连接到参考电压发生器电路的漏极，
电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，以及
输出端，连接在所述电阻器和所述第三MOS晶体管之间。
3.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，
第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及
发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其发送端发送的信号，
第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极，
电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第三MOS晶体管之间，
第四MOS晶体管，具有连接到所述接收端的栅极、连接到地的漏极和连接到所述参考电压发生器电路的源极，
外部信号接收电阻器，连接在所述第四MOS晶体管和地之间，以及
外部信号接收输出端，连接在所述外部信号接收电阻器和所述第四MOS晶体管之间。
4.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，
第二MOS晶体管，具有连接到所述第一MOS晶体管的栅极的栅极、连接到所述第一MOS晶体管的漏极的漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及
发送端，连接到所述第一MOS晶体管和所述第二MOS晶体管的各自的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第三MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极，
电阻器，连接在所述第三MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第三MOS晶体管之间，
第四MOS晶体管，具有连接到所述第三MOS晶体管的栅极、连接到所述第二电路的源电压的漏极和连接到所述参考电压发生器电路的源极，
外部信号接收电阻器，连接在所述第四MOS晶体管和所述第二电路的所述源电压之间，以及
外部信号接收输出端，连接在所述外部信号接收电阻器和所述第四MOS晶体管之间。
5.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极、漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，以及
发送端，连接到所述第一MOS晶体管的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压发生器电路的漏极和连接到地的源极，
电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第二MOS晶体管之间，以及
外部信号接收电阻器，连接在所述接收端和所述参考电压发生器电路之间。
6.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，
发送端，连接到所述第一MOS晶体管的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第二MOS晶体管，具有连接到所述接收端的栅极和连接到参考电压发生器电路的漏极，
电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第二MOS晶体管之间，以及
外部信号接收电阻器，连接在所述接收端和所述参考电压发生器电路之间。
7.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极、漏极和连接到地的源极，并且经配置来由供给到其栅极的高信号导通，
发送端，连接到所述第一MOS晶体管的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第二MOS晶体管，具有连接到所述接收端的栅极、连接到参考电压
发生器电路的漏极和连接到地的源极，
电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第二MOS晶体管之间，以及
外部上拉电阻器，连接到所述第一电路的所述发送端。
8.一种信号发送接收电路，包括：
第一电路，包括
第一MOS晶体管，具有栅极和漏极，并且经配置来由供给到其栅极的低信号导通，以及
发送端，连接到所述第一MOS晶体管的漏极，并且经配置来发送信号；以及
第二电路，包括
接收端，连接到所述第一电路的所述发送端，并且经配置来接收从其所述发送端发送的信号，
第二MOS晶体管，具有连接到所述接收端的栅极和连接到参考电压发生器电路的漏极，
电阻器，连接在所述第二MOS晶体管和所述参考电压发生器电路之间，
输出端，连接在所述电阻器和所述第二MOS晶体管之间，以及
外部下拉电阻器，连接到所述第一电路的所述发送端。
9.如权利要求1-8中任意一项所述的信号发送接收电路，其中
所述电阻器由NMOS晶体管和PMOS晶体管之一构成。
10.一种蓄电池保护电路，用于保护包括串联连接的蓄电池的电池组或者单元组免于过充电或者过放电，所述蓄电池保护电路包括：
多个保护电路，用于监测所述蓄电池块的输出电压波动，并通过级联连接检测结果输出端来从检测结果输出端输出检测结果；以及
如权利要求1至9中任意一项所述的信号发送接收电路，用于在多个保护电路之间发送和接收检测结果信号。
CN201180024685.8A 2010-03-18 2011-03-14 信号发送-接收控制电路和蓄电池保护电路 Expired - Fee Related CN102906960B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-062389 2010-03-18
JP2010062389A JP2011199981A (ja) 2010-03-18 2010-03-18 信号送受信制御回路と２次電池保護回路
PCT/JP2011/056507 WO2011115235A1 (en) 2010-03-18 2011-03-14 Signal transmitting-receiving control circuit and secondary battery protection circuit

Publications (2)

Publication Number Publication Date
CN102906960A true CN102906960A (zh) 2013-01-30
CN102906960B CN102906960B (zh) 2015-05-13

Family

ID=44649316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180024685.8A Expired - Fee Related CN102906960B (zh) 2010-03-18 2011-03-14 信号发送-接收控制电路和蓄电池保护电路

Country Status (7)

Country Link
US (1) US9136847B2 (zh)
EP (1) EP2548284A4 (zh)
JP (1) JP2011199981A (zh)
KR (1) KR101486126B1 (zh)
CN (1) CN102906960B (zh)
CA (1) CA2793528A1 (zh)
WO (1) WO2011115235A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6310640B2 (ja) * 2013-04-24 2018-04-11 ローム株式会社 蓄電素子監視回路、充電システム、及び集積回路
KR101830281B1 (ko) * 2015-08-20 2018-02-20 주식회사 아이티엠반도체 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
FR3052608B1 (fr) * 2016-06-13 2018-06-15 Sagemcom Energy & Telecom Sas Systeme d'alimentation comprenant une unite de gestion principale et une unite de gestion de reserve
KR101821327B1 (ko) * 2017-05-30 2018-01-24 콘티넨탈 오토모티브 게엠베하 암전류 저감이 가능한 입력 회로
JP6614388B1 (ja) * 2019-05-31 2019-12-04 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
CN113934673B (zh) * 2021-12-16 2022-03-08 知迪汽车技术(北京)有限公司 一种数据传输隔离电路及数据传输设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066203A (ja) * 1992-06-16 1994-01-14 Mitsubishi Electric Corp 出力回路
JP2004112424A (ja) * 2002-09-19 2004-04-08 Ricoh Co Ltd レシーバ回路
JP2006029895A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 電池電圧監視用集積回路および電池電圧監視システム
CN201365118Y (zh) * 2009-02-03 2009-12-16 赛芯微电子（苏州）有限公司 高集成度电池保护电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118815A (ja) 1986-11-06 1988-05-23 Fujitsu Ltd 停電処理方式
JPH02226760A (ja) * 1989-02-27 1990-09-10 Nissan Motor Co Ltd 半導体論理回路
JP3347300B2 (ja) 1999-06-10 2002-11-20 エヌイーシートーキン栃木株式会社 シリーズ接続電池用保護回路及び該保護回路を備えた電池パック並びにバックアップ電源装置
JP2001308201A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体デバイスシミュレーション装置及び方法並びにそのシミュレーションプログラムを記録した記録媒体
US6392465B1 (en) * 2000-12-18 2002-05-21 National Semiconductor Corporation Sub-threshold CMOS integrator
JP4080408B2 (ja) * 2003-10-07 2008-04-23 松下電器産業株式会社 電池用保護ｉｃおよびそれを利用した電池パック
JP4836183B2 (ja) * 2006-02-15 2011-12-14 株式会社日立超エル・エス・アイ・システムズ 充放電監視装置及び半導体集積回路
JP5123585B2 (ja) 2007-07-06 2013-01-23 セイコーインスツル株式会社 バッテリ保護ｉｃ及びバッテリ装置
ATE551767T1 (de) 2007-07-06 2012-04-15 Seiko Instr Inc Schaltung zur überwachung eines batteriestatus und batterievorrichtung
JP5177399B2 (ja) 2007-07-13 2013-04-03 株式会社リコー 面発光レーザアレイ、光走査装置及び画像形成装置
JP2009055755A (ja) 2007-08-29 2009-03-12 Ricoh Co Ltd 二次電池保護用半導体装置
CN102664348B (zh) 2007-11-14 2014-12-31 株式会社理光 表面发射激光器及阵列、光学扫描装置、成像设备、光学传输模块和系统
KR20130006705A (ko) 2008-02-12 2013-01-17 가부시키가이샤 리코 면 발광 레이저 소자, 면 발광 레이저 어레이, 광 주사 장치, 및 화상 형성 장치
CN102983498B (zh) 2008-05-02 2015-04-22 株式会社理光 激光器件及具有激光器件的阵列、设备、模块和系统
JP5211948B2 (ja) 2008-09-04 2013-06-12 ソニー株式会社 集積装置および電子機器
JP5431842B2 (ja) 2008-10-21 2014-03-05 セイコーインスツル株式会社 バッテリ状態監視回路及びバッテリ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066203A (ja) * 1992-06-16 1994-01-14 Mitsubishi Electric Corp 出力回路
JP2004112424A (ja) * 2002-09-19 2004-04-08 Ricoh Co Ltd レシーバ回路
JP2006029895A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 電池電圧監視用集積回路および電池電圧監視システム
US20070145951A1 (en) * 2004-07-14 2007-06-28 Renesas Technology Corp. Battery-voltage monitoring integrated-circuit and battery-voltage monitoring system
CN201365118Y (zh) * 2009-02-03 2009-12-16 赛芯微电子（苏州）有限公司 高集成度电池保护电路

Also Published As

Publication number Publication date
EP2548284A4 (en) 2015-05-06
CA2793528A1 (en) 2011-09-22
EP2548284A1 (en) 2013-01-23
US9136847B2 (en) 2015-09-15
KR101486126B1 (ko) 2015-01-23
CN102906960B (zh) 2015-05-13
KR20120129985A (ko) 2012-11-28
US20130002204A1 (en) 2013-01-03
WO2011115235A1 (en) 2011-09-22
JP2011199981A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5431842B2 (ja) バッテリ状態監視回路及びバッテリ装置
CN102906960B (zh) 信号发送-接收控制电路和蓄电池保护电路
US8058845B2 (en) Battery state monitoring circuit and battery apparatus
EP2193588B1 (en) Multi-cell protection circuit and method
US8471526B2 (en) Protection device for secondary batteries, and battery pack and electronic equipment employing same
US9018906B2 (en) Battery pack
CN105074484B (zh) 电池管理系统
US20130113493A1 (en) Protective semiconductor apparatus for an assembled battery, a battery pack including the protective semiconductor apparatus, and an electronic device
KR20120054866A (ko) 배터리 팩 및 이의 제어방법
US8482257B2 (en) Battery state monitoring circuit and battery device
CN103178499B (zh) 具有零伏充电功能的可充电电池保护电路
CN102403760B (zh) 保护电路
US8138719B2 (en) Battery state monitoring circuit and battery device
CN101222147A (zh) 电压反接保护电路
CN217307274U (zh) 电池保护电路和电池保护系统
US9804229B2 (en) Voltage measuring apparatus
JP2024035458A (ja) 二次電池保護集積回路、電源システム及びバッテリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150311

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150311

Address after: Osaka Japan

Applicant after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Ricoh Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150513

Termination date: 20160314