JP2024035458A - 二次電池保護集積回路、電源システム及びバッテリ装置 - Google Patents

二次電池保護集積回路、電源システム及びバッテリ装置 Download PDF

Info

Publication number
JP2024035458A
JP2024035458A JP2022139926A JP2022139926A JP2024035458A JP 2024035458 A JP2024035458 A JP 2024035458A JP 2022139926 A JP2022139926 A JP 2022139926A JP 2022139926 A JP2022139926 A JP 2022139926A JP 2024035458 A JP2024035458 A JP 2024035458A
Authority
JP
Japan
Prior art keywords
terminal
level
secondary battery
discharge
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022139926A
Other languages
English (en)
Inventor
剛史 山口
順司 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2022139926A priority Critical patent/JP2024035458A/ja
Priority to CN202310908630.8A priority patent/CN117650593A/zh
Priority to US18/366,265 priority patent/US20240079888A1/en
Priority to KR1020230104164A priority patent/KR20240032628A/ko
Publication of JP2024035458A publication Critical patent/JP2024035458A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

【課題】パワーダウン状態の解除の利便性の向上。【解決手段】第１電源端子及び第２電源端子を備え、前記第１電源端子が二次電池の第１電極に接続され、かつ、前記第２電源端子が前記二次電池の第２電極に接続されているとき、前記第１電極に接続される放電経路に直列に挿入される放電制御トランジスタにより前記放電経路を遮断することで前記二次電池を保護する二次電池保護集積回路であって、入力端子と、出力端子と、前記入力端子のレベルが第１レベルから変化すると、前記放電制御トランジスタをオフにし、かつ、前記出力端子と前記第１電源端子との間を接続する放電遮断状態に遷移させる制御回路と、を備え、前記制御回路は、前記放電遮断状態において、前記入力端子のレベルが前記第１レベルとは異なる第２レベルから変化すると、前記放電制御トランジスタをオンにする、二次電池保護集積回路。【選択図】図１

Description

本開示は、二次電池保護集積回路、電源システム及びバッテリ装置に関する。
従来、二次電池の負極と、負荷のグランドに接続されるマイナス端子との間の充放電電流経路に挿入される放電ＦＥＴをオフすることによって、前記二次電池を保護する回路が知られている（例えば、特許文献１を参照）。この回路は、制御信号が入力される端子を備え、当該端子に制御信号が入力されると、自身をパワーダウン状態にするとともに前記放電ＦＥＴをオフすることによって、前記二次電池の電力消費を抑制するものである。
特開２０１２－２６７４０７号公報
しかしながら、従来の技術では、パワーダウン状態を解除するには充電器を接続する必要がある。そのため、充電器が無ければパワーダウン状態を解除できず、使い勝手が良くない場合がある。
本開示は、パワーダウン状態の解除の利便性が向上する技術を提供する。
本開示の第１態様として、
第１電源端子及び第２電源端子を備え、
前記第１電源端子が二次電池の第１電極に接続され、かつ、前記第２電源端子が前記二次電池の第２電極に接続されているとき、前記第１電極に接続される放電経路に直列に挿入される放電制御トランジスタにより前記放電経路を遮断することで前記二次電池を保護する二次電池保護集積回路であって、
入力端子と、
出力端子と、
前記入力端子のレベルが第１レベルから変化すると、前記放電制御トランジスタをオフにし、かつ、前記出力端子と前記第１電源端子との間を接続する放電遮断状態に遷移させる制御回路と、を備え、
前記制御回路は、前記放電遮断状態において、前記入力端子のレベルが前記第１レベルとは異なる第２レベルから変化すると、前記放電制御トランジスタをオンにする、二次電池保護集積回路が提供される。
本開示の第２態様として、
第１電源端子及び第２電源端子を備え、
前記第１電源端子が二次電池の第１電極に接続され、かつ、前記第２電源端子が前記二次電池の第２電極に接続されているとき、前記第１電極に接続される放電経路に直列に挿入される放電制御トランジスタにより前記放電経路を遮断することで前記二次電池を保護する二次電池保護集積回路であって、
入出力端子と、
前記入出力端子のレベルが第１レベルから変化すると、前記放電制御トランジスタをオフにし、かつ、前記入出力端子と前記第１電源端子との間を接続する放電遮断状態に遷移させる制御回路と、を備え、
前記制御回路は、前記放電遮断状態において、前記入出力端子のレベルが前記第１レベルとは異なる第２レベルから変化すると、前記放電制御トランジスタをオンにする、二次電池保護集積回路が提供される。
本開示によれば、パワーダウン状態の解除の利便性が向上する。
第１実施形態の電源システムの一構成例を示す図である。 第１実施形態の電源システムの一動作例を示すタイミングチャートである。 第２実施形態の電源システムの一構成例を示す図である。 第２実施形態の電源システムの一動作例を示すタイミングチャートである。 第２実施形態の二次電池保護集積回路内の制御回路の一構成例を示す図である。 第３実施形態の電源システムの一構成例を示す図である。 第３実施形態の電源システムの一動作例を示すタイミングチャートである。 第３実施形態の二次電池保護集積回路内の制御回路の一構成例を示す図である。 第４実施形態の電源システムの一構成例を示す図である。 第４実施形態の電源システムの一動作例を示すタイミングチャートである。 第５実施形態の電源システムの一構成例を示す図である。 第５実施形態の電源システムの一動作例を示すタイミングチャートである。
以下、本開示の実施形態を図面に従って説明する。
＜第１実施形態＞
図１は、第１実施形態の電源システムの一構成例を示す図である。図１に示す電源システム４０１は、二次電池７０を電源とするシステムである。電源システム４０１は、バッテリ装置１０１、外部回路３４０及びＵＳＢポート３１０を備える。外部回路３４０及びＵＳＢポート３１０は、電子機器３０１に備えられる。
バッテリ装置１０１は、二次電池７０及び電池保護回路８０を備える。二次電池７０及び電池保護回路８０は、バッテリ装置１０１に内蔵される。バッテリ装置１０１は、電子機器３０１に内蔵されてもよいし、外付けされてもよい。バッテリ装置１０１は、例えば、電池パックである。
二次電池７０は、充放電可能な電池の一例である。二次電池７０は、端子Ｐ＋と端子Ｐ－に接続される電子機器３０１（又は、ＵＳＢポート３１０の端子ＶＢＵＳと端子ＧＮＤに接続される不図示の負荷）に電力を供給する。二次電池７０は、端子Ｐ＋と端子Ｐ－に接続される充電器（又は、ＵＳＢポート３１０の端子ＶＢＵＳと端子ＧＮＤに接続される充電器）によって充電されることが可能である。二次電池７０の具体例として、リチウムイオン電池やリチウムポリマ電池などが挙げられる。二次電池７０は、正極７１と負極７２を有する。
電子機器３０１は、バッテリ装置１０１の二次電池７０を電源とする負荷の一例である。電子機器３０１の具体例として、携帯電話、スマートフォン、タブレット、イヤホンなどのポータブル機器が挙げられる。電子機器３０１は、これらの機器に限られない。
電池保護回路８０は、二次電池７０を電源として動作する二次電池保護回路の一例であり、二次電池７０の充放電を制御することによって二次電池７０を過充電や過放電等から保護する。電池保護回路８０は、端子Ｐ＋、端子Ｐ－、端子Ｂ＋、端子Ｂ－、端子Ｓ－、端子ＰＳＡ、抵抗素子Ｒｐｕ、スイッチ回路３および保護ＩＣ２０１を備える。
端子Ｐ＋は、負荷プラス端子の一例であり、電子機器３０１の電源線３１１が接続される。端子Ｐ－は、負荷マイナス端子の一例であり、電子機器３０１のグランド線３１２が接続される。端子Ｂ＋は、電池プラス端子の一例であり、二次電池７０の正極７１に接続される。端子Ｂ－は、電池マイナス端子の一例であり、二次電池７０の負極７２に接続される。
端子Ｂ＋と端子Ｐ＋とは、プラス側電流経路４によって接続されている。プラス側電流経路４は、端子Ｂ＋と端子Ｐ＋との間の電源経路である。プラス側電流経路４は、二次電池７０の充電電流が流れる充電経路又は二次電池７０の放電電流が流れる放電経路として機能する。プラス側電流経路４は、二次電池７０の正極７１と端子Ｐ＋との間の充放電電流経路の一例である。
端子Ｂ－と端子Ｐ－とは、マイナス側電流経路５によって接続されている。マイナス側電流経路５は、端子Ｂ－と端子Ｐ－との間の電流経路である。マイナス側電流経路５は、二次電池７０の充電電流が流れる充電経路又は二次電池７０の放電電流が流れる放電経路として機能する。マイナス側電流経路５は、二次電池７０の負極７２と端子Ｐ－との間の充放電電流経路の一例である。
スイッチ回路３は、端子Ｂ－と端子Ｐ－との間のマイナス側電流経路５に直列に挿入される。スイッチ回路３は、例えば、充電制御トランジスタ１と放電制御トランジスタ２を備え、充電制御トランジスタ１と放電制御トランジスタ２が直列に接続された直列回路である。充電制御トランジスタ１は、二次電池７０の充電経路を遮断する充電経路遮断部の一例である。放電制御トランジスタ２は、二次電池７０の放電経路を遮断する放電経路遮断部の一例である。
図示の場合、充電制御トランジスタ１は、二次電池７０の充電電流が流れるマイナス側電流経路５を遮断し、放電制御トランジスタ２は、二次電池７０の放電電流が流れるマイナス側電流経路５を遮断する。充電制御トランジスタ１及び放電制御トランジスタ２は、マイナス側電流経路５を導通するか遮断するか切り替えるスイッチング素子であり、マイナス側電流経路５に直列に挿入されている。充電制御トランジスタ１及び放電制御トランジスタ２は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
充電制御トランジスタ１は、ドレインとソースとの間に、二次電池７０の充電電流の向きとは逆の向きを順方向とする寄生ダイオード１ａを有する。充電制御トランジスタ１は、充電制御トランジスタ１の寄生ダイオード１ａの順方向が二次電池７０の放電電流の流れる方向に一致するようにマイナス側電流経路５に直列に挿入されたスイッチ素子である。
放電制御トランジスタ２は、ドレインとソースとの間に、二次電池７０の放電電流の向きとは逆の向きを順方向とする寄生ダイオード２ａを有する。放電制御トランジスタ２は、放電制御トランジスタ２の寄生ダイオード２ａの順方向が二次電池７０の充電電流の流れる方向に一致するようにマイナス側電流経路５に直列に挿入されたスイッチ素子である。
保護ＩＣ２０１は、二次電池保護集積回路の一例である。保護ＩＣ２０１は、二次電池７０を電源として動作する。保護ＩＣ２０１は、例えば、二次電池７０の正極７１と負極７２との間の電池電圧（"セル電圧"とも称する）で動作する集積回路（ＩＣ）である。
保護ＩＣ２０１は、スイッチ回路３を制御することによって、二次電池７０を過放電等から保護する。例えば、保護ＩＣ２０１は、充電制御トランジスタ１をオフにすることによって、二次電池７０を充電異常（例えば、過充電、充電方向の過電流（充電過電流）など）から保護する。一方、保護ＩＣ２０１は、放電制御トランジスタ２をオフにすることによって、二次電池７０を放電異常（例えば、過放電、放電方向の過電流（放電過電流）など）から保護する。
保護ＩＣ２０１は、例えば、充電制御端子（端子ＣＯＵＴ）、放電制御端子（端子ＤＯＵＴ）、監視端子（端子Ｖ－）、電源端子（端子ＶＤＤ）、グランド端子（端子ＶＳＳ）、電流検出端子（端子ＣＳ）、入力端子（端子ＰＳ）及び出力端子（端子ＳＷＬ）を備える。これらの端子は、保護ＩＣ２０１の内部回路を保護ＩＣ２０１の外部と接続するための外部接続端子である。
端子ＣＯＵＴは、充電制御トランジスタ１のゲート（制御端子）に接続され、充電制御トランジスタ１をオン及びオフさせる信号を出力する。端子ＤＯＵＴは、放電制御トランジスタ２のゲート（制御端子）に接続され、放電制御トランジスタ２をオン及びオフさせる信号を出力する。
端子Ｖ－は、端子Ｐ－の電位の監視に使用され、端子Ｐ－に接続されている。端子Ｖ－は、例えば、保護ＩＣ２０１内の検出回路が電子機器３０１又は充電器の接続の有無を監視するのに使用される。端子Ｖ－は、スイッチ回路３と端子Ｐ－との間においてマイナス側電流経路５に接続されている。
端子ＶＤＤは、保護ＩＣ２０１の電源端子であり、二次電池７０の正極７１及びプラス側電流経路４に接続されている。端子ＶＳＳは、保護ＩＣ２０１のグランド端子であり、二次電池７０の負極７２及びマイナス側電流経路５に接続されている。端子ＶＳＳは、スイッチ回路３と端子Ｂ－との間においてマイナス側電流経路５に接続されている。換言すれば、端子ＶＳＳは、放電制御トランジスタ２と負極７２との間においてマイナス側電流経路５に接続されている。この例では、端子ＶＳＳは、センス抵抗６と負極７２との間においてマイナス側電流経路５に接続されている。
端子ＣＳは、スイッチ回路３の放電制御トランジスタ２とセンス抵抗６との間においてマイナス側電流経路５に接続されている。センス抵抗６は、スイッチ回路３と端子Ｂ－との間においてマイナス側電流経路５に直列に挿入される電流検出抵抗である。センス抵抗６は、放電制御トランジスタ２と負極７２との間においてマイナス側電流経路５に直列に挿入されている。
端子ＰＳは、端子ＰＳＡと抵抗素子Ｒｐｕに接続されている。端子ＰＳは、抵抗素子Ｒｐｕを介して、スイッチ回路３と端子Ｐ－との間においてマイナス側電流経路５に接続されている。端子ＰＳは、保護ＩＣ２０１の消費電力を削減する指令信号（強制シャットダウン信号）が端子ＰＳＡを経由して入力される。
端子ＳＷＬは、端子Ｓ－に接続されている。端子ＳＷＬと端子ＶＳＳは、保護ＩＣ２０１の内部において、内部スイッチ３１及び内部抵抗３２を介して接続されている。内部スイッチ３１及び内部抵抗３２は、保護ＩＣ２０１に内蔵されている。
保護ＩＣ２０１は、二次電池７０の保護動作を行う。保護ＩＣ２０１は、異常検出回路２０及び制御回路２１を備える。異常検出回路２０は、二次電池７０の電流又は電圧の異常を検出する手段の一例である。制御回路２１は、異常検出回路２０による異常検出結果に基づいて、スイッチ回路３の充電制御トランジスタ１又は放電制御トランジスタ２のオンオフを制御するスイッチ制御回路を有する。制御回路２１及びスイッチ制御回路は、例えば、論理回路によって構成される。
異常検出回路２０は、端子ＶＤＤと端子ＶＳＳとの間の電源電圧Ｖｄを監視する。制御回路２１は、所定の過充電検出電圧ＶＤＥＴ１よりも高い電源電圧Ｖｄが異常検出回路２０により検出されると、充電制御トランジスタ１をオフにする。制御回路２１は、所定の過充電復帰電圧ＶＲＥＴ１よりも低い電源電圧Ｖｄが異常検出回路２０により検出されると、充電制御トランジスタ１をオンにする。制御回路２１は、所定の過放電検出電圧ＶＤＥＴ２よりも低い電源電圧Ｖｄが異常検出回路２０により検出されると、放電制御トランジスタ２をオフにする。制御回路２１は、所定の過放電復帰電圧ＶＲＥＴ２よりも高い電源電圧Ｖｄが異常検出回路２０により検出されると、放電制御トランジスタ２をオンにする。
外部回路３４０は、抵抗素子Ｒｐｄ、スイッチ４０、システム回路４１、ＰＭＩＣ４２及び電圧制御スイッチ４３を備える。外部回路３４０は、例えば、電子機器３０１の電源回路である。
スイッチ４０は、保護ＩＣ２０１の外部に設けられ、端子ＰＳと端子ＳＷＬとの間を接続するか遮断するか切り替える素子である。この例では、スイッチ４０は、バッテリ装置１０１の外部に設けられている。スイッチ４０と抵抗素子Ｒｐｄとの直列回路は、端子Ｓ－と端子ＰＳＡとの間に直列に挿入されている。スイッチ４０は、例えば、ユーザの操作によりオン又はオフされる素子である。スイッチ４０は、例えば、電子機器３０１の電源スイッチである。スイッチ４０は、電源スイッチ以外のスイッチでもよい。
システム回路４１は、所定の条件が成立すると、強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、電源線３１１とグランド線３１２との間の内部電源電圧で動作する。ＧＰＩＯは、汎用入出力を意味する。
ＰＭＩＣ４２は、電源線３１１とグランド線３１２との間の内部電源電圧を所定の目標電圧値に電圧制御スイッチ４３により制御するパワーマネージメント集積回路である。ＰＭＩＣ４２は、端子ＶＢＵＳと端子ＧＮＤとの間の外部電圧を降圧又は昇圧して電源線３１１とグランド線３１２との間の内部電源電圧を生成する。または、ＰＭＩＣ４２は、電源線３１１とグランド線３１２との間の内部電源電圧を降圧又は昇圧して端子ＶＢＵＳと端子ＧＮＤとの間の外部電圧を生成する。
図２は、第１実施形態の電源システムの一動作例を示すタイミングチャートである。図２は、保護ＩＣ２０１の動作モードの遷移を表す。次に、図１を参照して、図２について説明する。
図２において、「ＧＰＩＯ」は、端子ＧＰＩＯの電圧レベルを表す。「Power switch」は、スイッチ４０のオン又はオフの状態を表す。「ＰＳ」は、端子ＰＳの電圧レベルを表す。「ＳＷＬ」は、端子ＳＷＬの電圧レベルを表す。「Vbattery」は、端子Ｐ＋と端子Ｐ－との間の電圧（バッテリ出力電圧）を表す。通常モードは、通常状態とも称する。パワーセーブモードは、強制シャットダウン状態とも称する。
保護ＩＣ２０１の制御回路２１は、通常モードにおいて、充電制御トランジスタ１及び放電制御トランジスタ２をオンにしている。放電制御トランジスタ２のオンにより、バッテリ出力電圧Vbatteryは、二次電池７０のセル電圧Vcellに略等しい。制御回路２１は、通常モードにおいて、端子ＳＷＬを端子ＶＤＤにプルアップ接続しているが、端子ＳＷＬを開放出力としてもよい。
電子機器３０１のシステム回路４１は、所定の条件が成立すると、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、所定の条件が成立している期間、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから継続的に出力する。
制御回路２１は、通常モードにおいて、端子ＰＳのレベルが第１レベル（この例では、端子ＶＳＳと略同一の電位のレベル）から変化すると、保護ＩＣ２０１の動作モードを通常モードからパワーセーブモードに遷移させる。制御回路２１は、例えば、端子ＰＳのレベルが上昇し第１閾値Vps_detよりも高い状態が所定時間（遅延時間ｄ１）以上継続すると、保護ＩＣ２０１の動作モードを通常モードからパワーセーブモードに遷移させる。
パワーセーブモードは、放電制御トランジスタ２をオフにし、かつ、端子ＳＷＬと端子ＶＳＳとの間を内部スイッチ３１のオンにより接続する放電遮断状態である。放電制御トランジスタ２のオフにより、バッテリ出力電圧Vbatteryは、略零になるので、システム回路４１は停止し、強制シャットダウン信号を出力する端子ＧＰＩＯのレベルはハイインピーダンス（Hi Z）になる。バッテリ出力電圧Vbatteryは、略零になるので、電子機器３０１の消費電流が低減する。また、制御回路２１は、パワーセーブモードでは、異常検出回路２０の電源を遮断する。異常検出回路２０の電源の遮断により、保護ＩＣ２０１の消費電流が低減する。
端子ＳＷＬと端子ＶＳＳとの間が内部スイッチ３１のオンにより接続されることで、端子ＳＷＬは、端子ＶＳＳ及び負極７２と略同一の電位となる。これにより、スイッチ４０の第１端は、端子ＶＳＳ及び負極７２と略同一の電位となる。一方、放電制御トランジスタ２がオフすると、端子Ｐ－は、外部回路３４０の存在により、端子Ｐ＋及び正極７１と略同一の電位となる。これにより、端子ＰＳ及びスイッチ４０の第２端は、端子Ｐ＋及び正極７１と略同一の電位となる。
次に、パワーセーブモードにおいて、スイッチ４０がオンすると、端子ＰＳのレベルは、第１レベルとは異なる第２レベルから第３レベルに遷移する。この例では、第２レベルは、端子Ｐ＋及び正極７１と略同一の電位のレベルであり、第３レベルは、第２レベルよりも低いレベルである。第３レベルは、この例では、セル電圧Vcellが抵抗素子Ｒｐｕ、抵抗素子Ｒｐｄおよび内部抵抗３２により分圧されることで得られるレベルに相当する。抵抗素子Ｒｐｕは、抵抗値が内部抵抗３２及び抵抗素子Ｒｐｄよりも十分に大きい。なお、抵抗素子Ｒｐｕは、抵抗値を有する導通素子であればよいので、ＭＯＳＦＥＴ等のトランジスタでもよい。
制御回路２１は、パワーセーブモードにおいて、端子ＰＳのレベルが低下し第２閾値Vps_relよりも低い状態が所定時間（遅延時間ｄ２）以上継続すると、保護ＩＣ２０１の動作モードをパワーセーブモードから通常モードに遷移（復帰）させる。
制御回路２１は、通常モードに復帰すると、放電制御トランジスタ２をオンにし、かつ、端子ＳＷＬと端子ＶＳＳとの間を内部スイッチ３１のオフにより遮断する。制御回路２１は、通常モードに復帰すると、端子ＳＷＬを端子ＶＤＤにプルアップ接続するが、端子ＳＷＬを開放出力としてもよい。
このように、第１実施形態では、制御回路２１は、入力端子ＰＳのレベルが第１レベルから変化すると、放電制御トランジスタ２をオフにし、かつ、出力端子ＳＷＬと端子ＶＳＳとの間を接続する放電遮断状態に遷移させる。そして、制御回路２１は、その放電遮断状態において、端子ＰＳのレベルが第２レベルから変化すると、放電制御トランジスタ２をオンにする。放電遮断状態では、システム回路４１の電源は放電制御トランジスタ２のオフにより遮断されているので、システム回路４１は、スイッチ４０のオンを検知できず、パワーセーブモードを解除する制御信号を出力できない。
しかし、第１実施形態では、放電遮断状態では、出力端子ＳＷＬと端子ＶＳＳとの間が接続されるので、スイッチ４０の第１端を端子ＶＳＳ及び負極７２と略同一の電位に設定できる。したがって、スイッチ４０のオンに連動して端子ＰＳのレベルが変化するので、制御回路２１は、放電遮断状態において、スイッチ４０のオンを検知でき、スイッチ４０のオンの検知に伴って放電制御トランジスタ２をオンにできる。よって、充電器を接続しなくても、スイッチ４０のオンによってパワーセーブモードが解除されるので、パワーダウン状態の解除の利便性が向上する。
なお、第１実施形態では、端子ＶＳＳは、第１電源端子の一例であり、端子ＶＤＤは、第２電源端子の一例であり、負極７２は、第１電極の一例であり、正極７１は、第２電極の一例であり、マイナス側電流経路５は、第１電極に接続される放電経路の一例である。また、第１実施形態では、端子ＰＳは、入力端子の一例であり、端子ＳＷＬは、出力端子の一例である。
＜第２実施形態＞
図３は、第２実施形態の電源システムの一構成例を示す図である。第２実施形態において、第１実施形態と同一の構成、作用及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。第２実施形態は、第１実施形態の抵抗素子Ｒｐｕが端子ＰＳに外付けされず、抵抗素子Ｒｐｕと同様の機能の内部抵抗Ｒｕ２が二次電池保護集積回路に内蔵されている点で、第１実施形態と相違する。
図３に示す電源システム４０２は、バッテリ装置１０２を備える。バッテリ装置１０２は、電池保護回路８１を備える。電池保護回路８１は、端子Ｐ＋、端子Ｐ－、端子Ｓ－、端子ＰＳＡ、スイッチ回路３および保護ＩＣ２０２を備える。
保護ＩＣ２０２は、二次電池保護集積回路の一例である。保護ＩＣ２０２は、異常検出回路２０及び制御回路２２を備える。制御回路２２は、異常検出回路２０による異常検出結果に基づいて、スイッチ回路３の充電制御トランジスタ１又は放電制御トランジスタ２のオンオフを制御するスイッチ制御回路を有する。制御回路２２は、内部スイッチＳＷ１、内部スイッチＳＷ２及び判定回路３３を有する。
内部スイッチＳＷ１は、端子ＳＷＬと端子ＶＳＳとの間を接続するか遮断するかを切り替える機能と、端子ＳＷＬと端子ＶＤＤとの間を接続するか遮断するかを切り替える機能と、を有する。この例では、内部スイッチＳＷ１は、内部抵抗Ｒｄ１を介して端子ＳＷＬを端子ＶＳＳにプルダウン接続するか、内部抵抗Ｒｕ１を介して端子ＳＷＬを端子ＶＤＤにプルアップ接続するか、端子ＳＷＬを開放出力とするかを切り替える。
内部スイッチＳＷ２は、端子ＰＳと端子ＶＳＳとの間を接続するか遮断するかを切り替える機能と、端子ＰＳと端子ＶＤＤとの間を接続するか遮断するかを切り替える機能と、を有する。この例では、内部スイッチＳＷ２は、内部抵抗Ｒｄ２を介して端子ＰＳを端子ＶＳＳにプルダウン接続するか、内部抵抗Ｒｕ２を介して端子ＰＳを端子ＶＤＤにプルアップ接続するか、端子ＰＳを開放入力とするかを切り替える。
判定回路３３は、端子ＰＳのレベルに応じて、内部スイッチＳＷ１及び内部スイッチＳＷ２の切り替え動作を制御する。
図４は、第２実施形態の電源システムの一動作例を示すタイミングチャートである。図４は、保護ＩＣ２０２の動作モードの遷移を表す。次に、図３を参照して、図４について説明する。
図４において、「ＳＷ」は、スイッチ４０のオン又はオフの状態を表す。「ＧＰＩＯ」は、端子ＧＰＩＯの電圧レベルを表す。「ＰＳ（入力）」は、端子ＰＳの電圧レベルを表す。「ＳＷＬ（出力）」は、端子ＳＷＬの電圧レベルを表す。「強制シャットダウンフラグ」は、制御回路２２が保護ＩＣ２０２の動作モードをパワーセーブモードに設定しているか否かの情報を表す。「ＤＯＵＴ：放電制御出力」は、端子ＤＯＵＴの電圧レベルを表す。「Ｐ－」は、端子Ｐ－の電位レベルを表す。
保護ＩＣ２０２の制御回路２２は、通常モードにおいて、充電制御トランジスタ１及び放電制御トランジスタ２をオンにしている。放電制御トランジスタ２のオンにより、端子Ｐ－のレベルは負極７２のレベルに略同一であり、バッテリ出力は通電状態となっている。制御回路２２は、通常モードにおいて、端子ＳＷＬを端子ＶＤＤにプルアップ接続しているが（ＳＷ１＝Ｒｕ１）、端子ＳＷＬを開放出力としてもよい。一方、制御回路２２は、通常モードにおいて、端子ＰＳを端子ＶＳＳにプルダウン接続している（ＳＷ２＝Ｒｄ２）。
電子機器３０１のシステム回路４１は、所定の条件が成立すると、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、所定の条件が成立している期間、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから継続的に出力する。
制御回路２２は、通常モードにおいて、端子ＰＳのレベルが第１レベル（この例では、端子ＶＳＳと略同一の電位のレベル）から変化すると、保護ＩＣ２０２の動作モードを通常モードからパワーセーブモードに遷移させる。制御回路２２は、例えば、端子ＰＳのレベルが上昇し第１閾値Vps_detよりも高い状態が所定時間（遅延時間ｄ１）以上継続すると、保護ＩＣ２０２の動作モードを通常モードからパワーセーブモードに遷移させる。
パワーセーブモードは、放電制御トランジスタ２をオフにし、かつ、端子ＳＷＬと端子ＶＳＳとの間を内部スイッチＳＷ１のオン（ＳＷ１＝Ｒｄ１）により接続し、端子ＰＳと端子ＶＤＤとの間を内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｕ２）により接続する放電遮断状態である。放電制御トランジスタ２のオフにより、バッテリ出力は放電オフ状態となるため、システム回路４１は停止し、強制シャットダウン信号を出力する端子ＧＰＩＯのレベルはハイインピーダンス（Hi Z）になる。バッテリ出力は放電オフ状態となるため、電子機器３０１の消費電流が低減する。また、制御回路２２は、パワーセーブモードでは、異常検出回路２０の電源を遮断する。異常検出回路２０の電源の遮断により、保護ＩＣ２０２の消費電流が低減する。
端子ＳＷＬと端子ＶＳＳとの間が内部スイッチＳＷ１のオン（ＳＷ１＝Ｒｄ１）により接続されることで、端子ＳＷＬは、端子ＶＳＳ及び負極７２と略同一の電位となる。これにより、スイッチ４０の第１端は、端子ＶＳＳ及び負極７２と略同一の電位となる。一方、端子ＰＳと端子ＶＤＤとの間が内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｕ２）により接続されることで、端子ＰＳは、端子Ｐ＋及び正極７１と略同一の電位となる。これにより、スイッチ４０の第２端は、端子Ｐ＋及び正極７１と略同一の電位となる。
次に、パワーセーブモードにおいて、スイッチ４０がオンすると、端子ＰＳのレベルは、第１レベルとは異なる第２レベルから第３レベルに遷移する。この例では、第２レベルは、端子Ｐ＋及び正極７１と略同一の電位のレベルであり、第３レベルは、第２レベルよりも低いレベルである。第３レベルは、この例では、セル電圧Vcellが内部抵抗Ｒｕ２、抵抗素子Ｒｐｄおよび内部抵抗Ｒｕ１により分圧されることで得られるレベルに相当する。内部抵抗Ｒｕ２は、抵抗値が内部抵抗Ｒｄ１及び抵抗素子Ｒｐｄよりも十分に大きい。
制御回路２２は、パワーセーブモードにおいて、端子ＰＳのレベルが低下し第２閾値Vps_relよりも低い状態が所定時間（遅延時間ｄ２）以上継続すると、保護ＩＣ２０２の動作モードをパワーセーブモードから通常モードに遷移（復帰）させる。端子ＰＳを端子ＶＳＳにプルダウン接続するが（ＳＷ２＝Ｒｄ２）、端子ＰＳを開放入力としてもよい。
このように、第２実施形態では、放電遮断状態では、出力端子ＳＷＬと端子ＶＳＳとの間が接続されるので、スイッチ４０の第１端を端子ＶＳＳ及び負極７２と略同一の電位に設定できる。したがって、スイッチ４０のオンに連動して端子ＰＳのレベルが変化するので、制御回路２２は、放電遮断状態において、スイッチ４０のオンを検知でき、スイッチ４０のオンの検知に伴って放電制御トランジスタ２をオンにできる。よって、充電器を接続しなくても、スイッチ４０のオンによってパワーセーブモードが解除されるので、パワーダウン状態の解除の利便性が向上する。
なお、第２実施形態では、端子ＶＳＳは、第１電源端子の一例であり、端子ＶＤＤは、第２電源端子の一例であり、負極７２は、第１電極の一例であり、正極７１は、第２電極の一例であり、マイナス側電流経路５は、第１電極に接続される放電経路の一例である。また、第２実施形態では、端子ＰＳは、入力端子の一例であり、端子ＳＷＬは、出力端子の一例である。
図５は、第２実施形態の二次電池保護集積回路内の制御回路の一構成例を示す図である。図５に示す制御回路２２は、端子ＰＳのレベルに応じて、内部スイッチＳＷ１及び内部スイッチＳＷ２の切り替え動作を制御する判定回路３３を有する。判定回路３３は、シュミットトリガ回路３４、遅延回路３５、シャットダウン設定回路３６及び論理回路３７を有する。
シュミットトリガ回路３４は、端子ＰＳのレベルの変化を検出する。遅延回路３５は、シュミットトリガ回路３４から出力される端子ＰＳのレベル変化の検出信号を遅延させ、シャットダウン設定回路３６に供給する。シャットダウン設定回路３６は、論理回路とフリップフロップ（Ｆ／Ｆ）を有する。シャットダウン設定回路３６は、強制シャットダウン信号が端子ＰＳに入力されたと判定すると、ハイレベル（Ｈ）のフラグ信号を出力する。一方、シャットダウン設定回路３６は、スイッチ４０のオンにより発生するパワーセーブモードの解除信号が端子ＰＳに入力されたと判定すると、ローレベル（Ｌ）のフラグ信号を出力する。制御回路２２は、シャットダウン設定回路３６から出力されるフラグ信号に応じて、内部スイッチＳＷ１及び内部スイッチＳＷ２の切り替えを制御する。制御回路２２は、シャットダウン設定回路３６から出力されるフラグ信号と異常検出回路２０から出力される異常検出信号を用いて、端子ＤＯＵＴのレベルをハイレベル又はロウレベルに設定する論理回路３７を有する。制御回路２２は、このような構成を有することで、図４に示す動作を実現する。
＜第３実施形態＞
図６は、第３実施形態の電源システムの一構成例を示す図である。第３実施形態において、上掲の実施形態と同一の構成、作用及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。第３実施形態は、第２実施形態の端子ＰＳと端子ＳＷＬが単一の入出力端子（端子ＰＳ）に共通化された点で、第２実施形態と相違する。
図６に示す電源システム４０３は、バッテリ装置１０３及び外部回路３４１を有する。外部回路３４１は、電子機器３０１に備えられる。
バッテリ装置１０３は、電池保護回路８２を備える。電池保護回路８２は、端子Ｐ＋、端子Ｐ－、端子ＰＳＡ、スイッチ回路３および保護ＩＣ２０３を備える。
保護ＩＣ２０３は、二次電池保護集積回路の一例である。保護ＩＣ２０３は、異常検出回路２０及び制御回路２３を備える。制御回路２３は、異常検出回路２０による異常検出結果に基づいて、スイッチ回路３の充電制御トランジスタ１又は放電制御トランジスタ２のオンオフを制御するスイッチ制御回路を有する。制御回路２３は、内部スイッチＳＷ２及び判定回路５３を有する。
判定回路５３は、端子ＰＳのレベルに応じて、内部スイッチＳＷ２の切り替え動作を制御する。
外部回路３４１は、抵抗素子Ｒｐｄ、スイッチ４０、システム回路４１及びダイオード４４を備える。外部回路３４１は、例えば、電子機器３０１の電源回路である。
スイッチ４０は、保護ＩＣ２０３の外部に設けられ、端子ＰＳと電源線３１１との間を接続するか遮断するか切り替える素子である。この例では、スイッチ４０は、バッテリ装置１０３の外部に設けられている。スイッチ４０と抵抗素子Ｒｐｄとの直列回路は、端子Ｐ＋と端子ＰＳＡとの間に直列に挿入されている。
ダイオード４４は、端子ＧＰＩＯと端子ＰＳＡとの間に接続される素子である。ダイオード４４は、端子ＰＳＡに接続されるアノードと、端子ＧＰＩＯに接続されるカソードと、を有する。ダイオード４４のアノードは、端子ＰＳとスイッチ４０との間に接続されている。ダイオード４４は、保護ＩＣ２０３の外部に存在するダイオードを経由する電流の流れを防止する逆流防止素子の一例である。この例では、ダイオード４４は、グランド線３１２から寄生ダイオード４５を経由して端子ＰＳに逆流する電流を防止する。グランド線３１２と端子ＧＰＩＯとの間には、寄生ダイオード４５が存在する。ダイオード４４は、放電制御トランジスタ２のオフ状態において、グランド線３１２の電位は端子Ｐ＋及び正極７１の電位に上昇するため、寄生ダイオード４５及び内部抵抗Ｒｄ２を介して電流が逆流することを防止する。なお、保護ＩＣ２０３の外部に存在するダイオードは、寄生ダイオード４５に限られず、グランド線３１２と端子ＧＰＩＯとの間に接続される保護ダイオードでもよい。
図７は、第３実施形態の電源システムの一動作例を示すタイミングチャートである。図７は、保護ＩＣ２０３の動作モードの遷移を表す。次に、図６を参照して、図７について説明する。
図７において、「ＰＳ（入出力）」は、端子ＰＳの電圧レベルを表す。それ以外のラベルは、図４と同じである。
保護ＩＣ２０３の制御回路２３は、通常モードにおいて、充電制御トランジスタ１及び放電制御トランジスタ２をオンにしている。放電制御トランジスタ２のオンにより、端子Ｐ－のレベルは負極７２のレベルに略同一であり、バッテリ出力は通電状態となっている。制御回路２３は、通常モードにおいて、端子ＰＳを端子ＶＤＤにプルアップ接続している（ＳＷ２＝Ｒｕ２）。
電子機器３０１のシステム回路４１は、所定の条件が成立すると、ロウレベルの強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、所定の条件が成立している期間、ロウレベルの強制シャットダウン信号を端子ＧＰＩＯから継続的に出力する。
制御回路２３は、通常モードにおいて、端子ＰＳのレベルが第１レベル（この例では、端子ＶＤＤと略同一の電位のレベル）から変化すると、保護ＩＣ２０３の動作モードを通常モードからパワーセーブモードに遷移させる。制御回路２３は、例えば、端子ＰＳのレベルが低下し第１閾値Vps_detよりも低い状態が所定時間（遅延時間ｄ１）以上継続すると、保護ＩＣ２０３の動作モードを通常モードからパワーセーブモードに遷移させる。
パワーセーブモードは、放電制御トランジスタ２をオフにし、かつ、端子ＰＳと端子ＶＳＳとの間を内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｄ２）により接続する放電遮断状態である。放電制御トランジスタ２のオフにより、バッテリ出力は放電オフ状態となるため、システム回路４１は停止し、強制シャットダウン信号を出力する端子ＧＰＩＯのレベルはハイインピーダンス（Hi Z）になる。バッテリ出力は放電オフ状態となるため、電子機器３０１の消費電流が低減する。また、制御回路２３は、パワーセーブモードでは、異常検出回路２０の電源を遮断する。異常検出回路２０の電源の遮断により、保護ＩＣ２０３の消費電流が低減する。
端子ＰＳと端子ＶＳＳとの間が内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｄ２）により接続されることで、端子ＰＳは、端子Ｂ－及び負極７２と略同一の電位となる。これにより、スイッチ４０の第２端は、端子Ｂ－及び負極７２と略同一の電位となる。
次に、パワーセーブモードにおいて、スイッチ４０がオンすると、端子ＰＳのレベルは、第１レベルとは異なる第２レベルから第３レベルに遷移する。この例では、第２レベルは、端子Ｂ－及び負極７２と略同一の電位のレベルであり、第３レベルは、第２レベルよりも高いレベルである。第３レベルは、この例では、セル電圧Vcellが内部抵抗Ｒｄ２および抵抗素子Ｒｐｄにより分圧されることで得られるレベルに相当する。内部抵抗Ｒｄ２は、抵抗値が抵抗素子Ｒｐｄよりも十分に大きい。
制御回路２３は、パワーセーブモードにおいて、端子ＰＳのレベルが上昇し第２閾値Vps_relよりも高い状態が所定時間（遅延時間ｄ２）以上継続すると、保護ＩＣ２０３の動作モードをパワーセーブモードから通常モードに遷移（復帰）させる。
制御回路２３は、通常モードに復帰すると、放電制御トランジスタ２をオンにし、かつ、端子ＰＳと端子ＶＳＳとの間を内部スイッチＳＷ２のオフにより遮断する。制御回路２３は、通常モードに復帰すると、端子ＰＳを端子ＶＤＤにプルアップ接続するが（ＳＷ２＝Ｒｕ２）、端子ＰＳを開放入力としてもよい。
このように、第３実施形態では、放電遮断状態では、端子ＰＳと端子ＶＳＳとの間が接続されるので、スイッチ４０の第１端を端子ＶＳＳ及び負極７２と略同一の電位に設定できる。したがって、スイッチ４０のオンに連動して端子ＰＳのレベルが変化するので、制御回路２３は、放電遮断状態において、スイッチ４０のオンを検知でき、スイッチ４０のオンの検知に伴って放電制御トランジスタ２をオンにできる。よって、充電器を接続しなくても、スイッチ４０のオンによってパワーセーブモードが解除されるので、パワーダウン状態の解除の利便性が向上する。
なお、第３実施形態では、端子ＶＳＳは、第１電源端子の一例であり、端子ＶＤＤは、第２電源端子の一例であり、負極７２は、第１電極の一例であり、正極７１は、第２電極の一例であり、マイナス側電流経路５は、第１電極に接続される放電経路の一例である。また、第３実施形態では、端子ＰＳは、入出力端子の一例であり、電源線３１１は、第２電極に接続される第２放電経路の一例である。
図８は、第３実施形態の二次電池保護集積回路内の制御回路の一構成例を示す図である。図８に示す制御回路２３は、端子ＰＳのレベルに応じて、内部スイッチＳＷ２の切り替え動作を制御する判定回路５３を有する。判定回路５３は、シュミットトリガ回路５４、遅延回路５５、シャットダウン設定回路５６及び論理回路５７を有する。シュミットトリガ回路５４、遅延回路５５、シャットダウン設定回路５６及び論理回路５７の機能は、シュミットトリガ回路３４、遅延回路３５、シャットダウン設定回路３６及び論理回路３７の上記の機能と同様でよい。制御回路２３は、このような構成を有することで、図７に示す動作を実現する。
＜第４実施形態＞
図９は、第４実施形態の電源システムの一構成例を示す図である。第４実施形態において、上掲の実施形態と同一の構成、作用及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。第４実施形態は、スイッチ回路３がプラス側電流経路４に直列に挿入されている点で、第２実施形態と相違する。
図９に示す電源システム４０４は、バッテリ装置１０４を備える。バッテリ装置１０４は、電池保護回路８４を備える。電池保護回路８４は、端子Ｐ＋、端子Ｐ－、端子Ｓ＋、端子ＰＳＡ、スイッチ回路３および保護ＩＣ２０４を備える。充電制御トランジスタ１及び放電制御トランジスタ２は、例えば、Ｐチャネル型のＭＯＳＦＥＴである。
保護ＩＣ２０４は、二次電池保護集積回路の一例である。保護ＩＣ２０４は、異常検出回路２０及び制御回路２２を備える。制御回路２２は、異常検出回路２０による異常検出結果に基づいて、スイッチ回路３の充電制御トランジスタ１又は放電制御トランジスタ２のオンオフを制御するスイッチ制御回路を有する。制御回路２２は、内部スイッチＳＷ１、内部スイッチＳＷ２及び判定回路３３を有する。
保護ＩＣ２０４は、例えば、充電制御端子（端子ＣＯＵＴ）、放電制御端子（端子ＤＯＵＴ）、監視端子（端子Ｖ＋）、電源端子（端子ＶＤＤ）、グランド端子（端子ＶＳＳ）、電流検出端子（端子ＣＳ）、入力端子（端子ＰＳ）及び出力端子（端子ＳＷＨ）を備える。これらの端子は、保護ＩＣ２０４の内部回路を保護ＩＣ２０４の外部と接続するための外部接続端子である。
端子Ｖ＋は、端子Ｐ＋の電位の監視に使用され、端子Ｐ＋に接続されている。端子Ｖ＋は、例えば、保護ＩＣ２０４内の検出回路が電子機器３０１又は充電器の接続の有無を監視するのに使用される。端子Ｖ＋は、スイッチ回路３と端子Ｐ＋との間においてプラス側電流経路４に接続されている。
図１０は、第４実施形態の電源システムの一動作例を示すタイミングチャートである。図１０は、保護ＩＣ２０４の動作モードの遷移を表す。次に、図９を参照して、図１０について説明する。
図１０において、「Ｐ＋」は、端子Ｐ＋の電位レベルを表す。それ以外のラベルは、図４と同じである。
保護ＩＣ２０４の制御回路２２は、通常モードにおいて、充電制御トランジスタ１及び放電制御トランジスタ２をオンにしている。放電制御トランジスタ２のオンにより、端子Ｐ＋のレベルは正極７１のレベルに略同一であり、バッテリ出力は通電状態となっている。制御回路２２は、通常モードにおいて、端子ＳＷＨを端子ＶＳＳにプルダウン接続しているが（ＳＷ１＝Ｒｄ１）、端子ＳＷＨを開放出力としてもよい。一方、制御回路２２は、通常モードにおいて、端子ＰＳを端子ＶＤＤにプルアップ接続している（ＳＷ２＝Ｒｕ２）。
電子機器３０１のシステム回路４１は、所定の条件が成立すると、ロウレベルの強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、所定の条件が成立している期間、ロウレベルの強制シャットダウン信号を端子ＧＰＩＯから継続的に出力する。
制御回路２２は、通常モードにおいて、端子ＰＳのレベルが第１レベル（この例では、端子ＶＤＤと略同一の電位のレベル）から変化すると、保護ＩＣ２０４の動作モードを通常モードからパワーセーブモードに遷移させる。制御回路２２は、例えば、端子ＰＳのレベルが低下し第１閾値Vps_detよりも低い状態が所定時間（遅延時間ｄ１）以上継続すると、保護ＩＣ２０４の動作モードを通常モードからパワーセーブモードに遷移させる。
パワーセーブモードは、放電制御トランジスタ２をオフにし、かつ、端子ＳＷＨと端子ＶＤＤとの間を内部スイッチＳＷ１のオン（ＳＷ１＝Ｒｕ１）により接続し、端子ＰＳと端子ＶＳＳとの間を内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｄ２）により接続する放電遮断状態である。放電制御トランジスタ２のオフにより、バッテリ出力は放電オフ状態となるため、システム回路４１は停止し、強制シャットダウン信号を出力する端子ＧＰＩＯのレベルはハイインピーダンス（Hi Z）になる。バッテリ出力は放電オフ状態となるため、電子機器３０１の消費電流が低減する。また、制御回路２２は、パワーセーブモードでは、異常検出回路２０の電源を遮断する。異常検出回路２０の電源の遮断により、保護ＩＣ２０４の消費電流が低減する。
端子ＳＷＨと端子ＶＤＤとの間が内部スイッチＳＷ１のオン（ＳＷ１＝Ｒｕ１）により接続されることで、端子ＳＷＨは、端子ＶＤＤ及び正極７１と略同一の電位となる。これにより、スイッチ４０の第１端は、端子ＶＤＤ及び正極７１と略同一の電位となる。一方、端子ＰＳと端子ＶＳＳとの間が内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｄ２）により接続されることで、端子ＰＳは、端子Ｐ－及び負極７２と略同一の電位となる。これにより、スイッチ４０の第２端は、端子Ｐ－及び負極７２と略同一の電位となる。
次に、パワーセーブモードにおいて、スイッチ４０がオンすると、端子ＰＳのレベルは、第１レベルとは異なる第２レベルから第３レベルに遷移する。この例では、第２レベルは、端子Ｐ－及び負極７２と略同一の電位のレベルであり、第３レベルは、第２レベルよりも高いレベルである。第３レベルは、この例では、セル電圧Vcellが内部抵抗Ｒｕ１、抵抗素子Ｒｐｄおよび内部抵抗Ｒｄ２により分圧されることで得られるレベルに相当する。内部抵抗Ｒｄ２は、抵抗値が内部抵抗Ｒｕ１及び抵抗素子Ｒｐｄよりも十分に大きい。
制御回路２２は、パワーセーブモードにおいて、端子ＰＳのレベルが上昇し第２閾値Vps_relよりも高い状態が所定時間（遅延時間ｄ２）以上継続すると、保護ＩＣ２０４の動作モードをパワーセーブモードから通常モードに遷移（復帰）させる。端子ＰＳを端子ＶＤＤにプルアップ接続するが（ＳＷ２＝Ｒｕ２）、端子ＰＳを開放入力としてもよい。
このように、第４実施形態では、放電遮断状態では、出力端子ＳＷＨと端子ＶＤＤとの間が接続されるので、スイッチ４０の第１端を端子ＶＤＤ及び正極７１と略同一の電位に設定できる。したがって、スイッチ４０のオンに連動して端子ＰＳのレベルが変化するので、制御回路２２は、放電遮断状態において、スイッチ４０のオンを検知でき、スイッチ４０のオンの検知に伴って放電制御トランジスタ２をオンにできる。よって、充電器を接続しなくても、スイッチ４０のオンによってパワーセーブモードが解除されるので、パワーダウン状態の解除の利便性が向上する。
なお、第４実施形態では、端子ＶＤＤは、第１電源端子の一例であり、端子ＶＳＳは、第２電源端子の一例であり、正極７１は、第１電極の一例であり、負極７２は、第２電極の一例であり、プラス側電流経路４は、第１電極に接続される放電経路の一例である。また、第４実施形態では、端子ＰＳは、入力端子の一例であり、端子ＳＷＨは、出力端子の一例である。
＜第５実施形態＞
図１１は、第５実施形態の電源システムの一構成例を示す図である。第５実施形態において、上掲の実施形態と同一の構成、作用及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。第５実施形態は、第４実施形態の端子ＰＳと端子ＳＷＨが単一の入出力端子（端子ＰＳ）に共通化された点で、第４実施形態と相違する。
図１１に示す電源システム４０５は、バッテリ装置１０５及び外部回路３４２を有する。外部回路３４２は、電子機器３０１に備えられる。
バッテリ装置１０５は、電池保護回路８５を備える。電池保護回路８５は、端子Ｐ＋、端子Ｐ－、端子ＰＳＡ、スイッチ回路３および保護ＩＣ２０５を備える。
保護ＩＣ２０５は、二次電池保護集積回路の一例である。保護ＩＣ２０５は、異常検出回路２０及び制御回路２３を備える。制御回路２３は、異常検出回路２０による異常検出結果に基づいて、スイッチ回路３の充電制御トランジスタ１又は放電制御トランジスタ２のオンオフを制御するスイッチ制御回路を有する。制御回路２３は、内部スイッチＳＷ２及び判定回路５３を有する。
判定回路５３は、端子ＰＳのレベルに応じて、内部スイッチＳＷ２の切り替え動作を制御する。
外部回路３４２は、抵抗素子Ｒｐｄ、スイッチ４０、システム回路４１及びダイオード４６を備える。外部回路３４２は、例えば、電子機器３０１の電源回路である。
スイッチ４０は、保護ＩＣ２０５の外部に設けられ、端子ＰＳとグランド線３１２との間を接続するか遮断するか切り替える素子である。この例では、スイッチ４０は、バッテリ装置１０５の外部に設けられている。スイッチ４０と抵抗素子Ｒｐｄとの直列回路は、端子Ｐ－と端子ＰＳＡとの間に直列に挿入されている。
ダイオード４６は、端子ＧＰＩＯと端子ＰＳＡとの間に接続される素子である。ダイオード４６は、端子ＰＳＡに接続されるカソードと、端子ＧＰＩＯに接続されるアノードと、を有する。ダイオード４６のカソードは、端子ＰＳとスイッチ４０との間に接続されている。ダイオード４６は、保護ＩＣ２０５の外部に存在するダイオードを経由する電流の流れを防止する逆流防止素子の一例である。ダイオード４６は、端子ＰＳから寄生ダイオード４７を経由して電源線３１１に逆流する電流を防止する。電源線３１１と端子ＧＰＩＯとの間には、寄生ダイオード４７が存在する。ダイオード４６は、放電制御トランジスタ２のオフ状態において、電源線３１１の電位は端子Ｐ－及び負極７２の電位に低下するため、内部抵抗Ｒｕ２及び寄生ダイオード４７を介して電流が逆流することを防止する。なお、保護ＩＣ２０５の外部に存在するダイオードは、寄生ダイオード４７に限られず、電源線３１１と端子ＧＰＩＯとの間に接続される保護ダイオードでもよい。
図１２は、第５実施形態の電源システムの一動作例を示すタイミングチャートである。図１２は、保護ＩＣ２０５の動作モードの遷移を表す。次に、図１１を参照して、図１２について説明する。
図１２において、「Ｐ＋」は、端子Ｐ＋の電位レベルを表す。それ以外のラベルは、図７と同じである。
保護ＩＣ２０５の制御回路２３は、通常モードにおいて、充電制御トランジスタ１及び放電制御トランジスタ２をオンにしている。放電制御トランジスタ２のオンにより、端子Ｐ＋のレベルは正極７１のレベルに略同一であり、バッテリ出力は通電状態となっている。制御回路２３は、通常モードにおいて、端子ＰＳを端子ＶＳＳにプルダウン接続している（ＳＷ２＝Ｒｄ２）。
電子機器３０１のシステム回路４１は、所定の条件が成立すると、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから出力する。システム回路４１は、所定の条件が成立している期間、ハイレベルの強制シャットダウン信号を端子ＧＰＩＯから継続的に出力する。
制御回路２３は、通常モードにおいて、端子ＰＳのレベルが第１レベル（この例では、端子ＶＳＳと略同一の電位のレベル）から変化すると、保護ＩＣ２０５の動作モードを通常モードからパワーセーブモードに遷移させる。制御回路２３は、例えば、端子ＰＳのレベルが上昇し第１閾値Vps_detよりも高い状態が所定時間（遅延時間ｄ１）以上継続すると、保護ＩＣ２０５の動作モードを通常モードからパワーセーブモードに遷移させる。
パワーセーブモードは、放電制御トランジスタ２をオフにし、かつ、端子ＰＳと端子ＶＤＤとの間を内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｕ２）により接続する放電遮断状態である。放電制御トランジスタ２のオフにより、バッテリ出力は放電オフ状態となるため、システム回路４１は停止し、強制シャットダウン信号を出力する端子ＧＰＩＯのレベルはハイインピーダンス（Hi Z）になる。バッテリ出力は放電オフ状態となるため、電子機器３０１の消費電流が低減する。また、制御回路２３は、パワーセーブモードでは、異常検出回路２０の電源を遮断する。異常検出回路２０の電源の遮断により、保護ＩＣ２０５の消費電流が低減する。
端子ＰＳと端子ＶＤＤとの間が内部スイッチＳＷ２のオン（ＳＷ２＝Ｒｕ２）により接続されることで、端子ＰＳは、端子Ｂ＋及び正極７１と略同一の電位となる。これにより、スイッチ４０の第２端は、端子Ｂ＋及び正極７１と略同一の電位となる。
次に、パワーセーブモードにおいて、スイッチ４０がオンすると、端子ＰＳのレベルは、第１レベルとは異なる第２レベルから第３レベルに遷移する。この例では、第２レベルは、端子Ｂ＋及び正極７１と略同一の電位のレベルであり、第３レベルは、第２レベルよりも低いレベルである。第３レベルは、この例では、セル電圧Vcellが内部抵抗Ｒｕ２および抵抗素子Ｒｐｄにより分圧されることで得られるレベルに相当する。内部抵抗Ｒｕ２は、抵抗値が抵抗素子Ｒｐｄよりも十分に大きい。
制御回路２３は、パワーセーブモードにおいて、端子ＰＳのレベルが低下し第２閾値Vps_relよりも低い状態が所定時間（遅延時間ｄ２）以上継続すると、保護ＩＣ２０５の動作モードをパワーセーブモードから通常モードに遷移（復帰）させる。
制御回路２３は、通常モードに復帰すると、放電制御トランジスタ２をオンにし、かつ、端子ＰＳと端子ＶＤＤとの間を内部スイッチＳＷ２のオフにより遮断する。制御回路２３は、通常モードに復帰すると、端子ＰＳを端子ＶＳＳにプルダウン接続するが（ＳＷ２＝Ｒｄ２）、端子ＰＳを開放入力としてもよい。
このように、第５実施形態では、放電遮断状態では、端子ＰＳと端子ＶＤＤとの間が接続されるので、スイッチ４０の第１端を端子ＶＤＤ及び正極７１と略同一の電位に設定できる。したがって、スイッチ４０のオンに連動して端子ＰＳのレベルが変化するので、制御回路２３は、放電遮断状態において、スイッチ４０のオンを検知でき、スイッチ４０のオンの検知に伴って放電制御トランジスタ２をオンにできる。よって、充電器を接続しなくても、スイッチ４０のオンによってパワーセーブモードが解除されるので、パワーダウン状態の解除の利便性が向上する。
なお、第５実施形態では、端子ＶＤＤは、第１電源端子の一例であり、端子ＶＳＳは、第２電源端子の一例であり、正極７１は、第１電極の一例であり、負極７２は、第２電極の一例であり、プラス側電流経路４は、第１電極に接続される放電経路の一例である。また、第５実施形態では、端子ＰＳは、入出力端子の一例であり、グランド線３１２は、第２電極に接続される第２放電経路の一例である。
以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
また、例えば、充電制御トランジスタ１と放電制御トランジスタ２の配置位置は、図示の位置に対して互いに置換されてもよい。また、スイッチ回路３は、二次電池保護集積回路に内蔵されてもよい。
１ 充電制御トランジスタ
２ 放電制御トランジスタ
３ スイッチ回路
４ プラス側電流経路
５ マイナス側電流経路
２０ 異常検出回路
２１，２２，２３ 制御回路
３１ 内部スイッチ
３２ 内部抵抗
３３，５３ 判定回路
３４，５４ シュミットトリガ回路
３５，５５ 遅延回路
３６，５６ シャットダウン設定回路
３７，５７ 論理回路
４０ スイッチ
４１ システム回路
４２ ＰＭＩＣ
４３ 電圧制御スイッチ
４４，４６ ダイオード
４５，４７ 寄生ダイオード
７０ 二次電池
７１ 正極
７２ 負極
８０，８１，８２，８３，８４，８５ 電池保護回路
１０１，１０２，１０３，１０４，１０５ バッテリ装置
２０１，２０２，２０３，２０４，２０５ 保護ＩＣ
３０１ 電子機器
３１０ ＵＳＢポート
３１１ 電源線
３１２ グランド線
３４０，３４１，３４２ 外部回路
４０１，４０２，４０３，４０４，４０５ 電源システム

Claims (11)

  1. 第１電源端子及び第２電源端子を備え、
    前記第１電源端子が二次電池の第１電極に接続され、かつ、前記第２電源端子が前記二次電池の第２電極に接続されているとき、前記第１電極に接続される放電経路に直列に挿入される放電制御トランジスタにより前記放電経路を遮断することで前記二次電池を保護する二次電池保護集積回路であって、
    入力端子と、
    出力端子と、
    前記入力端子のレベルが第１レベルから変化すると、前記放電制御トランジスタをオフにし、かつ、前記出力端子と前記第１電源端子との間を接続する放電遮断状態に遷移させる制御回路と、を備え、
    前記制御回路は、前記放電遮断状態において、前記入力端子のレベルが前記第１レベルとは異なる第２レベルから変化すると、前記放電制御トランジスタをオンにする、二次電池保護集積回路。
  2. 前記制御回路は、前記放電遮断状態において前記入力端子のレベルが前記第２レベルから変化し、変化後のレベルが所定時間以上継続すると、前記放電制御トランジスタをオンにする、請求項１に記載の二次電池保護集積回路。
  3. 前記制御回路は、前記放電遮断状態において前記入力端子のレベルが前記第２レベルから変化し、変化後のレベルが所定時間以上継続すると、前記出力端子と前記第１電源端子との間を遮断する、請求項２に記載の二次電池保護集積回路。
  4. 前記制御回路は、前記放電遮断状態において前記入力端子のレベルが前記第２レベルから前記第１レベルに変化し、変化後のレベルが所定時間以上継続すると、前記出力端子と前記第２電源端子との間を接続する、請求項３に記載の二次電池保護集積回路。
  5. 前記制御回路は、前記放電遮断状態において、前記入力端子と前記第２電源端子との間を接続する、請求項１から４のいずれか一項に記載の二次電池保護集積回路。
  6. 第１電源端子及び第２電源端子を備え、
    前記第１電源端子が二次電池の第１電極に接続され、かつ、前記第２電源端子が前記二次電池の第２電極に接続されているとき、前記第１電極に接続される放電経路に直列に挿入される放電制御トランジスタにより前記放電経路を遮断することで前記二次電池を保護する二次電池保護集積回路であって、
    入出力端子と、
    前記入出力端子のレベルが第１レベルから変化すると、前記放電制御トランジスタをオフにし、かつ、前記入出力端子と前記第１電源端子との間を接続する放電遮断状態に遷移させる制御回路と、を備え、
    前記制御回路は、前記放電遮断状態において、前記入出力端子のレベルが前記第１レベルとは異なる第２レベルから変化すると、前記放電制御トランジスタをオンにする、二次電池保護集積回路。
  7. 請求項１から４のいずれか一項に記載の二次電池保護集積回路と、
    前記二次電池保護集積回路の外部に設けられ、前記入力端子と前記出力端子との間を接続するか遮断するか切り替えるスイッチと、
    前記入力端子と前記放電経路との間に接続された抵抗素子と、を備える、電源システム。
  8. 請求項５に記載の二次電池保護集積回路と、
    前記二次電池保護集積回路の外部に設けられ、前記入力端子と前記出力端子との間を接続するか遮断するか切り替えるスイッチと、を備える、電源システム。
  9. 請求項６に記載の二次電池保護集積回路と、
    前記第２電極に接続される第２放電経路と、
    前記二次電池保護集積回路の外部に設けられ、前記第２放電経路と前記入出力端子との間を接続するか遮断するか切り替えるスイッチと、を備える、電源システム。
  10. 前記入出力端子と前記スイッチとの間に接続され、前記二次電池保護集積回路の外部に存在するダイオードを経由する電流の流れを防止する逆流防止素子を備える、請求項９に記載の電源システム。
  11. 請求項１から４，６のいずれか一項に記載の二次電池保護集積回路と、
    前記二次電池と、
    前記放電制御トランジスタと、を備える、バッテリ装置。
JP2022139926A 2022-09-02 2022-09-02 二次電池保護集積回路、電源システム及びバッテリ装置 Pending JP2024035458A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022139926A JP2024035458A (ja) 2022-09-02 2022-09-02 二次電池保護集積回路、電源システム及びバッテリ装置
CN202310908630.8A CN117650593A (zh) 2022-09-02 2023-07-24 二次电池保护集成电路、电源系统以及电池装置
US18/366,265 US20240079888A1 (en) 2022-09-02 2023-08-07 Secondary battery protection integrated circuit, power supply system, and battery device
KR1020230104164A KR20240032628A (ko) 2022-09-02 2023-08-09 이차전지 보호 집적 회로, 전원 시스템 및 배터리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022139926A JP2024035458A (ja) 2022-09-02 2022-09-02 二次電池保護集積回路、電源システム及びバッテリ装置

Publications (1)

Publication Number Publication Date
JP2024035458A true JP2024035458A (ja) 2024-03-14

Family

ID=90042117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022139926A Pending JP2024035458A (ja) 2022-09-02 2022-09-02 二次電池保護集積回路、電源システム及びバッテリ装置

Country Status (4)

Country Link
US (1) US20240079888A1 (ja)
JP (1) JP2024035458A (ja)
KR (1) KR20240032628A (ja)
CN (1) CN117650593A (ja)

Also Published As

Publication number Publication date
KR20240032628A (ko) 2024-03-12
CN117650593A (zh) 2024-03-05
US20240079888A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US7847519B2 (en) Smart battery protector with impedance compensation
US9065281B2 (en) Charge/discharge control circuit and battery device
US7902794B2 (en) Over-voltage protected battery charger with bypass
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
US20110156655A1 (en) Battery pack and method of charging battery pack
US20120249087A1 (en) Battery protection circuit, battery protection device, and battery pack
US10090690B2 (en) Secondary battery protection circuit
KR101193170B1 (ko) 배터리 팩 및 이의 제어방법
CN109904901B (zh) 二次电池保护集成电路、二次电池保护装置以及电池包
KR20090003878A (ko) 유에스비 장치를 이용한 휴대 단말기의 배터리 충전 장치및 방법
CN101356706A (zh) 背栅极电压发生器电路、四端背栅极开关场效应晶体管及其充电和放电保护电路
JP4616222B2 (ja) 充放電制御回路および充電式電源装置
US8665572B2 (en) Battery charge/discharge protection circuit
US11183858B2 (en) Rechargeable battery protection circuit, rechargeable battery protection device, battery pack, and method of controlling rechargeable battery protection circuit
US6920341B2 (en) Secondary battery control circuit
US6605925B2 (en) Power source circuit
US11462921B2 (en) Secondary-battery protection circuit and battery pack
US8786258B2 (en) Battery pack and method of controlling the battery pack
US8138719B2 (en) Battery state monitoring circuit and battery device
JP2024035458A (ja) 二次電池保護集積回路、電源システム及びバッテリ装置
CN110556792A (zh) 一种锂电池保护系统
US20220368141A1 (en) Secondary battery protection circuit, battery pack, battery system, and method for protecting secondary battery
KR101182868B1 (ko) 전지 팩
KR20150092604A (ko) 전자장치의 배터리