JPH0661326A - 基板処理装置 - Google Patents

基板処理装置

Info

Publication number
JPH0661326A
JPH0661326A JP7169392A JP7169392A JPH0661326A JP H0661326 A JPH0661326 A JP H0661326A JP 7169392 A JP7169392 A JP 7169392A JP 7169392 A JP7169392 A JP 7169392A JP H0661326 A JPH0661326 A JP H0661326A
Authority
JP
Japan
Prior art keywords
inspection
substrate
chamber
processing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7169392A
Other languages
English (en)
Other versions
JP3222532B2 (ja
Inventor
Toshimitsu Omine
嶺 俊 光 大
Takashi Kataoka
岡 敬 片
Hirosuke Sato
藤 裕 輔 佐
Keiichi Akagawa
川 慶 一 赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7169392A priority Critical patent/JP3222532B2/ja
Publication of JPH0661326A publication Critical patent/JPH0661326A/ja
Application granted granted Critical
Publication of JP3222532B2 publication Critical patent/JP3222532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 将来のマルチチャンバ型装置での処理の高速
処理に対応させ、この高速化を維持したまま、所定の頻
度で処理後の基板の検査を敏速に行うことができるよう
にしたものを提供する。 【構成】 複数の処理室2,3,4と、この各処理室
2,3,4との間で基板の受渡しを行うハンドラ8を内
部に配置したハンドラ室9とを有する基板処理装置にお
いて、前記ハンドラ室9に連通して所定の頻度で基板の
抜取り検査を行う検査室15a,15bを備えるととも
に、検査室15a,15bで行う前記基板の抜取り検査
の頻度を検査室15a,15b内における最長の検査時
間に対応させて設定したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超LSI等の半導体デ
バイス等を製造する際に、基板を処理室内に導いて薄膜
成長等の表面処理を行う基板処理装置に関する。
【0002】
【従来の技術】例えば基板(半導体ウェハ)の表面に薄
膜を成長させる薄膜成長技術は、半導体デバイスの高性
能化のためのキー・テクノロジーの一つであり、特にC
VD(化学的気相成長)法による薄膜成長は、半導体製
造工程において広く用いられている。
【0003】この種の基板の表面処理、特にCVD法に
よる気相成長の代表的なものは、高周波加熱あるいは赤
外線ランプ加熱等により、基板を加熱し、処理室(反応
炉)内に、原料ガスと等を導入して所望の薄膜を成長さ
せるものである。
【0004】このような、気相成長を行うための装置と
して、代表的なものは、バレル型、拡散炉型、パンケー
キ型等の気相成長装置がある。このバレル型は、多角錘
型のサセプタを用いるもので、例えば特開昭63−42
375号公報、特開平1−35909号公報等に開示さ
れている。また、拡散炉型は、例えば特開昭63−21
822号公報等に開示されている。また、パンケーキ型
は、例えば特開昭63−33815号公報等に開示され
ている。これらの気相成長装置は、いずれも多数枚の半
導体ウェハ(基板)を処理チャンバ(反応炉)内に収容
して同時に多数枚の基板の薄膜成長を行うものである。
【0005】近年特に、超LSI等の半導体デバイスの
高集積化が目覚ましく、それに伴い基板径の大型化が進
んでいる。その結果、上記の多数枚同時処理に対して基
板を一枚ずつ処理する枚葉式の薄膜成長装置が、大型基
板への対応が比較的容易にできること、一枚ずつの処理
により薄膜成長の高精度化、基板面内均一化が容易であ
ること等の利点を有することから注目されている。
【0006】ここに、薄膜成長技術には、一般に (1) 成長膜の均一化 (2) 成長膜の高歩留まり化 (3) 原料利用効率の高効率化 (4) 低不純物化 (5) 成長温度の低温下 が要求されるのであるが、枚葉式薄膜成長技術には、こ
れら以外に (6) 単位時間当たりの処理量の高速化 が要求されている。
【0007】この単位時間当たりの処理量の高速化の要
請に答えるため、最近、枚葉式装置を複数集合したマル
チチャンバ方式の装置が考えられている。このマルチチ
ャンバ方式の装置は、一つの処理室(反応炉)の例えば
冷却中の時間を利用して他の処理室(反応炉)を運転す
ることによって基板の処理の高速化を図るようにしたも
のである。
【0008】従来のパンケーキ型やバレル型装置では、
十枚以上の基板が一度に処理されるので、同じバッチ内
にテストピースを入れておき、このテストピースを破壊
検査することにより、同じ条件下で処理された他の基板
の代表とすることが可能であった。しかし、枚葉式装置
では、基板と形状の異なる小さなテストピースを入れる
ことがハンドリングの関係から難しく、かといって基板
を破壊したのでは経済的に成り立たなくなってしまう。
【0009】そこで、基板をインプロセスで非破壊検査
する方法の導入が必要となるのであるが、通常の非破壊
検査は、一般に検査時間が長いものが多く、また検査項
目も多岐に亘ることから、一枚一枚の基板を検査してい
たのでは検査が律速となり、処理の高速化という本来の
目的が失われてしまう。仮に短時間の検査であったとし
ても、検査室で検査を行うことは、それだけその部屋で
のパーティクル付着等の不良品発生確立を増すことにな
り、できれば検査は少ない方がよい。
【0010】
【発明が解決しようとする課題】上述のように、半導体
デバイスの目覚ましい高集積化に伴い、気相成長技術等
の基板処理に様々な要望事項がなされている。
【0011】上記要望事項の中でも、枚葉式装置を複数
集合したマルチチャンバ方式の装置においては、この装
置の有する処理の高速化という本来の目的を維持したま
ま、処理室(反応炉)内で処理した後の基板の検査を所
定の頻度で敏速に行うようにすることが望まれている。
【0012】本発明は、上記事情を考慮してなされたも
ので、将来のマルチチャンバ型装置での処理の高速処理
に対応させ、この高速化を維持したまま、所定の頻度で
処理後の基板の検査を敏速に行うことができるようにし
たものを提供することを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る基板処理装置は、複数の処理室と、こ
の各処理室との間で基板の受渡しを行うハンドラを内部
に配置したハンドラ室とを有する基板処理装置におい
て、前記ハンドラ室に連通して所定の頻度で基板の抜取
り検査を行う検査室を備えるとともに、検査室で行う前
記基板の抜取り検査の頻度を検査室内における最長の検
査時間に対応させて、例えば基板の抜取り検査の頻度を
n枚当たり1枚の1/n、前記検査室内における最長の
検査時間をti 、前記各処理室における最長の処理時間
をt0 とした時、前記nを、 (n−1)t0 ≦ti の条件式を満たすより大きな値に設定したものである。
【0014】
【作用】上記のように構成した本発明によれば、処理室
で処理した後の基板の検査を、処理後の基板をハンドラ
室に連通した処理室に処理後の状態を維持したまま導く
ことによって敏速に行うことができるとともに、この検
査の頻度を最長の検査時間に対応させて行うことによ
り、検査を受けない基板の処理シーケンスを阻害するこ
となく、より多くの基板の検査を行うことができる。
【0015】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【0016】図1は、薄膜成長装置に適用した本発明の
一実施例を示すもので、この薄膜成長装置1には、3つ
の処理室、即ち薄膜成長を行わせる処理室(以下、薄膜
成長室という)2と、基板にエッチング等の前処理を施
す処理室(同じく、基板前処理室)3と、基板のオリフ
ラ(オリエンテーションフラット)の位置検出を行って
これを所定の方向に位置合わせする処理室(同じく、オ
リフラ室)4とが備えられ、この各処理室2,3,4
は、ゲートバルブ5,6,7を介して内部にハンドラ8
を配置したハンドラ室9に接続されている。更にこのハ
ンドラ室9には、ゲートバルブ10を介してロード・ア
ンロード室11が接続され、このロード・アンロード室
11は扉12を介してカセットステーション13に接続
されている。
【0017】一方、前記ハンドラ室9は、ゲートバルブ
14を介して、直列に接続された2つの検査室15a,
15bに連通され、各検査室15a,15bの内部に
は、夫々検査装置16a,16bが収納されて,この各
検査室15a,15b内で処理後の基板に対する検査が
行われるようなされている。
【0018】この検査の内容としては、薄膜成長が終了
した基板に対する成長膜の膜厚、低効率、組成、表面状
態、パーティクル、金属不純物、結晶欠陥、膜界面状態
等が挙げられ、この中で、必要とされる検査項目に対す
る検査が行われる。
【0019】ここに、膜厚は、膜成長後の基板と薄膜の
厚みを合せた厚みの面内分布を測定し、前もって測定し
ておいた薄膜成長前の基板厚みの測定結果を併せて判断
することにより成長した薄膜の膜厚を算出することがで
きる。
【0020】抵抗率の測定は、例えば四端子法により接
触式で行うことができる。この測定場所は、基板のオリ
フラに対して常に一定の場所で行うのであるが、この場
所は、基板上のデバイスとして使用しない場所であるこ
とが望ましい。基板が高抵抗の場合には、渦電流法によ
り非接触で測定することもできる。
【0021】金属不純物の検査は、例えば発光分析によ
り行うことができるが、この検査には、一般にかなり長
い時間がかかり、この時間は、薄膜成長の時間より長
い。
【0022】次に、上記薄膜成長装置1における処理シ
ーケンスの一例について説明するが、この処理シーケン
スは、一例であってこれに限定されるものではないこと
は勿論である。
【0023】即ち、前処理されカセット等に収納され
て、例えばクリーンルーム等から搬送されてきた基板
は、カセットごとカセットステーション13に設置され
た後、扉12を開閉操作することによりロード・アンロ
ード室11内にセットされる。
【0024】このロード・アンロード室11内にセット
された基板は、ゲートバルブ10の開閉動作に連動して
ハンドラ室9内に配置されているハンドラ8により、こ
のハンドラ室9内に搬送され、このハンドラ室9を介し
て基板前処理室3内へゲートバルブ6の開閉動作に連動
して移動させられる。この基板前処理室3内に基板が収
容されると、例えば真空引きの後、HF(フッ化水素)
ガス等により基板の表面に付着している自然酸化物をエ
ッチングする前処理が施される。
【0025】自然酸化物が除去された基板は、ゲートバ
ルブ6の開閉動作に連動してハンドラ室9内にハンドラ
8により搬送される。このハンドラ室9を通過する基板
は、その後ゲートバルブ7の開閉動作に連動してハンド
ラ8により、オリフラ室4へと移動させられる。
【0026】オリフラ室4内では、基板のオリフラの位
置検出がなされ、所定の方向に位置合せされる。このオ
リフラ合せが必要無い場合、或いは他の方法でオリフラ
合せを実施する場合には、このオリフラ室4を独立して
設ける必要がないが、このオリフラ室4内で基板の厚さ
を薄膜成長の前で測定して、成長膜の膜厚を測定するの
に利用する等、様々な検査に利用することもできる。
【0027】オリフラ合せ後、基板は、ハンドラ8によ
り、ゲートバルブ5の開閉動作に連動して薄膜成長室2
内に移動させられる。この薄膜成長室2内では、まず先
のエッチング(前処理)時にHFガスを用いている場合
には、基板表面に付着しているF(フッ素)を紫外線等
を照射することで除去し、その後、所定のガスを供給し
ながら所定の薄膜成長を行い、基板の表面に薄膜を形成
する。
【0028】所定の薄膜成長を行った後の基板は、薄膜
成長室2からゲートバルブ5の開閉動作に連動してハン
ドラ8によりハンドラ室9内へ移動させられる。そし
て、このハンドラ室9を通過した基板は、所定の頻度で
ハンドラ8によりゲートバルブ14の開閉動作に連動し
て内部に測定装置16a,16bが配置された検査室1
5a,15bのいずれかへと搬送され、この検査室15
aまたは15bで薄膜に対する種々の測定・検査が行わ
れる。
【0029】これらの測定・検査が終了した基板は、ゲ
ートバルブ14の開閉動作に連動してハンドラ8により
ハンドラ室9内へ搬送され、このハンドラ室9からゲー
トバルブ10の開閉に連動してハンドラ8によりロード
・アンロード室11に搬送された後、扉12の開閉操作
によってカセットステーション13内のカセットに収容
される。
【0030】一方、検査を受けない薄膜形成後の基板
は、薄膜成長室2からゲートバルブ5の開閉動作に連動
してハンドラ8によりハンドラ室9内へ移動させられた
後、ゲートバルブ10の開閉動作に連動してハンドラ8
によりロード・アンロード室11に搬送され、しかる
後、扉12の開閉操作によってカセットステーション1
3内のカセットに収容されて、一連のシーケンスが終了
する。
【0031】次に、上記検査室15aまたは15b内で
抜き取り検査を行う頻度について、図2を参照として説
明する。
【0032】今、各処理室2,3,4における処理時間
の内の最長の処理時間をt0 とすると、一連のシーケン
スは、この処理時間t0 をサイクル時間として行われる
ことになる。
【0033】また、検査室15aまたは15bで、例え
ば金属不純物を検査するとすると、この検査時間t
i は、通常上記サイクル時間(処理時間)t0 の数倍か
かり、この検査のために、検査を受けない基板のシーケ
ンス処理を阻害してしまい、この検査を行うことによっ
て、処理の敏速化が図れないおそれがある。即ち、この
検査時間ti を基準として処理サイクルを行うとなる
と、各処理室2,3,4内で(ti −t0 )時間の本来
の処理サイクル以外の無駄な待ち時間が生じてしまう。
【0034】このため、基板の抜き取り検査の頻度をn
枚当たり1枚の1/nとした時、このnは、 (n−1)t0 ≦ti の条件式を満たすより大きな値となるように設定され、
これによって、検査を終了した基板が、検査を受けない
基板の処理シーケンスを阻害することなく、しかも検査
の頻度が最大となるようなされている。
【0035】即ち、検査を受けない(n−1)枚の基板
は、サイクル時間t0 のサイクルで一連の処理が行わ
れ、検査を受ける基板は、サイクル時間t0 のサイクル
で一連の処理が行われた後、検査室15aまたは15b
で検査を受け、そして他の基板の処理の邪魔とならない
時間にハンドラ室9に導かれロード・アンロード室11
に搬出されるようなされている。
【0036】図2は、ti /t0 =2.5とした時、即
ち、上記式にこの値を代入すると、n≦3.5となるか
ら、n=3とした時のシーケンス処理を示すものであ
る。
【0037】先ず、m+1枚目の基板は、サイクル時間
0 でオリフラ合せからエッチング、更には薄膜成長が
行われた後、検査室における金属不純物検査が行われ
る。m+2枚目の基板は、m+1枚の基板のオリフラ合
せ及びこれに続くハンドリング時間th に亘るハンドリ
ングが終了した時点からスタートし、一工程遅れてプロ
セスが進行して、オリフラ合せ、エッチング及び薄膜成
長の各工程が終了した後、アンロードされる。更に、m
+3枚目の基板は、m+2枚の基板のオリフラ合せ及び
これに続くハンドリング時間th に亘るハンドリングが
終了した時点からスタートし、一工程遅れてプロセスが
進行して、オリフラ合せ、エッチング及び薄膜成長の各
工程が終了した後、アンロードされる。
【0038】この時、上記m+1枚目の基板は、ti
0 =2.5(>2)であるから、まだ金属不純物検査
の段階にある。
【0039】そして、m+4枚目の基板が、m+3枚の
基板のオリフラ合せ及びこれに続くハンドリング時間t
h に亘るハンドリングが終了した時点からスタートし、
一工程遅れてプロセスが進行して、オリフラ合せ、エッ
チング及び薄膜成長の各工程が行われるのであるが、こ
の薄膜成長工程中に、ti /t0 =2.5(<3)であ
るから、上記m+1枚目の基板の金属不純物検査が終了
する。
【0040】そこで、この検査の終了した基板を、この
薄膜成長処理中にアンロードし、このアンロードによっ
て検査室は空となるので、このm+4枚目の基板を薄膜
成長工程終了後、検査室に導いて金属不純物の検査を行
うのである。
【0041】即ち、この実施例では、全体として3枚の
基板が1サイクルを形成するようなっている。そして、
アンロードされる順番は、m+2,m+3,m+1番目
の基板となるが、投入された基板の順番に合うようにア
ンロードカセットに入れるシーケンスやハードを持たせ
るようにすることもできる。
【0042】なお、このようなシーケンスで運転するこ
とで、基板の全数検査を犠牲にすれば、例えば基板の欠
陥検査には長時間を要するにもかかわらず、全体として
測定・検査による時間の損失を殆ど零にすることがでか
る。しかも、検査は3枚に1枚しか行われていないが、
残りの2枚に検査不合格がでる確立は極めて低く、実際
には全数検査を行わないことにより不具合は殆どない。
【0043】検査不合格が出た場合はその基板の2枚前
まで遡って、異常の記録をソフト上あるいはハードとし
て残したり、それら3枚の基板を別室に置く等の何等か
の処理を行う。また検査した基板はロードした時と比べ
て他の基板とアンロードの順番が入れかわる。基板カセ
ットにアンロードする場合には順番を最初にもどす手順
を設けても良い。
【0044】図3は、図1に示す薄膜形成装置1におけ
る処理室4でオリフラ位置合せを行うことなく、ここで
前記金属不純物の検査より短い検査時間のパーティクル
検査を行うようにしたものである。
【0045】この場合、パーティクル検査時間をtp
すると、この検査時間tp は金属不純物の検査ti より
短いため、この検査時間ti が基準となって、上記と同
様にn=3となり、3枚に1枚の割合でパーティクル検
査及び金属不純物検査が行われる。
【0046】即ち、m枚目の基板は、サイクル時間t0
でエッチングから薄膜成長が行われた後、検査室(処理
室4)内におけるパーティクル検査が行われる。m+1
枚目の基板は、m枚の基板のエッチング及びこれに続く
ハンドリング時間th に亘るハンドリングが終了した時
点からスタートし、一工程遅れてプロセスが進行して、
エッチング及び薄膜成長の各工程が終了した後、検査室
内における金属不純物の検査が行われる。
【0047】そして、m+2枚目の基板は、m+1枚の
基板のエッチング及びこれに続くハンドリング時間th
に亘るハンドリングが終了した時点からスタートし、一
工程遅れてプロセスが進行して、エッチング及び薄膜成
長の各工程が終了した後、アンロードされる。
【0048】この薄膜成長中に前記パーティクル検査が
終了している場合には、この基板をこの薄膜成長中にア
ンロードする。
【0049】そして、m+3枚目の基板は、m+2枚の
基板のエッチング及びこれに続くハンドリング時間th
に亘るハンドリングが終了した時点からスタートし、一
工程遅れてプロセスが進行して、エッチング及び薄膜成
長の各工程が行われた後、これを検査室(処理室4)に
導いてパーティクルの検査を行う。
【0050】これは、前記のように、検査室(処理室
4)は空となっているからであり、このパーティクルの
検査に要する時間は、金属不純物の検査に要する時間よ
り短いため、少なくともこのm+3枚目の基板における
薄膜成長工程中にこのパーティクル検査が終了し、この
薄膜成長工程中にアンロードして、この検査室を空にす
ることができるからである。
【0051】そして、m+4枚目の基板が、m+3枚目
の基板のエッチング及びこれに続くハンドリング時間t
h に亘るハンドリングが終了した時点からスタートし、
一工程遅れてプロセスが進行して、エッチング及び薄膜
成長の各工程が行われるのであるが、この薄膜成長工程
中に上記m+1枚目の基板の金属不純物検査が終了す
る。
【0052】そこで、この検査の終了した基板を、この
薄膜成長処理中にアンロードし、このアンロードによっ
て検査室は空となるので、このm+4枚目の基板を薄膜
成長工程終了後、検査室に導いて金属不純物の検査を行
うのである。
【0053】
【発明の効果】以上説明したように本発明によれば、成
長した薄膜等の評価を成長したままの状態に近い状態
で、即ち所定の処理を施した後の状態をそのままの状態
に近い状態で迅速に行うことができ、しかも、将来のマ
ルチチャンバ型装置での処理の高速処理に対応させ、こ
の高速化を維持したまま、処理後の基板の検査を行うこ
とができるといった効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す概要図。
【図2】図1における処理シーケンスの一例を示すダイ
ヤグラム。
【図3】同じく処理シーケンスの他の例を示すダイヤグ
ラム。
【符号の説明】
1 薄膜成長装置 2 処理室(薄膜形成室) 3 処理室(基板前処理室) 4 処理室(オリフラ室または検査室) 8 ハンドラ 9 ハンドラ室 11 ロード・アンロード室 15a,15b 検査室 16a,16b 検査装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤 川 慶 一 神奈川県川崎市幸区小向東芝町1 株式会 社東芝総合研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の処理室と、この各処理室との間で基
    板の受渡しを行うハンドラを内部に配置したハンドラ室
    とを有する基板処理装置において、前記ハンドラ室に連
    通して所定の頻度で基板の抜取り検査を行う検査室を備
    えるとともに、検査室で行う前記基板の抜取り検査の頻
    度を検査室内における最長の検査時間に対応させて設定
    したことを特徴とする基板処理装置。
  2. 【請求項2】前記基板の抜取り検査の頻度をn枚当たり
    1枚の1/n、前記検査室内における最長の検査時間を
    i 、前記各処理室内における検査を除く最長の処理時
    間をt0 とした時、前記nを、 (n−1)t0 ≦ti の条件式を満たすより大きな値に設定したことを特徴と
    する請求項1記載の基板処理装置。
JP7169392A 1992-03-27 1992-03-27 基板処理装置 Expired - Fee Related JP3222532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7169392A JP3222532B2 (ja) 1992-03-27 1992-03-27 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7169392A JP3222532B2 (ja) 1992-03-27 1992-03-27 基板処理装置

Publications (2)

Publication Number Publication Date
JPH0661326A true JPH0661326A (ja) 1994-03-04
JP3222532B2 JP3222532B2 (ja) 2001-10-29

Family

ID=13467884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169392A Expired - Fee Related JP3222532B2 (ja) 1992-03-27 1992-03-27 基板処理装置

Country Status (1)

Country Link
JP (1) JP3222532B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328744B1 (ko) * 1998-11-06 2002-06-20 서성기 웨이퍼의알루미늄산화막형성장치
KR100449115B1 (ko) * 1995-12-27 2004-12-04 동경 엘렉트론 주식회사 클러스터툴장치,대상물에알루미늄막을형성하는성막방법및가스성분제거처리장치
DE10332572A1 (de) * 2003-07-11 2005-02-17 Nanophotonics Ag Fertigungsanlage für Halbleiterbauelemente und Messkammern für Fertigungsanlagen für Halbleiterbauelemente
DE102004057057A1 (de) * 2004-11-25 2006-06-01 Leica Microsystems Cms Gmbh Substrat-Arbeitsstation und Zusatzmodul für eine Substrat-Arbeitsstation
JP5654712B2 (ja) * 2012-03-30 2015-01-14 キヤノンアネルバ株式会社 基板処理システム
DE102004013707B4 (de) * 2003-08-28 2016-05-25 Cascade Microtech, Inc. Vorrichtung zum Testen von Substraten
JP2018128339A (ja) * 2017-02-08 2018-08-16 住友化学株式会社 半導体ウェハの表面検査装置及び半導体ウェハの表面検査方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449115B1 (ko) * 1995-12-27 2004-12-04 동경 엘렉트론 주식회사 클러스터툴장치,대상물에알루미늄막을형성하는성막방법및가스성분제거처리장치
KR100328744B1 (ko) * 1998-11-06 2002-06-20 서성기 웨이퍼의알루미늄산화막형성장치
DE10332572A1 (de) * 2003-07-11 2005-02-17 Nanophotonics Ag Fertigungsanlage für Halbleiterbauelemente und Messkammern für Fertigungsanlagen für Halbleiterbauelemente
DE102004013707B4 (de) * 2003-08-28 2016-05-25 Cascade Microtech, Inc. Vorrichtung zum Testen von Substraten
DE102004013707B9 (de) * 2003-08-28 2016-06-23 Cascade Microtech, Inc. Vorrichtung zum Testen von Substraten
DE102004057057A1 (de) * 2004-11-25 2006-06-01 Leica Microsystems Cms Gmbh Substrat-Arbeitsstation und Zusatzmodul für eine Substrat-Arbeitsstation
JP5654712B2 (ja) * 2012-03-30 2015-01-14 キヤノンアネルバ株式会社 基板処理システム
JP2018128339A (ja) * 2017-02-08 2018-08-16 住友化学株式会社 半導体ウェハの表面検査装置及び半導体ウェハの表面検査方法

Also Published As

Publication number Publication date
JP3222532B2 (ja) 2001-10-29

Similar Documents

Publication Publication Date Title
JP3176118B2 (ja) 多室型基板処理装置
JP4554078B2 (ja) 基板処理システム、および基板をロードする方法
US5766360A (en) Substrate processing apparatus and substrate processing method
US6301801B1 (en) Vacuum processing apparatus and operating method therefor
US8006566B2 (en) Screening of silicon wafers used in photovoltaics
JPH04504929A (ja) 基板上の層の蒸着方法及びこのための処理用システム
JPH03161929A (ja) 連続処理エッチング方法及びその装置
US6604853B2 (en) Accelerated thermal stress cycle test
CN109314046A (zh) 基板处理装置、半导体装置的制造方法以及记录介质
JP3222532B2 (ja) 基板処理装置
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
JP4610317B2 (ja) 基板処理装置及び基板処理装置の基板搬送方法
JP3146055B2 (ja) 基板処理装置
JP3670142B2 (ja) シリコン基板の再結合ライフタイム測定の前処理方法
JP3154793B2 (ja) 基板処理装置
JPS5833828A (ja) 半導体表面処理装置
JPS62221107A (ja) 処理装置
JPH05275351A (ja) 基板処理方法
WO2002021577A2 (en) Wafer carrier
JPH05275343A (ja) 基板処理装置
JPH02226721A (ja) 処理方法
JPH11204616A (ja) 基板処理装置および基板処理方法
TWI754470B (zh) 一種磊晶晶圓的製造方法和磊晶晶圓
JPS63144537A (ja) ウエハ搬送装置
JP2003240689A (ja) 半導体結晶の検査用サンプルの自動処理方法及び自動処理システム並びに半導体結晶の検査方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080817

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees