JP3146055B2 - 基板処理装置 - Google Patents

基板処理装置

Info

Publication number
JP3146055B2
JP3146055B2 JP7144092A JP7144092A JP3146055B2 JP 3146055 B2 JP3146055 B2 JP 3146055B2 JP 7144092 A JP7144092 A JP 7144092A JP 7144092 A JP7144092 A JP 7144092A JP 3146055 B2 JP3146055 B2 JP 3146055B2
Authority
JP
Japan
Prior art keywords
substrate
processing
inspection
chamber
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7144092A
Other languages
English (en)
Other versions
JPH05275510A (ja
Inventor
藤 裕 輔 佐
嶺 俊 光 大
多 恭 章 本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibaura Machine Co Ltd
Original Assignee
Toshiba Corp
Toshiba Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13460605&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3146055(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp, Toshiba Machine Co Ltd filed Critical Toshiba Corp
Priority to JP7144092A priority Critical patent/JP3146055B2/ja
Priority to US08/036,894 priority patent/US5766360A/en
Priority to GB9306341A priority patent/GB2265634B/en
Publication of JPH05275510A publication Critical patent/JPH05275510A/ja
Priority to US09/055,996 priority patent/US5897710A/en
Application granted granted Critical
Publication of JP3146055B2 publication Critical patent/JP3146055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超LSI等の半導体デ
バイス等を製造する際に、基板を処理室内に導いて薄膜
成長等の所定の処理を行う基板処理装置に関する。
【0002】
【従来の技術】例えば基板(半導体ウェハ)の表面に薄
膜を成長させる薄膜成長技術は、半導体デバイスの高性
能化のためのキー・テクノロジーの一つであり、特にC
VD(化学的気相成長)法による薄膜成長は、半導体製
造工程において広く用いられている。
【0003】従来、この種の薄膜成長装置等の基板処理
装置は、半導体ウェハ等の基板表面に薄膜成長等の所定
の処理を施すようにしたもので、この成長後の薄膜等の
評価は、次工程において、即ち表面に薄膜を形成した基
板を薄膜形成装置(基板処理装置)より搬出した後に他
の装置によって行うことが一般に行われていた。
【0004】ここに、成長した薄膜の評価結果等が判明
するまでには、かなりの時間を要するのが現状である。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来例のように、成長した薄膜等の処理の評価を他の装置
で行うと、この評価結果が判明するのにかなりの時間が
かかることと相待って、処理から評価までの間に薄膜表
面が汚染されてしまったり、膜物性が変化してしまうこ
とがあるといった問題点があった。
【0006】特に枚葉式装置においては、処理した基板
の品質保証の点で、処理の評価を高い頻度で行う必要が
あり、他の装置で評価を行うことは非常な手間となる。
また、処理の評価結果が判明するのに時間を要すると、
不良処理を長時間行う結果となり、好ましくない。
【0007】本発明は上記に鑑み、成長した薄膜等の評
価を成長したままの状態に近い状態で迅速に行うことが
でき、基板処理装置としての稼働率を向上させ、かつ薄
膜成長等の歩留まりを向上させるようにしたものを提供
することを目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る基板処理装置は、基板に所定の処理を
施す複数の処理室と、前記処理室すべてと接続されかつ
任意の前記処理室間で前記基板の出し入れを行う際に必
ず通過する経路上に配置され前記基板に対して、処理前
及び処理後の検査を各々行うことにより、膜厚、抵抗
率、組成、表面状態、金属不純物、膜界面状態、膜物性
のうち、少なくとも一つ以上について評価する検査室と
を備えることを特徴とするものである。また、本発明に
係る基板処理装置は、基板に所定の処理を施す処理室
と、前記基板を搬入および搬出するためのロード・アン
ロード室と、前記処理室及び前記ロード・アンロード室
と接続されかつ前記処理室と前記ロード・アンロード室
間で前記基板の出し入れを行う際に必ず通過する経路上
に配置され前記基板に対して、処理前及び処理後の検査
を各々行うことにより、膜厚、抵抗率、組成、表面状
態、金属不純物、膜界面状態、膜物性のうち、少なくと
も一つ以上について評価する検査室と、を備えることを
特徴とするものである。
【0009】
【作用】上記のように構成した発明によれば、一つの処
理室から他の処理室へ基板を出し入れする場合、あるい
は、処理室とロード・アンロード室間で基板を出し入れ
する場合に、かならず通過する経路上に基板に対して、
処理前及び処理後の検査を各々行うことにより、膜厚、
抵抗率、組成、表面状態、金属不純物、膜界面状態、膜
物性のうち、少なくとも一つ以上について評価する検査
室が配置されている。これにより、例えば薄膜成長等の
所定の処理を施した基板を、そのままに近い状態で検査
室に搬送してここで所定処理例えば薄膜等の検査を行う
ことができ、これによって膜表面の汚染や膜特性の変化
の影響を最少限に抑えることができる。また、基板の処
理直後の検査だけでなく、当該処理室での処理直前の検
査をも行うことができ、非破壊で膜厚を評価する等、両
者を組合わせることにより、いずれか一方の評価のみで
は判断できない評価項目、すなわち一つの処理室での処
理結果のみに基づく薄膜物性を評価することができる。
また、処理前の基板が不良の時は、その後の処理を行な
わない手段を取ることができ、生産性が向上する。処理
後の基板の検査結果が不良の際は、基板処理装置の異常
等がすぐに判明するために、不良処理を続行することを
防止できる。
【0010】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【0011】図1は、薄膜成長装置に適用した本発明の
第1の実施例を示すもので、この薄膜成長装置1には、
2つの処理室、即ち薄膜成長を行わせる処理室(以下、
薄膜成長室という)2と基板にエッチング等の前処理を
施す処理室(同じく、基板前処理室)3とが備えられ、
この各処理室2,3は、ゲートバルブ4,5を介して検
査室6に接続されている。更にこの検査室6には、ゲー
トバルブ7,8を介して不良基板保管室9及びロード・
アンロード室10がそれぞれ接続されているとともに、
これらの制御を行う制御装置11が備えられている。
【0012】そして、カセット等に収容されてクリーン
ルーム等から搬送されてきた基板は、ロード・アンロー
ド室10にセットされた後、このロード・アンロード室
10は、真空もしくは不活性ガス雰囲気もしくはその他
のガス、例えばH2 等の雰囲気に置換される。そして基
板はゲートバルブ8の開閉動作に連動して一枚ずつ検査
室6に送られ、ここで基板厚みの面内分布等が測定さ
れ、この測定後の基板は、ゲートバルブ5に連動して基
板前処理室3に搬送される。
【0013】この基板前処理室3は、基板の表面に形成
された自然酸化膜を除去する等の前処理を行うためのも
のであり、例えば真空引きした後、HF(フッ化水素)
ガスや水蒸気等のガスを基板の表面に吹付けることによ
り、基板表面の自然酸化膜のドライエッチングを行う。
この基板処理室3での前処理が終了した基板は、再びゲ
ートバルブ5に連動して検査室6に送られる。
【0014】次に、検査室6内で前処理終了後の基板の
表面分析が行われて自然酸化膜の有無が確認され、自然
酸化膜が除去されたと確認された基板のみがゲートバル
ブ4と連動して薄膜成長室2に送られる。自然酸化膜が
除去されていない基板は、再び基板前処理室3に送られ
て再度自然酸化膜の除去が行われ、一定回数以上自然酸
化膜除去作業を行っても自然酸化膜が除去されない基板
に対しては、薄膜成長を行うことなく、不良基板保管室
9またはロード・アンロード室10に送る。なお、基板
の表面分析は、検査室6ではなく、基板前処理室3で行
うようにすることもできる。
【0015】薄膜成長室2においては、例えば基板を加
熱しつつ、SiH4 とH2 ガスを供給して、例えばSi
(シリコン)単結晶基板である半導体ウェハ等の基板の
薄膜成長を行い、この薄膜成長が終了した基板をゲート
バルブ4と連動して検査室6に送る。
【0016】薄膜成長が終了した基板に対して、検査室
6内で成長膜の膜厚、抵抗率、組成、表面状態、パーテ
ィクル、金属不純物、結晶欠陥、膜界面状態等の評価項
目の中で、必要とされる検査項目に対する検査を行う。
【0017】ここに、膜厚は、膜成長後の基板と薄膜の
厚みを合わせた厚みの面内分布を測定し、薄膜成長前の
基板厚みの測定結果を合わせて判断することにより成長
した薄膜の膜厚を算出することができる。例えばこのよ
うにして、膜厚を算出することにより、通常破壊しなく
ては測定することができないような試料においても、非
破壊で確実に膜厚を測定することができる。
【0018】抵抗率の測定は、例えば四端子法により接
触式で行うことができる。測定場所は、基板のオリフラ
(オリエンテーショントフラット)に対して常に一定の
場所で行うのであるが、この場所は、基板上のデバイス
として使用しない場所であることが望ましい。また、渦
電流法等により非接触で測定することもできる。
【0019】そして、これらの検査において、成長する
膜の仕様から外れている薄膜成長後の基板は、薄膜(成
長膜)として不合格であると制御装置11で判断され
る。また、検査結果は、各基板に対する検査結果として
制御装置11に記録保存され、後工程で参照できるよう
なされている。
【0020】前記薄膜成長室は、バッチ式でも枚葉式で
も良いが、枚葉式の場合において、検査は、基板上の成
長膜でも、またテストピースを使用する場合には、同時
に成長を行ったテストピースでも良い。
【0021】金属不純物の検査は、例えば発光分析によ
り行うことができるが、この検査には、一般にかなり長
い時間がかかり、この時間は、薄膜成長の時間より長い
ため、抜き取り検査としている。なお、検査室6内に複
数の検査装置を用意することにより、検査のスループッ
トを向上させることができる。
【0022】ここに、不良基板が連続的に発生する場合
には、制御装置11により警報を発し、不良率を最小限
に抑えるようなっているが、装置1を自動的に停止させ
るようにすることもできる。また、膜成長条件にフィー
ドバック可能な場合には、検査結果が膜仕様標準値より
大きな偏差を示した場合にフィードバックをかけるよう
にすることもできる。
【0023】不合格となった基板は、その後の検査若し
くはプロセスを省略するように制御されるが、一連の処
理工程より特定の基板を取り除くことが困難な場合に
は、そのまま処理を続行させることもできる。
【0024】なお、上記処理シーケンスは、一例であっ
てこれに限定されるものではないことは勿論であり、例
えば、必要に応じて、前処理工程を含む薄膜成長前の検
査を省略することもできる。
【0025】上述の一連の工程で、基板が大気等の装置
外のガスにさらされないことが望ましいが、本実施例は
これに限定されるものではない。
【0026】装置全体を真空、もしくは不活性ガスもし
くはその他の制御されたガス雰囲気中においてもよい。
【0027】
【0028】
【0029】
【0030】
【0031】
【0032】
【0033】
【0034】
【0035】
【0036】
【発明の効果】以上説明したように本発明によれば、基
板の処理直後の検査だけでなく、当該処理室での処理直
前の検査をも行うことができ、両者を組合わせることに
より、一つの処理室での処理結果のみに基づく薄膜物性
のように、いずれか一方の評価のみでは判断できない評
価項目についても評価することができる。
【図面の簡単な説明】
【図1】本発明の実施例の概要構成を示す概要図。
【符号の説明】
1 薄膜成長装置 2 薄膜成長室(処理室) 3 基板前処理室(処理室) 4、5、7、8 ゲートバルブ 6 検査室 10 ロード・アンロード室 11 制御装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本 多 恭 章 東京都中央区銀座四丁目2番11号 東芝 機械株式会社内 (56)参考文献 特開 平3−283618(JP,A) 特開 昭62−213112(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 H01L 21/205 H01L 21/3065 H01L 21/68

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】基板に所定の処理を施す複数の処理室と、
    前記処理室すべてと接続されかつ任意の前記処理室間で
    前記基板の出し入れを行う際に必ず通過する経路上に配
    置され前記基板に対して、処理前及び処理後の検査を各
    々行うことにより、膜厚、抵抗率、組成、表面状態、金
    属不純物、膜界面状態、膜物性のうち、少なくとも一つ
    以上について評価する検査室とを備えることを特徴とす
    る基板処理装置。
  2. 【請求項2】前記検査室を中心にゲートバルブを介して
    前記処理室各々と前記検査室とを接続することを特徴と
    する請求項1に記載の基板処理装置。
  3. 【請求項3】基板に所定の処理を施す処理室と、 前記基板を搬入および搬出するためのロード・アンロー
    ド室と、 前記処理室及び前記ロード・アンロード室と接続されか
    つ前記処理室と前記ロード・アンロード室間で前記基板
    の出し入れを行う際に必ず通過する経路上に配置され前
    記基板に対して、処理前及び処理後の検査を各々行うこ
    とにより、膜厚、抵抗率、組成、表面状態、金属不純
    物、膜界面状態、膜物性のうち、少なくとも一つ以上に
    ついて評価する検査室と、 を備えることを特徴とする基板処理装置。
JP7144092A 1992-03-27 1992-03-27 基板処理装置 Expired - Lifetime JP3146055B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7144092A JP3146055B2 (ja) 1992-03-27 1992-03-27 基板処理装置
US08/036,894 US5766360A (en) 1992-03-27 1993-03-25 Substrate processing apparatus and substrate processing method
GB9306341A GB2265634B (en) 1992-03-27 1993-03-26 Substrate processing apparatus and substrate processing method
US09/055,996 US5897710A (en) 1992-03-27 1998-04-07 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7144092A JP3146055B2 (ja) 1992-03-27 1992-03-27 基板処理装置

Publications (2)

Publication Number Publication Date
JPH05275510A JPH05275510A (ja) 1993-10-22
JP3146055B2 true JP3146055B2 (ja) 2001-03-12

Family

ID=13460605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7144092A Expired - Lifetime JP3146055B2 (ja) 1992-03-27 1992-03-27 基板処理装置

Country Status (1)

Country Link
JP (1) JP3146055B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153617B1 (ko) * 1995-09-20 1998-12-01 김광호 반도체 집적회로 제조공정방법
JP5943201B2 (ja) * 2012-12-26 2016-06-29 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP2020090699A (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 成膜装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05275510A (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
KR102689802B1 (ko) 통합형 종단간 무 cmp 상호연결 공정을 위한 플랫폼 및 동작 방법
US5766360A (en) Substrate processing apparatus and substrate processing method
JP3636422B2 (ja) プラズマエッチング装置、そのインシチュモニタリング方法及びインシチュ洗浄方法
JP3176118B2 (ja) 多室型基板処理装置
JPH11145067A (ja) 半導体素子製造用化学気相蒸着装置及びその洗浄方法並びに工程チャンバーの洗浄工程レシピ最適化方法
US5980720A (en) Methods of treating crystal-grown wafers for surface defect analysis
US20070023683A1 (en) Vacuum processing apparatus and vacuum processing method
KR20200124313A (ko) 통합된 단부-대-단부 영역-선택적 침착 프로세스를 위한 플랫폼 및 동작 방법
US20030160972A1 (en) Method and apparatus for measuring thickness of a thin oxide layer
JPH0729958A (ja) 半導体製造装置
KR19980063658A (ko) 피검사체의 전기적 특성을 검사하는 방법 및 장치
JP3146055B2 (ja) 基板処理装置
JPH05259259A (ja) 真空処理装置
JP3222532B2 (ja) 基板処理装置
JP4781505B2 (ja) 処理装置の自動検査方法および自動復帰方法
US6518785B2 (en) Method for monitoring an amount of heavy metal contamination in a wafer
JP3670142B2 (ja) シリコン基板の再結合ライフタイム測定の前処理方法
JP4248753B2 (ja) 基板処置装置および基板処理方法
JPH05275351A (ja) 基板処理方法
JP3154793B2 (ja) 基板処理装置
JPH06302557A (ja) ドライエッチング装置
JP3105063B2 (ja) 薄膜評価方法
JPH05275343A (ja) 基板処理装置
JPH10199817A (ja) 成膜装置
JPH11297582A (ja) 微粒子発生診断システムおよびその方法