JPH0661224A - 銅配線の形成方法 - Google Patents
銅配線の形成方法Info
- Publication number
- JPH0661224A JPH0661224A JP21296592A JP21296592A JPH0661224A JP H0661224 A JPH0661224 A JP H0661224A JP 21296592 A JP21296592 A JP 21296592A JP 21296592 A JP21296592 A JP 21296592A JP H0661224 A JPH0661224 A JP H0661224A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- wiring
- insulating film
- copper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造などに用いられる銅配線の形
成方法に関し、エッチング工程を用いずに銅配線を形成
する方法を提供する。 【構成】絶縁膜１２を露出する開口部14Ａの周辺表面が
シリコン又はゲルマニウムを含む導電性膜１４の表面に
て構成された基板の温度を４００℃以上にし、銅の有機
化合物を含む反応ガスを用いて、露出した前記絶縁膜１
２上に銅膜１３を堆積する工程と、前記導電性膜１４を
選択的に除去して銅配線層13Ａを形成する工程とを有す
ることを含み構成する。
成方法に関し、エッチング工程を用いずに銅配線を形成
する方法を提供する。 【構成】絶縁膜１２を露出する開口部14Ａの周辺表面が
シリコン又はゲルマニウムを含む導電性膜１４の表面に
て構成された基板の温度を４００℃以上にし、銅の有機
化合物を含む反応ガスを用いて、露出した前記絶縁膜１
２上に銅膜１３を堆積する工程と、前記導電性膜１４を
選択的に除去して銅配線層13Ａを形成する工程とを有す
ることを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は配線の形成方法に関し、
更に詳しく言えば、半導体装置の製造などに用いられる
銅配線の形成方法に関する。
更に詳しく言えば、半導体装置の製造などに用いられる
銅配線の形成方法に関する。
【０００２】近年、半導体装置の高集積化にともない、
配線の微細化が進んでいる。この結果、エレクトロマイ
グレーションに強く、かつ低抵抗な配線材料が要求され
ている。銅はそのような条件を満たす配線材料として注
目されているが、ハロゲン化合物（例えばCuCl2 ）の蒸
気圧が低いために、ＲＩＥなど、ハロゲン系エッチング
は困難である。そこで、エッチングを必要としない銅配
線の形成方法が要求されている。
配線の微細化が進んでいる。この結果、エレクトロマイ
グレーションに強く、かつ低抵抗な配線材料が要求され
ている。銅はそのような条件を満たす配線材料として注
目されているが、ハロゲン化合物（例えばCuCl2 ）の蒸
気圧が低いために、ＲＩＥなど、ハロゲン系エッチング
は困難である。そこで、エッチングを必要としない銅配
線の形成方法が要求されている。
【０００３】
【従来の技術】従来の方法によれば、まず図５（ａ）に
示すように、シリコン基板１上にＣＶＤ法でシリコン酸
化膜２を形成する。
示すように、シリコン基板１上にＣＶＤ法でシリコン酸
化膜２を形成する。
【０００４】次に、銅薄膜３を全面に形成し、該銅薄膜
３上の配線を形成する領域にパターニングされたレジス
ト膜４をマスクにして、ＲＩＥ（Reactive Ion Etchin
g: 反応性イオンエッチング）によって選択的にエッチ
ングする（図５（ｂ））。これにより、シリコン酸化膜
２上に、銅配線層３Ａが形成される（図５（ｃ））。
３上の配線を形成する領域にパターニングされたレジス
ト膜４をマスクにして、ＲＩＥ（Reactive Ion Etchin
g: 反応性イオンエッチング）によって選択的にエッチ
ングする（図５（ｂ））。これにより、シリコン酸化膜
２上に、銅配線層３Ａが形成される（図５（ｃ））。
【０００５】
【発明が解決しようとする課題】ところで、従来の方法
では、銅薄膜３をシリコン酸化膜２の全面に形成したの
ちに、ＲＩＥなどにより該銅薄膜３をエッチングするこ
とで銅配線層３Ａを形成していた。
では、銅薄膜３をシリコン酸化膜２の全面に形成したの
ちに、ＲＩＥなどにより該銅薄膜３をエッチングするこ
とで銅配線層３Ａを形成していた。
【０００６】しかし、銅のハロゲン化合物（例えばCuCl
2 ）は、その蒸気圧が低いために、ＲＩＥなどによるハ
ロゲン系エッチングが非常に困難であった。このため、
銅配線を形成する方法として、化学気相成長法（以下Ｃ
ＶＤ法と称する。）により４００℃以下の基板温度で、
予め設けられている金属薄膜（例えばタングステン等）
の上に銅薄膜の選択成長を行う方法が提案されている。
2 ）は、その蒸気圧が低いために、ＲＩＥなどによるハ
ロゲン系エッチングが非常に困難であった。このため、
銅配線を形成する方法として、化学気相成長法（以下Ｃ
ＶＤ法と称する。）により４００℃以下の基板温度で、
予め設けられている金属薄膜（例えばタングステン等）
の上に銅薄膜の選択成長を行う方法が提案されている。
【０００７】しかし、この方法を用いても、酸化膜上に
タングステンなどの金属薄膜を形成し、パターニングし
てタングステンによる配線を形成し、該タングステン配
線上に銅薄膜を選択的に成長させなければならず、ま
た、平坦化する際にはさらにその上に平坦化のための絶
縁膜を形成しなければならないので、工程数が増え、か
つ複雑になる。
タングステンなどの金属薄膜を形成し、パターニングし
てタングステンによる配線を形成し、該タングステン配
線上に銅薄膜を選択的に成長させなければならず、ま
た、平坦化する際にはさらにその上に平坦化のための絶
縁膜を形成しなければならないので、工程数が増え、か
つ複雑になる。
【０００８】また、この方法によると、銅のタングステ
ンに対する選択成長温度が４００℃以下と比較的低いた
め、高純度の銅薄膜を得ることが困難であるという問題
が生じる。
ンに対する選択成長温度が４００℃以下と比較的低いた
め、高純度の銅薄膜を得ることが困難であるという問題
が生じる。
【０００９】本発明はかかる従来例の問題点に鑑みて創
作されたものであり、エッチング工程を用いずに、高純
度の銅膜から成る配線層を形成することが可能になる配
線の形成方法の提供を目的とする。
作されたものであり、エッチング工程を用いずに、高純
度の銅膜から成る配線層を形成することが可能になる配
線の形成方法の提供を目的とする。
【００１０】
【課題を解決するための手段】上記課題は、図１，図２
に示すように、第１に、絶縁膜１２を露出する開口部14
Ａの周辺表面がシリコン又はゲルマニウムを含む導電性
膜１４の表面にて構成された基板の温度を４００℃以上
にし、銅の有機化合物を含む反応ガスを用いて、露出し
た前記絶縁膜１２上に銅膜１３を堆積する工程と、前記
導電性膜１４を選択的に除去して銅配線層13Ａを形成す
る工程とを有することを特徴とする銅配線の形成方法に
よって達成され、第２に、前記露出する絶縁膜１２は、
絶縁膜１２に形成された溝12Ａの内面であることを特徴
とする第１の発明に記載の銅配線の形成方法によって達
成される。
に示すように、第１に、絶縁膜１２を露出する開口部14
Ａの周辺表面がシリコン又はゲルマニウムを含む導電性
膜１４の表面にて構成された基板の温度を４００℃以上
にし、銅の有機化合物を含む反応ガスを用いて、露出し
た前記絶縁膜１２上に銅膜１３を堆積する工程と、前記
導電性膜１４を選択的に除去して銅配線層13Ａを形成す
る工程とを有することを特徴とする銅配線の形成方法に
よって達成され、第２に、前記露出する絶縁膜１２は、
絶縁膜１２に形成された溝12Ａの内面であることを特徴
とする第１の発明に記載の銅配線の形成方法によって達
成される。
【００１１】
【作 用】本発明に係る配線の形成方法においては、図
１，図２に示すように、絶縁膜１２を露出する開口部14
Ａの周辺表面がシリコン又はゲルマニウムを含む導電性
膜の表面にて構成された基板の温度を４００℃以上にし
て銅の有機化合物を含む反応ガスにより銅膜１３を堆積
している。
１，図２に示すように、絶縁膜１２を露出する開口部14
Ａの周辺表面がシリコン又はゲルマニウムを含む導電性
膜の表面にて構成された基板の温度を４００℃以上にし
て銅の有機化合物を含む反応ガスにより銅膜１３を堆積
している。
【００１２】ところで、銅の有機化合物を含む反応ガス
を用いて銅膜１３を堆積する場合、基板１１の温度を４
００℃以上に設定すると、絶縁膜１２上にのみ銅が選択
的に付着する。これは２００℃以上の温度で熱分解した
銅の有機化合物が分極し易い例えばＳｉ−Ｏ−Ｓｉの構
造を有する絶縁膜に付着するためであると考えられる。
また、基板を４００℃以上に加熱するのは、熱分解した
銅の有機化合物が再び元の銅の有機化合物に戻らないよ
うにして熱分解を促進するためである。
を用いて銅膜１３を堆積する場合、基板１１の温度を４
００℃以上に設定すると、絶縁膜１２上にのみ銅が選択
的に付着する。これは２００℃以上の温度で熱分解した
銅の有機化合物が分極し易い例えばＳｉ−Ｏ−Ｓｉの構
造を有する絶縁膜に付着するためであると考えられる。
また、基板を４００℃以上に加熱するのは、熱分解した
銅の有機化合物が再び元の銅の有機化合物に戻らないよ
うにして熱分解を促進するためである。
【００１３】これにより、銅膜１３は膜１４の開口部１
４Ａから露出している絶縁膜１２の溝１２Ａ内にのみ選
択的に堆積するので、配線形成領域に膜１４の開口部１
４Ａを予め形成しておくことで、銅膜をエッチングする
ことなく銅配線層１３Ａを形成することが可能になる。
４Ａから露出している絶縁膜１２の溝１２Ａ内にのみ選
択的に堆積するので、配線形成領域に膜１４の開口部１
４Ａを予め形成しておくことで、銅膜をエッチングする
ことなく銅配線層１３Ａを形成することが可能になる。
【００１４】また、４００℃以上の高温で銅膜１３を成
長しているので、高純度な銅膜１３を得ることができ
る。更に、溝１２Ａ内に銅配線層１３Ａを形成している
ので、表面の平坦化を図ることができる。
長しているので、高純度な銅膜１３を得ることができ
る。更に、溝１２Ａ内に銅配線層１３Ａを形成している
ので、表面の平坦化を図ることができる。
【００１５】また、上記の方法は、溝が形成されていな
い絶縁膜上に銅配線層を形成する場合にも適用すること
が可能である。
い絶縁膜上に銅配線層を形成する場合にも適用すること
が可能である。
【００１６】
【実施例】以下で図面に基づいて本発明の実施例を説明
する。図３は、本発明の実施例に係る銅膜を形成するた
めのＣＶＤ法を実施する装置の構成図である。
する。図３は、本発明の実施例に係る銅膜を形成するた
めのＣＶＤ法を実施する装置の構成図である。
【００１７】図３において、反応ガス発生室２１は、固
体ソースであるＣｕ（ＨＦＡ）2 をその内部で昇華させ
てソースガスとするものであり、第１のヒータ２２は、
Ｃｕ（ＨＦＡ）2 を加熱・昇華するものである。
体ソースであるＣｕ（ＨＦＡ）2 をその内部で昇華させ
てソースガスとするものであり、第１のヒータ２２は、
Ｃｕ（ＨＦＡ）2 を加熱・昇華するものである。
【００１８】キャリアガス導入口２３は、キャリアガス
であるＨ2 ガスを反応ガス発生室２１内に導入するもの
であり、反応ガス導入管２４は、Ｈ2 ガスや、ソースガ
スとなるＣｕ（ＨＦＡ）2 ガスなどの反応ガスを反応室
２５に導入するものである。
であるＨ2 ガスを反応ガス発生室２１内に導入するもの
であり、反応ガス導入管２４は、Ｈ2 ガスや、ソースガ
スとなるＣｕ（ＨＦＡ）2 ガスなどの反応ガスを反応室
２５に導入するものである。
【００１９】反応室２５は、その内部でシリコン基板１
１上に銅の選択成長をさせるものであり、第２のヒータ
２６は、その上にシリコン基板１１を載置して加熱する
ものである。
１上に銅の選択成長をさせるものであり、第２のヒータ
２６は、その上にシリコン基板１１を載置して加熱する
ものである。
【００２０】熱電対２７は、シリコン基板１１の温度を
測定するものであり、制御装置２８は、熱電対２７の測
定結果に基づいて、第２のヒータ２６の加熱温度を調整
するものである。また、排気口２９は、反応室２５内を
減圧するために排気するとともに、使用済みのガスを該
反応室２５の外部に排出するものである。
測定するものであり、制御装置２８は、熱電対２７の測
定結果に基づいて、第２のヒータ２６の加熱温度を調整
するものである。また、排気口２９は、反応室２５内を
減圧するために排気するとともに、使用済みのガスを該
反応室２５の外部に排出するものである。
【００２１】当該装置の動作は、キャリアガス導入口２
３からキャリアガスであるＨ2 ガスが流量２００SCCMで
反応ガス発生室２１に導入され、第１のヒータ２２によ
って９０℃の温度でＣｕ（ＨＦＡ）2 が加熱・昇華され
ることで得られたソースガスとともに反応ガス導入管２
４を通って反応室２５に導入される。
３からキャリアガスであるＨ2 ガスが流量２００SCCMで
反応ガス発生室２１に導入され、第１のヒータ２２によ
って９０℃の温度でＣｕ（ＨＦＡ）2 が加熱・昇華され
ることで得られたソースガスとともに反応ガス導入管２
４を通って反応室２５に導入される。
【００２２】一方、反応室２５内の第２のヒータ２６上
に載置されているシリコン基板１１は、該第２のヒータ
２６によって加熱され、基板温度が４００℃以上になる
ようにされる。このとき、熱電対２７によってシリコン
基板１１の温度が制御装置２８に出力され、基板温度が
４００℃以上になるように、第２のヒータ２６が制御装
置２８によって調整されている。
に載置されているシリコン基板１１は、該第２のヒータ
２６によって加熱され、基板温度が４００℃以上になる
ようにされる。このとき、熱電対２７によってシリコン
基板１１の温度が制御装置２８に出力され、基板温度が
４００℃以上になるように、第２のヒータ２６が制御装
置２８によって調整されている。
【００２３】次に、図１（ａ）〜（ｃ），図２（ｄ），
（ｅ）を参照しながら、本発明の実施例に係る銅配線層
の形成方法について説明する。まず、シリコン基板（基
板）１１上に膜厚５０００Åのシリコン酸化膜（絶縁
膜）１２，膜厚７００Åのアモルファスシリコン膜
（膜）１４を順次ＣＶＤ法によって堆積する（図１
（ａ））。
（ｅ）を参照しながら、本発明の実施例に係る銅配線層
の形成方法について説明する。まず、シリコン基板（基
板）１１上に膜厚５０００Åのシリコン酸化膜（絶縁
膜）１２，膜厚７００Åのアモルファスシリコン膜
（膜）１４を順次ＣＶＤ法によって堆積する（図１
（ａ））。
【００２４】次に、配線を形成すべき領域のアモルファ
スシリコン膜１４に、フォトリソグラフィ法によって開
口部１４Ａを形成し（図１（ｂ））、シリコン酸化膜１
２を露出する。次いで、アモルファスシリコン膜１４を
マスクにして、ＲＩＥにより、配線層を埋め込み、配線
層を形成した後の表面が平坦化されるような溝１２Ａを
シリコン酸化膜１２に形成する（図１（ｃ））。
スシリコン膜１４に、フォトリソグラフィ法によって開
口部１４Ａを形成し（図１（ｂ））、シリコン酸化膜１
２を露出する。次いで、アモルファスシリコン膜１４を
マスクにして、ＲＩＥにより、配線層を埋め込み、配線
層を形成した後の表面が平坦化されるような溝１２Ａを
シリコン酸化膜１２に形成する（図１（ｃ））。
【００２５】さらに、固体のＣｕ（ＨＦＡ）2 を９０℃
の温度で加熱し、昇華させて得たガスをソースガスとし
て、基板温度４００℃以上の条件下でＣＶＤ法によって
溝１２Ａの中に、選択的に銅膜１３を堆積させる（図２
（ｄ））。
の温度で加熱し、昇華させて得たガスをソースガスとし
て、基板温度４００℃以上の条件下でＣＶＤ法によって
溝１２Ａの中に、選択的に銅膜１３を堆積させる（図２
（ｄ））。
【００２６】このとき、銅膜１３の選択堆積は次のよう
にして起こるものと推定される。即ち、４００℃以上の
温度にシリコン基板１１が加熱されることで、シリコン
基板１１表面上方、温度２００℃以上の範囲内にあるＣ
ｕ（ＨＦＡ）2 ガスが、 Ｃｕ（ＨＦＡ）2 →ＣｕＨＦＡ＋ＨＦＡ なる熱分解反応を起こす。こうして生じたＣｕＨＦＡ
は、電気的に分極を起こしやすいＳｉ−Ｏ−Ｓｉの構造
を有するシリコン酸化膜１２が分極することにより、こ
のようなシリコン酸化膜１２に選択的に付着する。従っ
て、シリコン酸化膜１２上にのみ銅膜が選択的に堆積さ
れる。このとき、シリコン基板１１の温度を４００℃以
上としているのは、上記と逆の反応、即ち、ＣｕＨＦＡ
＋ＨＦＡ→Ｃｕ（ＨＦＡ）2 を抑制することにより、Ｃ
ｕＨＦＡ→Ｃｕ＋ＨＦＡの反応による選択成長を促進さ
せるためである。
にして起こるものと推定される。即ち、４００℃以上の
温度にシリコン基板１１が加熱されることで、シリコン
基板１１表面上方、温度２００℃以上の範囲内にあるＣ
ｕ（ＨＦＡ）2 ガスが、 Ｃｕ（ＨＦＡ）2 →ＣｕＨＦＡ＋ＨＦＡ なる熱分解反応を起こす。こうして生じたＣｕＨＦＡ
は、電気的に分極を起こしやすいＳｉ−Ｏ−Ｓｉの構造
を有するシリコン酸化膜１２が分極することにより、こ
のようなシリコン酸化膜１２に選択的に付着する。従っ
て、シリコン酸化膜１２上にのみ銅膜が選択的に堆積さ
れる。このとき、シリコン基板１１の温度を４００℃以
上としているのは、上記と逆の反応、即ち、ＣｕＨＦＡ
＋ＨＦＡ→Ｃｕ（ＨＦＡ）2 を抑制することにより、Ｃ
ｕＨＦＡ→Ｃｕ＋ＨＦＡの反応による選択成長を促進さ
せるためである。
【００２７】次に、図２（ｅ）に示すように、ＨＢｒ
（臭化水素）ガスをエッチングガスとして用い、周波数
１３ＭＨｚのＲＦ電力３００Ｗを印加して常温のシリコ
ン基板１１上のアモルファスシリコン膜１４のみを選択
的にエッチングして除去する。以上により銅配線層１３
Ａが形成される。
（臭化水素）ガスをエッチングガスとして用い、周波数
１３ＭＨｚのＲＦ電力３００Ｗを印加して常温のシリコ
ン基板１１上のアモルファスシリコン膜１４のみを選択
的にエッチングして除去する。以上により銅配線層１３
Ａが形成される。
【００２８】なお、本実施例によれば、銅配線層１３Ａ
を形成した後の表面が平坦になるように、シリコン酸化
膜１２に溝１２Ａを形成しているが、シリコン酸化膜１
２に溝１２Ａを形成せずに、平坦なシリコン酸化膜１２
上にそのまま銅配線層１３Ａを形成してもよい。
を形成した後の表面が平坦になるように、シリコン酸化
膜１２に溝１２Ａを形成しているが、シリコン酸化膜１
２に溝１２Ａを形成せずに、平坦なシリコン酸化膜１２
上にそのまま銅配線層１３Ａを形成してもよい。
【００２９】以上のようにして形成された銅配線層１３
Ａは、例えば半導体装置の多層配線として用いられる。
図４は多層配線層を有する半導体装置の断面図である。
図４において、３２はシリコン基板３１上に形成された
シリコン酸化膜、３２Ａはシリコン酸化膜３２の上にそ
のまま、本実施例の形成方法によって形成された銅から
なる下層配線である。
Ａは、例えば半導体装置の多層配線として用いられる。
図４は多層配線層を有する半導体装置の断面図である。
図４において、３２はシリコン基板３１上に形成された
シリコン酸化膜、３２Ａはシリコン酸化膜３２の上にそ
のまま、本実施例の形成方法によって形成された銅から
なる下層配線である。
【００３０】また、３３は下層配線３２Ａを被覆するよ
うに形成されたシリコン酸化膜、３４Ａ，３４Ｂは本実
施例の方法により形成された銅から成る上層配線で、下
層配線３２Ａの上方の領域に隣接する領域のシリコン酸
化膜３３表面に、上層配線を埋め込むことにより上層配
線を形成した後の表面が平坦化されるような溝が設けら
れ、該溝を埋めるように形成されている。
うに形成されたシリコン酸化膜、３４Ａ，３４Ｂは本実
施例の方法により形成された銅から成る上層配線で、下
層配線３２Ａの上方の領域に隣接する領域のシリコン酸
化膜３３表面に、上層配線を埋め込むことにより上層配
線を形成した後の表面が平坦化されるような溝が設けら
れ、該溝を埋めるように形成されている。
【００３１】更に、３５は上層配線３４Ａ，３４Ｂと下
層配線３２Ａとを接続するため、下層配線３２Ａ上のシ
リコン酸化膜３３に形成されたビアホール３６を介して
形成されたアルミニウムからなるコンタクト電極であ
る。
層配線３２Ａとを接続するため、下層配線３２Ａ上のシ
リコン酸化膜３３に形成されたビアホール３６を介して
形成されたアルミニウムからなるコンタクト電極であ
る。
【００３２】かくして、本発明の実施例によれば、図
１，図２に示すように、シリコン酸化膜１２上に形成さ
れたアモルファスシリコン膜１４を選択的に除去して、
配線形成領域のシリコン酸化膜１２を露出し、かつシリ
コン基板１１の温度を４００℃以上にしてＣｕ（ＨＦ
Ａ）2 からなる反応ガスを用いたＣＶＤ法により溝１２
Ａ内に銅膜１３を堆積している。
１，図２に示すように、シリコン酸化膜１２上に形成さ
れたアモルファスシリコン膜１４を選択的に除去して、
配線形成領域のシリコン酸化膜１２を露出し、かつシリ
コン基板１１の温度を４００℃以上にしてＣｕ（ＨＦ
Ａ）2 からなる反応ガスを用いたＣＶＤ法により溝１２
Ａ内に銅膜１３を堆積している。
【００３３】このため、熱分解したＣｕは、シリコン酸
化膜１２にのみ選択的に付着し、シリコン酸化膜１２上
にのみ選択的に銅膜１３が形成される。これにより、銅
膜のエッチングを行わずに、アモルファスシリコン膜１
４の除去領域である配線形成領域の溝１２Ａ内にのみ選
択的に銅配線層１３Ａを形成することができる。
化膜１２にのみ選択的に付着し、シリコン酸化膜１２上
にのみ選択的に銅膜１３が形成される。これにより、銅
膜のエッチングを行わずに、アモルファスシリコン膜１
４の除去領域である配線形成領域の溝１２Ａ内にのみ選
択的に銅配線層１３Ａを形成することができる。
【００３４】また、４００℃以上の温度で銅膜１３を成
長させているので、高純度な銅膜１３を得ることが可能
になる。更に、溝１２Ａ内にのみ形成することができる
ので、表面の平坦化を図ることができる。
長させているので、高純度な銅膜１３を得ることが可能
になる。更に、溝１２Ａ内にのみ形成することができる
ので、表面の平坦化を図ることができる。
【００３５】
【発明の効果】以上説明したように、本発明に係る配線
の形成方法によれば、絶縁膜上に形成された、少なくと
もアモルファスシリコン，ゲルマニウム，ポリシリコン
又はシリコンのいずれかを含む膜を選択的に除去して、
配線形成領域の絶縁膜を露出し、かつ基板の温度を４０
０℃以上にして銅の有機化合物を含む反応ガスにより銅
膜を堆積している。
の形成方法によれば、絶縁膜上に形成された、少なくと
もアモルファスシリコン，ゲルマニウム，ポリシリコン
又はシリコンのいずれかを含む膜を選択的に除去して、
配線形成領域の絶縁膜を露出し、かつ基板の温度を４０
０℃以上にして銅の有機化合物を含む反応ガスにより銅
膜を堆積している。
【００３６】このため、絶縁膜上にのみ選択的に銅膜が
形成されるので、銅膜のエッチングによらずに、銅配線
層を形成することが可能になる。しかも、４００℃以上
の高温で銅膜を成長させているので、高純度な銅膜を得
ることができる。
形成されるので、銅膜のエッチングによらずに、銅配線
層を形成することが可能になる。しかも、４００℃以上
の高温で銅膜を成長させているので、高純度な銅膜を得
ることができる。
【００３７】以上により、高純度な銅配線層を簡単かつ
安定に形成する方法の提供に寄与するところ大である。
安定に形成する方法の提供に寄与するところ大である。
【図１】本発明の実施例に係る配線の形成方法を説明す
る断面図（その１）である。
る断面図（その１）である。
【図２】本発明の実施例に係る配線の形成方法を説明す
る断面図（その２）である。
る断面図（その２）である。
【図３】本発明の実施例に係るＣＶＤ法を実施する装置
の構成図である。
の構成図である。
【図４】本発明の実施例に係る配線の用途を説明する断
面図である。
面図である。
【図５】従来例に係る配線の形成方法を説明する断面図
である。
である。
１１ シリコン基板（基板）、 １２ シリコン酸化膜（絶縁膜）、 １２Ａ 溝、 １３ 銅膜、 １３Ａ 銅からなる配線層、 １４ アモルファスシリコン膜（膜）、 １４Ａ 開口部、 ２０ Ｃｕ (ＨＦＡ)2、 ２１ 反応ガス発生室、 ２２ 第１のヒータ、 ２３ キャリアガス導入口、 ２４ 反応ガス導入管、 ２５ 反応室、 ２６ 第２のヒータ、 ２７ 熱電対、 ２８ 制御装置、 ２９ 排気口、 ３１ シリコン基板、 ３２ シリコン酸化膜、 ３２Ａ 下層配線、 ３３ 絶縁膜、 ３４Ａ，３４Ｂ 上層配線、 ３５ コンタクト電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 寿哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 各務 克己 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 絶縁膜（１２）を露出する開口部（14
Ａ）の周辺表面がシリコン又はゲルマニウムを含む導電
性膜（１４）の表面にて構成された基板の温度を４００
℃以上にし、銅の有機化合物を含む反応ガスを用いて、
露出した前記絶縁膜（１２）上に銅膜（１３）を堆積す
る工程と、 前記導電性膜（１４）を選択的に除去して銅配線層（13
Ａ）を形成する工程とを有することを特徴とする銅配線
の形成方法。 - 【請求項２】 前記露出する絶縁膜（１２）は、絶縁膜
（１２）に形成された溝（12Ａ）の内面であることを特
徴とする請求項１記載の銅配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21296592A JPH0661224A (ja) | 1992-08-10 | 1992-08-10 | 銅配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21296592A JPH0661224A (ja) | 1992-08-10 | 1992-08-10 | 銅配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661224A true JPH0661224A (ja) | 1994-03-04 |
Family
ID=16631229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21296592A Withdrawn JPH0661224A (ja) | 1992-08-10 | 1992-08-10 | 銅配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547901A (en) * | 1994-05-24 | 1996-08-20 | Lg Semicon Co., Ltd. | Method for forming a copper metal wiring with aluminum containing oxidation barrier |
-
1992
- 1992-08-10 JP JP21296592A patent/JPH0661224A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547901A (en) * | 1994-05-24 | 1996-08-20 | Lg Semicon Co., Ltd. | Method for forming a copper metal wiring with aluminum containing oxidation barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221025B2 (ja) | プラズマプロセス装置 | |
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US7294893B2 (en) | Titanium silicide boride gate electrode | |
| US4818334A (en) | Method of etching a layer including polysilicon | |
| JPH0864606A (ja) | 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US7037832B1 (en) | Method of forming a conductive pattern by removing a compound with heat in a substantially inert atmosphere | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH0661224A (ja) | 銅配線の形成方法 | |
| JPH08222568A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| JPH0766143A (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| JP3151002B2 (ja) | 半導体装置および製造方法 | |
| JP3449736B2 (ja) | メタルプラグの形成方法 | |
| JPH06224194A (ja) | 半導体装置の製造方法 | |
| JPH07177761A (ja) | マイクロマシンの製造方法 | |
| JP3287042B2 (ja) | 半導体装置の製造方法 | |
| US6730600B2 (en) | Method of dry etching a semiconductor device in the absence of a plasma | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH05267220A (ja) | 半導体装置の密着層及びメタルプラグ形成方法 | |
| US20230395391A1 (en) | Ruthenium carbide for dram capacitor mold patterning | |
| JP2900525B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |