JPH0660479A - Vtr制御信号の出力制御装置 - Google Patents

Vtr制御信号の出力制御装置

Info

Publication number
JPH0660479A
JPH0660479A JP4211075A JP21107592A JPH0660479A JP H0660479 A JPH0660479 A JP H0660479A JP 4211075 A JP4211075 A JP 4211075A JP 21107592 A JP21107592 A JP 21107592A JP H0660479 A JPH0660479 A JP H0660479A
Authority
JP
Japan
Prior art keywords
output
signal
control
frame
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4211075A
Other languages
English (en)
Other versions
JP3175318B2 (ja
Inventor
Hiroyuki Seguchi
博行 瀬口
Katsutoshi Hirota
勝俊 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21107592A priority Critical patent/JP3175318B2/ja
Publication of JPH0660479A publication Critical patent/JPH0660479A/ja
Application granted granted Critical
Publication of JP3175318B2 publication Critical patent/JP3175318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Abstract

(57)【要約】 【目的】 本発明は回路の削減を行い、フレーム信号を
入出力信号の同期操作や、入力時のフレーム単位のパタ
ーンデータとの比較や出力時のフレーム単位の切り替え
操作など上位制御装置の負担の軽減を図り、複数連続信
号や間欠信号の処理を行うことを目的とする。 【構成】 出力したい正弦波に対応した階段波形の周波
数成分である矩形波と振幅成分を出力する手段と、前記
手段をフレーム単位で制御する手段と、階段波形を作成
する手段と、波形を整形する手段と、前記全手段を制御
する手段から構成されるVTR制御装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はVTRに読み書きする制
御信号の出力制御装置に関するものである。
【0002】
【従来の技術】近年、VTRの制御信号の出力制御装置
は発振器とフレーム信号を利用するのが主流である。
【0003】以下に従来のVTRの制御信号の出力制御
装置について説明する。図2は従来のVTR制御信号処
理のブロック図である。図2の4はフレーム信号を作成
供給するフレーム信号発生部で、5はVTR制御信号の
出力制御装置からVTRに出力する制御信号に必要な連
続波を作成する信号発生部で、6は上位制御装置の制御
とフレーム信号発生部4から入力されるフレーム信号に
よって信号発生部5から入力された信号群のフレーム単
位の切り替えを行い出力する周波数切り替え部で、7は
周波数切り替え部6から入力された信号を上記制御装置
により出力するかしないか制御を受けてVTRに対して
出力の切り替えをする出力切り替え部である。
【0004】以下に制御信号の読み書きにおける従来の
処理の流れを図2に沿って説明する。
【0005】まず、信号発生部5からの信号群と、フレ
ーム信号発生部4からのフレーム信号が周波数切り替え
部6に常時入力されている。そこで周波数切り替え部6
は上位制御装置の制御を受けフレーム信号を利用して周
波数切り替えをする。その出力信号を上位制御信号の制
御を受け出力切り替え部7が出力切り替えをしてVTR
に出力する。
【0006】
【発明が解決しようとする課題】しかし、フレーム信号
発生部4と信号発生部5で信号発生回路や信号伝達回路
が必要な上にフレーム単位の上位制御装置による制御が
必要である。
【0007】本発明は上記従来の問題点を解決するもの
で、回路の削減と上位制御装置の負担の少ないVTR制
御装置を提供することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明のVTR制御装置は出力したい正弦波に対応し
た階段波形を中間状態として取り入れた。図5より前記
の階段波形の周波数成分である矩形波と振幅成分を出力
する手段と、前記手段をフレーム単位で制御する手段
と、階段波形を作成する手段と、波形を整形する手段
と、前記の全手段を制御する手段から構成される。
【0009】
【作用】この構成によりフレーム単位で波形選別をする
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減るので、幅広い応用が可
能となり、上位制御装置の負担も軽減できる。
【0010】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
【0011】図1は本発明の実施例である制御信号処理
のブロック図である。図1の1は上位制御装置の制御に
より出力すべき制御信号に対応する階段波形の構成要素
である振幅と矩形波を出力する手段で、2は前記の振幅
と矩形波から階段波形を作成する階段波形作成部で、3
は階段波形を出力すべき制御信号に整形する整形部であ
る。手段1の処理はCPU内で行われている。手段1の
構成要素である1Aは手段1の入出力と手段1全体の動
作の制御をする制御部で、1Bは制御部1Aの制御を受
け階段波形の構成要素である振幅と矩形波を出力する要
素出力部で、1Cは制御部1Aに制御されていてフレー
ム単位の矩形波の切り替えと出力するかしないかの切り
替えを要素出力部1Bに対して制御しているフレーム管
理部である。
【0012】図3は本発明で中間状態として取り入れら
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図3の8から12は各々が階段波形を構成している
5段階に分けられた構成レベルで、13から20は各々
が矩形波のエッジである。
【0013】図4はVTR制御信号のパターンの例で、
(a)は間欠波として代表的なプログラムキュートーン
のパターンで、(b)は連続波のパターンである。この
連続波には400Hzと1kHzと1.7kHzが多用されて
いる。図4の21は波形が出力されているON状態で、
22は波形が出力されていないOFF状態である。
【0014】以下に図1で制御信号処理の流れを説明す
る。まず上位制御装置から制御信号出力の指令を受ける
と制御部1Aは出力信号の種別により前記のVTR制御
信号のパターンをフレーム管理部1Cに出力して、出力
制御信号の8分の1周期のタイミングで要素出力部1B
を動作させる。これは前記の構成レベルを5段階に分け
ると1周期は8等分されるからである。前記のタイミン
グで動作する要素出力部1Bはエッジ13と構成レベル
8、エッジ14と構成レベル9、エッジ15と構成レベ
ル10、エッジ16と構成レベル11、エッジ17と構
成レベル12、エッジ18と構成レベル11、エッジ1
9と構成レベル10、エッジ20と構成レベル9という
ように矩形波のエッジと次にラッチする構成レベルを出
力する。そしてフレーム管理部5Eは前記のパターンに
より要素出力部5Dが出力する矩形波をフレーム単位で
ON状態21の時には出力して、OFF状態22の時に
は出力しないように切り替えを行う。前記の階段波の構
成要素であるレベルと矩形波を入力した階段波形作成部
2がエッジ13で構成レベル9をラッチし、エッジ14
で構成レベル8をラッチし、エッジ15で構成レベル9
をラッチし、エッジ16で構成レベル10をラッチし、
エッジ17で構成レベル11をラッチし、エッジ18で
構成レベル12をラッチし、エッジ19で構成レベル1
1をラッチし、エッジ20で構成レベル10をラッチす
る。このように矩形波のエッジであらかじめ入力されて
いた構成レベルをラッチして階段波を作成する。前記の
階段波を整形部3で階段波形を出力すべき制御信号に整
形する。
【0015】従って、前記のタイミングの調整と上記の
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
【0016】なお、要素出力部1Bで出力する矩形波に
対してXORをとって矩形波の周波数を倍にすると要素
出力部1Bで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部1Bの負担が半減する。
【0017】
【発明の効果】以上により本発明のVTR制御装置は、
回路の削減ができ、フレーム信号と入出力信号の同期操
作や入力時のフレーム単位のパターンデータとの比較や
出力時のフレーム単位の切り替え操作など上位制御装置
の負担の軽減が図れた上に複数の連続信号や間欠信号の
処理ができ、処理信号変更の融通性もあり、きわめて有
効である。
【図面の簡単な説明】
【図1】VTR制御装置における本発明の処理のブロッ
ク図
【図2】従来の処理のブロック図
【図3】階段波と矩形波のタイミング図
【図4】VTR制御信号のパターン図
【図5】本発明の構成手段の関連図
【符号の説明】
1 制御信号に対応する階段波の構成である振幅と矩形
波の出力 1A 制御部 1B 振幅と矩形波の出力 1C 出力用フレーム管理 2 階段波を作成 3 階段波を制御信号に整形 4 フレーム信号出力 5 信号発生 6 出力信号切り替え 7 出力切り替え 8 階段波形構成レベル 9 階段波形構成レベル 10 階段波形構成レベル 11 階段波形構成レベル 12 階段波形構成レベル 13 矩形波エッジ 14 矩形波エッジ 15 矩形波エッジ 16 矩形波エッジ 17 矩形波エッジ 18 矩形波エッジ 19 矩形波エッジ 20 矩形波エッジ 21 信号ON状態 22 信号OFF状態

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】階段波の周波数情報と、振幅情報を出力す
    る手段と、 前記手段に対して出力するかしないかフレーム単位の制
    御をする手段と、 前記の周波数情報と振幅情報から階段波を作成する手段
    と、 階段波を制御信号に整形する手段と、 前記の全手段を制御する手段とを備え、 前記の階段波形の周波数情報と振幅情報を出力する手段
    と制御手段とを連続信号と間欠信号の複数の信号に対し
    てひとつのマイクロプロセッサで処理することが特徴で
    あるVTR制御信号の出力制御装置。
JP21107592A 1992-08-07 1992-08-07 Vtr制御信号の出力制御装置 Expired - Fee Related JP3175318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21107592A JP3175318B2 (ja) 1992-08-07 1992-08-07 Vtr制御信号の出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21107592A JP3175318B2 (ja) 1992-08-07 1992-08-07 Vtr制御信号の出力制御装置

Publications (2)

Publication Number Publication Date
JPH0660479A true JPH0660479A (ja) 1994-03-04
JP3175318B2 JP3175318B2 (ja) 2001-06-11

Family

ID=16599995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21107592A Expired - Fee Related JP3175318B2 (ja) 1992-08-07 1992-08-07 Vtr制御信号の出力制御装置

Country Status (1)

Country Link
JP (1) JP3175318B2 (ja)

Also Published As

Publication number Publication date
JP3175318B2 (ja) 2001-06-11

Similar Documents

Publication Publication Date Title
JPH0519892A (ja) 可変クロツク分周回路
JPH04165809A (ja) リングオシレータ
KR920007931Y1 (ko) 기체방전형 표시장치의 스캔라인 구동회로
JPH0660479A (ja) Vtr制御信号の出力制御装置
JP3178111B2 (ja) Vtr制御信号の入出力制御装置
JP2988360B2 (ja) クロック生成回路
JPS62189523A (ja) キ−ボ−ド入力装置
JPH0668658A (ja) Vtr制御信号の入出力制御装置
JP2610023B2 (ja) カラー画像処理装置
JPS62132406A (ja) 正弦波発生器
JPH06103689A (ja) フロッピーディスクコントローラ
JPS62163130A (ja) マイクロコンピユ−タの動作速度制御装置
JPS62232053A (ja) マイクロコンピユ−タの動作速度制御装置
JPS6379123A (ja) クロツク分配回路
JPH04253207A (ja) 切換型電圧制御ループ
JPH0615120U (ja) 動作周波数設定回路
JPH02134902A (ja) 基準パターン発生回路
JPS63193606A (ja) パルス調整回路
JPH0320809A (ja) クロック切換回路及びクロック切換方法
JPH02219117A (ja) マイクロプロセッサ制御回路
JPH04251312A (ja) クロツク供給方式
JPH0326016A (ja) パルス幅変調回路
JPS6017524A (ja) キ−入力装置
JPS61293073A (ja) 電子機器
JPS6399618A (ja) プログラマブルロジツクアレイ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees